本發(fā)明涉及一種組裝于電力電路的半導(dǎo)體裝置。

背景技術(shù)：

組裝于電力電路的如圖15所示的在PFC(Power Factor Correction/Power Factor Controller：功率因數(shù)校正/功率因素控制器)電路和/或斬波電路使用的二極管與MOSFET(Metal Oxide Semiconductor Field Effect Transistor：絕緣柵型場(chǎng)效應(yīng)晶體管)或IGBT(Insulated Gate Bipolar Transistor：絕緣柵型雙極晶體管)分別以單獨(dú)的封裝件安裝于基板。

在二極管與MOSFET或IGBT為分立式封裝件的情況下，冷卻片被分別安裝在各自封裝件的背面?zhèn)冗M(jìn)行散熱。另外，在二極管與MOSFET或IGBT為表面安裝件(SMD：Surface Mount Device)的情況下，將各自的背面安裝于基板進(jìn)行散熱。

如圖16所示，在二極管元件301和MOSFET元件401為分立式封裝件的情況下，需要安裝各封裝件的空間，還需要安裝冷卻片。另外，因?yàn)橛尚纬捎诨宓牟季€圖案500連接二極管元件301的陽(yáng)極端子303和MOSFET元件401的漏極端子403(在IGBT元件的情況下為集電極端子)，因此產(chǎn)生由布線圖案500引起的電感(以下稱為布線電感)，在進(jìn)行開(kāi)關(guān)動(dòng)作時(shí)，由布線電感導(dǎo)致產(chǎn)生尖峰電壓。因此，需要選擇額定電壓為尖峰電壓以上的二極管與MOSFET或IGBT。

作為減小安裝空間的方法，具有將二極管與MOSFET或IGBT搭載于同一封裝件的半導(dǎo)體裝置(例如，專利文獻(xiàn)1)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開(kāi)第2007-294669號(hào)

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問(wèn)題

然而，僅將二極管與MOSFET或IGBT搭載于同一封裝件，導(dǎo)致散熱不充分，半導(dǎo)體裝置可能因熱而損壞。

本發(fā)明提供一種即使將二極管與MOSFET或IGBT搭載于同一封裝件，也能夠提高散熱性的半導(dǎo)體裝置。

技術(shù)方案

本發(fā)明的實(shí)施方式中的半導(dǎo)體裝置，其特征在于，在具有第一引線框和第二引線框的半導(dǎo)體裝置中，在上述第一引線框具備第一端子，在上述第二引線框具備第二端子，在上述第一引線框的一側(cè)的主面上具備第一半導(dǎo)體芯片，在上述第二引線框的一側(cè)的主面上具備第二半導(dǎo)體芯片，配置于上述第一半導(dǎo)體芯片的正面的第一電極通過(guò)鍵合線電連接于上述第二引線框的上述一側(cè)的主面上，在上述第二半導(dǎo)體芯片的正面具有第二電極和第三電極，上述第二電極通過(guò)鍵合線與第三端子以及第四端子電連接，上述第三電極通過(guò)鍵合線與第五端子電連接，將上述第一引線框的另一側(cè)的主面與上述第二引線框的另一側(cè)的主面配置為從密封樹(shù)脂露出。

另外，也可以為上述第一電極通過(guò)鍵合線與第三引線框的一側(cè)的主面連接，上述第三引線框的上述一側(cè)的主面通過(guò)鍵合線與上述第一引線框的上述一側(cè)的主面連接，上述第三引線框的另一側(cè)的主面從上述密封樹(shù)脂露出。

另外，本發(fā)明的實(shí)施方式中的半導(dǎo)體裝置還可以為具有以下特征，在具有第四引線框和第五引線框的半導(dǎo)體裝置中，在上述第四引線框具有第六端子，在上述第五引線框具有第七端子，在上述第四引線框的一側(cè)的主面上具有第三半導(dǎo)體芯片，在上述第五引線框的一側(cè)的主面上具有第四半導(dǎo)體芯片和第五半導(dǎo)體芯片，配置于上述第三半導(dǎo)體芯片的正面的第四電極通過(guò)鍵合線電連接在上述第五引線框的上述一側(cè)的主面上，在上述第四半導(dǎo)體芯片的正面具有第五電極和第六電極，在上述第五半導(dǎo)體芯片的正面具有第七電極，上述第五電極通過(guò)鍵合線與第八端子和第九端子電連接，上述第六電極通過(guò)鍵合線與第十端子電連接，上述第七電極通過(guò)鍵合線與上述第五電極電連接，將上述第四引線框的另一側(cè)的主面和上述第五引線框的另一側(cè)的主面配置為從密封樹(shù)脂露出。

另外，上述第四電極通過(guò)鍵合線與第六引線框的一側(cè)的主面連接，上述第六引線框的上述一側(cè)的主面通過(guò)鍵合線與上述第五引線框的上述一側(cè)的主面連接，上述第六引線框的另一側(cè)的主面從上述密封樹(shù)脂露出。

發(fā)明效果

本發(fā)明提供一種即使將二極管與MOSFET或IGBT搭載于同一封裝件，也能夠使散熱性提高的半導(dǎo)體裝置。

附圖說(shuō)明

圖1是示出本發(fā)明的實(shí)施方式一的圖。

圖2是示出本發(fā)明的實(shí)施方式二的圖。

圖3是示出本發(fā)明的實(shí)施方式三的圖。

圖4是示出本發(fā)明的實(shí)施方式四的圖。

圖5是示出本發(fā)明的實(shí)施方式五的圖。

圖6是示出本發(fā)明的實(shí)施方式六的圖。

圖7是示出本發(fā)明的實(shí)施方式七的圖。

圖8是示出本發(fā)明的實(shí)施方式八的圖。

圖9是示出本發(fā)明的實(shí)施方式九的圖。

圖10是示出本發(fā)明的實(shí)施方式十的圖。

圖11是示出本發(fā)明的實(shí)施方式十一的圖。

圖12是示出本發(fā)明的實(shí)施方式十二的圖。

圖13是示出本發(fā)明的實(shí)施方式十三的圖。

圖14是示出本發(fā)明的實(shí)施方式十四的圖。

圖15是示出PFC電路的一例的圖。

圖16是示出現(xiàn)有技術(shù)的圖。

符號(hào)說(shuō)明

1、1-1、1-2：二極管芯片

1a、1a-1、1a-2：陽(yáng)極電極

1b、1b-1、1b-2：陰極電極

2：MOSFET芯片

2a：柵電極

2b：源電極

2c：漏電極

3、23、25、33、43、53、63、73：第一引線框

4、24、26、34、44、54、64、74：第二引線框

5、45、55：第三引線框

6：鍵合線

7：IGBT芯片

7a：柵電極

7b：發(fā)射電極

7c：集電極

8：FWD芯片

8a：陽(yáng)極電極

8b：陰極電極

9：密封樹(shù)脂

11、11-1、11-2：陰極端子

12、12-1、12-2：陽(yáng)極端子

13、13-1：漏極端子

14、14a、14b、14a-1、14b-1：源極端子

15、15-1：柵極端子

16、16-1：集電極端子

17、17a、17b、17a-1、17b-1：發(fā)射極端子

18：貫穿孔

20：基板

21：布線圖案

201：二極管

202：MOSFET

301：二極管元件

302：陰極端子

303：陽(yáng)極端子

401：MOSFET元件

402：柵極端子

403：漏極端子

404：源極端子

500：布線圖案

具體實(shí)施方式

以下，通過(guò)發(fā)明的實(shí)施方式對(duì)本發(fā)明進(jìn)行說(shuō)明，但以下的實(shí)施方式并不對(duì)權(quán)利要求書(shū)的發(fā)明進(jìn)行限定。另外，在實(shí)施方式中所說(shuō)明的全部的特征組合對(duì)于發(fā)明的技術(shù)方案來(lái)說(shuō)并非必須。

實(shí)施方式一

圖1示出實(shí)施方式一。圖1的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖1的(b)示出圖1的(a)的A-A’線位置的剖面圖，圖1的(c)示出后視圖。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框3的上表面。

配置于MOSFET芯片2的背面的漏電極2c通過(guò)焊料(未圖示)連接在第二引線框4的上表面。

在第一引線框3配置有陰極端子11，在第二引線框4配置有漏極端子13。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第二引線框4連接，并與MOSFET芯片2的漏電極2c電連接。

配置于MOSFET芯片2的正面的柵電極2a通過(guò)鍵合線6與柵極端子15電連接。

配置于MOSFET芯片2的正面的源電極2b通過(guò)鍵合線6與源極端子14a、14b電連接。

將未配置二極管芯片1和MOSFET芯片2的第一引線框3的背面和第二引線框4的背面配置為從密封樹(shù)脂9露出。

陰極端子11、漏極端子13、源極端子14a、源極端子14b和柵極端子15以相鄰的方式配置，并從密封樹(shù)脂9露出。

通過(guò)將二極管芯片1和MOSFET芯片2搭載于同一封裝件，從而能夠在封裝件內(nèi)部將二極管芯片1的陽(yáng)極電極1a與MOSFET芯片2的漏電極2c電連接。由此，能夠降低由布線圖案引起的電感(以下稱為布線電感)，抑制在進(jìn)行開(kāi)關(guān)動(dòng)作時(shí)由布線電感引起的尖峰電壓。

另外，通過(guò)將第一引線框3的背面和第二引線框4的背面配置為從密封樹(shù)脂9露出而成為分立式封裝件，能夠提高散熱性。

在實(shí)施方式一中示出了將二極管芯片1和MOSFET芯片2搭載于同一封裝件的例子，但也可以將MOSFET芯片2替換為IGBT芯片7。

實(shí)施方式二

圖2示出實(shí)施方式二。圖2的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖2的(b)示出圖2的(a)的B-B’線位置的剖面圖，圖2的(c)示出后視圖。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框3的上表面。

配置于IGBT芯片7的背面的集電極7c和配置于FWD(Free Wheeling Diode：續(xù)流二極管)芯片8的背面的陰極電極8b通過(guò)焊料(未圖示)連接在第二引線框4的上表面，集電極7c和陰極電極8b電連接。

在第一引線框3配置有陰極端子11，在第二引線框4配置有集電極端子16。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第二引線框4連接，并與IGBT芯片7的集電極7c電連接。

配置于FWD芯片8的正面的陽(yáng)極電極8a通過(guò)鍵合線6與配置于IGBT芯片7的表面的發(fā)射電極7b電連接。

配置于IGBT芯片7的正面的柵電極7a通過(guò)鍵合線6與柵極端子15電連接。

配置于IGBT芯片7的正面的發(fā)射電極7b通過(guò)鍵合線6與發(fā)射極端子17a、17b電連接。

將未配置二極管芯片1和IGBT芯片7的第一引線框3的背面和第二引線框4的背面配置為從密封樹(shù)脂9露出。

陰極端子11、集電極端子16、發(fā)射極端子17a、發(fā)射極端子17b和柵極端子15以相鄰的方式配置，并從密封樹(shù)脂9露出。

通過(guò)將二極管芯片1、IGBT芯片7和FWD芯片8搭載于同一封裝件，從而能夠在封裝件內(nèi)部將二極管芯片1的陽(yáng)極電極1a與IGBT芯片7的集電極7c電連接。由此，能夠降低由布線圖案引起的電感(以下稱為布線電感)，抑制在進(jìn)行開(kāi)關(guān)動(dòng)作時(shí)由布線電感引起的尖峰電壓。

另外，通過(guò)將FWD芯片8搭載于相同的封裝件，能夠省去基板內(nèi)的布線圖案，能夠?qū)崿F(xiàn)節(jié)約空間。

另外，通過(guò)將第一引線框3的背面和第二引線框4的背面配置為從密封樹(shù)脂9露出而成為分立式封裝件，能夠提高散熱性。

實(shí)施方式三

圖3示出實(shí)施方式三。圖3的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖3的(b)示出圖3的(a)的C-C’線位置的剖面圖，圖3的(c)示出后視圖。

實(shí)施方式三是在實(shí)施方式一中，在第一引線框23和第二引線框24之間具備用于固定冷卻片的貫穿孔18。

由于能夠通過(guò)具備貫穿孔18來(lái)安裝冷卻片，因此能夠進(jìn)一步提高冷卻効率。

實(shí)施方式四

圖4示出實(shí)施方式四。圖4的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖4的(b)示出圖4的(a)的D-D’線位置的剖面圖，圖4的(c)示出后視圖。

本實(shí)施方式與實(shí)施方式一的不同之處在于具備第三引線框5。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框25的上表面。

配置于MOSFET芯片2的背面的漏電極2c通過(guò)焊料(未圖示)連接在第二引線框26的上表面。

在第一引線框25配置有陰極端子11，在第二引線框26配置有漏極端子13。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第三引線框5連接。另外，第三引線框5和第二引線框26通過(guò)鍵合線6連接。因此，配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)第三引線框5與MOSFET芯片2的漏電極2c電連接。

配置于MOSFET芯片2的正面的柵電極2a通過(guò)鍵合線6與柵極端子15電連接。

配置于MOSFET芯片2的正面的源電極2b通過(guò)鍵合線6與源極端子14a、14b電連接。

將未配置二極管芯片1和MOSFET芯片2的第一引線框25的背面、第二引線框26的背面以及第三引線框5的背面配置為從密封樹(shù)脂9露出。

通過(guò)露出第三引線框5的背面，與實(shí)施方式一相比，能夠提高散熱性。

在實(shí)施方式四中，示出了將二極管芯片1和MOSFET芯片2搭載于同一封裝件的例子，但也可以與實(shí)施方式一相同地，將MOSFET芯片2替換為IGBT芯片7。

實(shí)施方式五

圖5示出實(shí)施方式五。圖5的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖5的(b)示出圖5的(a)的E-E’線位置的剖面圖，圖5的(c)示出后視圖。

本實(shí)施方式與實(shí)施方式二的不同之處在于具備第三引線框5。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框25的上表面。

配置于IGBT芯片7的背面的集電極7c和配置于FWD(Free Wheeling Diode：續(xù)流二極管)芯片8的背面的陰極電極8b通過(guò)焊料(未圖示)連接，集電極7c與陰極電極8b電連接。

在第一引線框25配置有陰極端子11，在第二引線框26配置有集電極端子16。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第三引線框5連接。另外，第三引線框5與第二引線框26通過(guò)鍵合線6連接。因此，配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)第三引線框5與IGBT芯片7的集電極7c電連接。

配置于FWD芯片8的正面的陽(yáng)極電極8a通過(guò)鍵合線6與配置于IGBT芯片7的正面的發(fā)射電極7b電連接。

配置于IGBT芯片7的正面的柵電極7a通過(guò)鍵合線6與柵極端子15電連接。

配置于IGBT芯片7的正面的發(fā)射電極7b通過(guò)鍵合線6與發(fā)射極端子17a、17b電連接。

將未配置二極管芯片1和IGBT芯片7的第一引線框25的背面、第二引線框26的背面以及第三引線框5的背面配置為從密封樹(shù)脂9露出。

通過(guò)露出第三引線框5的背面，與實(shí)施方式二相比，能夠提高散熱性。

實(shí)施方式六

圖6示出實(shí)施方式六。圖6的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖6的(b)示出圖6的(a)的F-F’線位置的剖面圖，圖6的(c)示出后視圖，圖6的(d)示出與基板的連接圖。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框33的上表面。

配置于MOSFET芯片2的背面的漏電極2c通過(guò)焊料(未圖示)連接在第二引線框34的上表面。

在第二引線框34配置有漏極端子13。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第二引線框34連接，而與MOSFET芯片2的漏電極2c電連接。

配置于MOSFET芯片2的正面的柵電極2a通過(guò)鍵合線6與柵極端子15電連接。

配置于MOSFET芯片2的正面的源電極2b通過(guò)鍵合線6與源極端子14a、14b電連接。

將未配置二極管芯片1和MOSFET芯片2的第一引線框33的背面和第二引線框34的背面配置為從密封樹(shù)脂9露出。

漏極端子13、源極端子14a、源極端子14b和柵極端子15以相鄰的方式配置，成為表面安裝件(SMD：Surface Mount Device)的形狀。

通過(guò)將二極管芯片1和MOSFET芯片2搭載于同一封裝件，能夠使二極管芯片1的陽(yáng)極電極1a與MOSFET芯片2的漏電極2c在封裝件內(nèi)部電連接。由此，能夠降低由布線圖案引起的電感(以下稱為布線電感)，抑制在進(jìn)行開(kāi)關(guān)動(dòng)作時(shí)由布線電感引起的尖峰電壓。

上述封裝件(半導(dǎo)體裝置)通過(guò)焊料(未圖示)與配置于基板20上的布線圖案21電連接。

通過(guò)使第一引線框33的背面與布線圖案21連接，從而由二極管芯片1的陰極電極1b構(gòu)成PFC電路等電力電路。

由此，將未配置二極管芯片1和MOSFET芯片2的第一引線框33的背面和第二引線框34的背面與基板連接，能夠提高散熱性。

在實(shí)施方式六中，示出了將二極管芯片1和MOSFET芯片2搭載于同一封裝件的例子，但也可以將MOSFET芯片2替換為IGBT芯片7。

實(shí)施方式七

在圖7示出實(shí)施方式七。圖7的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖7的(b)示出圖7的(a)的G-G’線位置的剖面圖，圖7的(c)示出后視圖，圖7的(d)示出與基板的連接圖。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框33的上表面。

配置于IGBT芯片7的背面的集電極7c與配置于FWD(Free Wheeling Diode：續(xù)流二極管)芯片8的背面的陰極電極8b通過(guò)焊料(未圖示)連接在第二引線框34的上表面，集電極7c與陰極電極8b電連接。

在第二引線框34配置有集電極端子16。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第二引線框34連接，而與IGBT芯片7的集電極7c電連接。

配置于FWD芯片8的正面的陽(yáng)極電極8a通過(guò)鍵合線6與配置于IGBT芯片7的正面的發(fā)射電極7b電連接。

配置于IGBT芯片7的正面的柵電極7a通過(guò)鍵合線6與柵極端子15電連接。

配置于IGBT芯片7的正面的發(fā)射電極7b通過(guò)鍵合線6與發(fā)射極端子17a、17b電連接。

將未配置二極管芯片1和IGBT芯片7的第一引線框33的背面和第二引線框34的背面配置為從密封樹(shù)脂9露出。

集電極端子16、發(fā)射極端子17a、發(fā)射極端子17b和柵極端子15以相鄰的方式配置，設(shè)置為表面安裝件(SMD：Surface Mount Device)的形狀。

通過(guò)將二極管芯片1、IGBT芯片7以及FWD芯片8搭載于同一封裝件，從而能夠使二極管芯片1的陽(yáng)極電極1a與IGBT芯片7的集電極7c在封裝件內(nèi)部電連接。由此，能夠降低由布線圖案引起的電感(以下稱為布線電感)，抑制在進(jìn)行開(kāi)關(guān)動(dòng)作時(shí)由布線電感引起的尖峰電壓。

另外，通過(guò)將FWD芯片8搭載于相同的封裝件，從而能夠省去基板內(nèi)的布線圖案，能夠?qū)崿F(xiàn)節(jié)約空間。

上述封裝件(半導(dǎo)體裝置)通過(guò)焊料(未圖示)與配置于基板20上的布線圖案21電連接。

通過(guò)使第一引線框33的背面與布線圖案21連接，從而由二極管芯片1的陰極電極1b構(gòu)成PFC電路等電力電路。

由此，將未配置二極管芯片1和MOSFET芯片的第一引線框33的背面和第二引線框34的背面與基板20連接，能夠提高散熱性。

實(shí)施方式八

在圖8示出實(shí)施方式八。圖8的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖8的(b)示出圖8的(a)的H-H’線位置的剖面圖，圖8的(c)示出后視圖，圖8的(d)示出與基板的連接圖。

配置于二極管芯片1-1的背面的陰極電極1b-1通過(guò)焊料(未圖示)連接在第一引線框33的上表面。

配置于二極管芯片1-2的背面的陰極電極1b-2通過(guò)焊料(未圖示)連接在第二引線框34的上表面。

在第二引線框34配置有陰極端子11。

配置于二極管芯片1-1的正面的陽(yáng)極電極1a-1通過(guò)鍵合線6與第二引線框34連接，而與二極管芯片1-2的陰極電極1b-2電連接。

配置于二極管芯片1-2的表面的陽(yáng)極電極1a-2通過(guò)鍵合線6與陽(yáng)極端子12電連接。

將未配置二極管芯片1-1、1-2的第一引線框33的背面和第二引線框34的背面配置為從密封樹(shù)脂9露出。

陰極端子11和陽(yáng)極端子12以相鄰的方式配置，設(shè)置為表面安裝件(SMD：Surface Mount Device)的形狀。

通過(guò)將二極管芯片1-1、1-2配置于同一封裝件，從而能夠使二極管芯片1-1的陽(yáng)極電極1a-1與二極管芯片1-2的陰極電極1b-2在封裝件內(nèi)部電連接。

上述封裝件(半導(dǎo)體裝置)通過(guò)焊料(未圖示)與配置于基板20上的布線圖案21電連接。由此，能夠省去基板內(nèi)的布線圖案，能夠?qū)崿F(xiàn)節(jié)約空間。

通過(guò)使第一引線框33的背面與布線圖案21連接，從而由二極管芯片1的陰極電極1b構(gòu)成PFC電路等電力電路。

由此，將未配置二極管芯片1-1、1-2的第一引線框33的背面和第二引線框34的背面與基板連接，能夠提高散熱性。

實(shí)施方式九

在圖9示出實(shí)施方式九。圖9的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖9的(b)示出圖9的(a)的I-I’線位置的剖面圖，圖9的(c)示出后視圖，圖9的(d)示出與基板的連接圖。

本實(shí)施方式與實(shí)施方式六的不同之處在于具備第三引線框45。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框43的上表面。

配置于MOSFET芯片2的背面的漏電極2c通過(guò)焊料(未圖示)連接在第二引線框44的上表面。

在第二引線框44配置有漏極端子13。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第三引線框45連接。另外，第三引線框45與第二引線框44通過(guò)鍵合線6連接。由此，配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)第三引線框45與MOSFET芯片2的漏電極2c電連接。

配置于MOSFET芯片2的正面的柵電極2a通過(guò)鍵合線6與柵極端子15電連接。

配置于MOSFET芯片2的正面的源電極2b通過(guò)鍵合線6與源極端子14a、14b電連接。

將未配置二極管芯片1和MOSFET芯片2的第一引線框43的背面、第二引線框44的背面以及第三引線框45的背面配置為從密封樹(shù)脂9露出。

漏極端子13、源極端子14a、源極端子14b和柵極端子15以相鄰的方式配置，設(shè)置為表面安裝件(SMD：Surface Mount Device)的形狀。

通過(guò)露出第三引線框45的背面，與實(shí)施方式六相比，能夠提高散熱性。

在實(shí)施方式九中，示出了將二極管芯片1和MOSFET芯片2搭載于同一封裝件的例子，但也可以將MOSFET芯片2替換為IGBT芯片7。

實(shí)施方式十

在圖10示出實(shí)施方式十。圖10的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖10的(b)示出圖10的(a)的J-J’線位置的剖面圖，圖10的(c)示出后視圖，圖10的(d)示出與基板的連接圖。

本實(shí)施方式與實(shí)施方式七的不同之處在于具備第三引線框45。

配置于二極管芯片1的背面的陰極電極1b通過(guò)焊料(未圖示)連接在第一引線框43的上表面。

配置于IGBT芯片7的背面的集電極7c和配置于FWD(Free Wheeling Diode：續(xù)流二極管)芯片8的背面的陰極電極8b通過(guò)焊料(未圖示)連接在第二引線框44的上表面，集電極7c與陰極電極8b電連接。

在第二引線框44配置有集電極端子16。

配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)鍵合線6與第三引線框45連接。另外，第三引線框45與第二引線框44通過(guò)鍵合線6連接。由此，配置于二極管芯片1的正面的陽(yáng)極電極1a通過(guò)第三引線框45與IGBT芯片7的集電極7c電連接。

配置于FWD芯片8的正面的陽(yáng)極電極8a通過(guò)鍵合線6與配置于IGBT芯片7的正面的發(fā)射電極7b電連接。

配置于IGBT芯片7的正面的柵電極7a通過(guò)鍵合線6與柵極端子15電連接。

配置于IGBT芯片7的正面的發(fā)射電極7b通過(guò)鍵合線6與發(fā)射極端子17a、17b電連接。

將未配置二極管芯片1和IGBT芯片7的第一引線框43的背面、第二引線框44的背面以及第三引線框45的背面配置為從密封樹(shù)脂9露出。

集電極端子16、發(fā)射極端子17a、發(fā)射極端子17b和柵極端子15以相鄰的方式配置，設(shè)置為表面安裝件(SMD：Surface Mount Device)的形狀。

通過(guò)露出第三引線框45的背面，與實(shí)施方式六相比，能夠提高散熱性。

實(shí)施方式十一

在圖11示出實(shí)施方式十一。圖11的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖11的(b)示出圖11的(a)的K-K’線位置的剖面圖，圖11的(c)示出后視圖，圖11的(d)示出與基板的連接圖。

本實(shí)施方式與實(shí)施方式六的不同之處在于，漏極端子13-1、源極端子14a-1、源極端子14b-1、柵極端子15-1的各端子從密封樹(shù)脂9以與第一引線框53的背面和第二引線框54的背面露出于同一平面。

實(shí)施方式十一能夠獲得與實(shí)施方式六相同的效果。

另外，同樣地，也可以使實(shí)施方式七的集電極端子16、發(fā)射極端子17a、發(fā)射極端子17b、柵極端子15從密封樹(shù)脂9以與第一引線框33的背面和第二引線框34的背面露出于同一平面。

實(shí)施方式十二

在圖12示出實(shí)施方式十二。圖12的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖12的(b)示出圖12的(a)的L-L’線位置的剖面圖，圖12的(c)示出后視圖，圖12的(d)示出與基板的連接圖。

本實(shí)施方式與實(shí)施方式十的不同之處在于，集電極端子16-1、發(fā)射極端子17a-1、發(fā)射極端子17b-1、柵極端子15-1的各端子從密封樹(shù)脂9以與第一引線框53的背面和第二引線框54的背面露出于同一平面。

實(shí)施方式十二能夠獲得與實(shí)施方式十相同的效果。

另外，同樣地，也可以使實(shí)施方式九的漏極端子13、源極端子14a、源極端子14b、柵極端子15從密封樹(shù)脂9以與第一引線框43的背面和第二引線框44的背面露出于同一平面。

實(shí)施方式十三

在圖13示出實(shí)施方式十三。圖13的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖13的(b)示出圖13的(a)的M-M’線位置的剖面圖，圖13的(c)示出后視圖，圖13的(d)示出與基板的連接圖。

配置于二極管芯片1-1的背面的陰極電極1b-1通過(guò)焊料(未圖示)連接在第一引線框63的上表面。

配置于二極管芯片1-2的背面的陰極電極1b-2通過(guò)焊料(未圖示)連接在第二引線框64的上表面。

在第二引線框64配置有陰極端子11-1。

配置于二極管芯片1-1的正面的陽(yáng)極電極1a-1通過(guò)鍵合線6與第一引線框63連接，并與二極管芯片1-2的陰極電極1b-2電連接。

配置于二極管芯片1-2的正面的陽(yáng)極電極1a-2通過(guò)鍵合線6分別與以隔著陰極端子11-1而配置的兩個(gè)陽(yáng)極端子12-1電連接。

將未配置二極管芯片1-1、1-2的第一引線框63的背面和第二引線框64的背面配置為從密封樹(shù)脂9露出。

將陰極端子11-1和陽(yáng)極端子12-1以相鄰的方式配置。

通過(guò)將二極管芯片1-1、1-2搭載于同一封裝件，能夠使二極管芯片1-1的陽(yáng)極電極1a-1與二極管芯片1-2的陰極電極1b-2在封裝件內(nèi)部電連接。

上述封裝件(半導(dǎo)體裝置)通過(guò)焊料(未圖示)與配置于基板20上的布線圖案21電連接。由此，能夠省去基板內(nèi)的布線圖案，能夠?qū)崿F(xiàn)節(jié)約空間。

通過(guò)使第一引線框63的背面與布線圖案21連接，從而由二極管芯片1-1的陰極電極1b-1構(gòu)成PFC電路等電力電路。

由此，將未配置二極管芯片1-1、1-2的第一引線框63的背面和第二引線框64的背面與基板連接，能夠提高散熱性。

實(shí)施方式十四

在圖14示出實(shí)施方式十四。圖14的(a)示出俯視圖(上表面的密封樹(shù)脂未圖示)，圖14的(b)示出圖14的(a)的N-N’線位置的剖面圖，圖14的(c)示出后視圖，圖14的(d)示出與基板的連接圖。

本實(shí)施方式與實(shí)施方式十三的不同之處在于，陰極端子11-2和陽(yáng)極端子12-2的各端子從密封樹(shù)脂9以與第一引線框73的背面和第二引線框74的背面露出于同一平面。

實(shí)施方式十四能夠獲得與實(shí)施方式十三相同的效果。

以上，利用實(shí)施方式對(duì)本發(fā)明進(jìn)行了說(shuō)明，但本發(fā)明的技術(shù)范圍并不限定于上述實(shí)施方式所記載的范圍。本領(lǐng)域技術(shù)人員應(yīng)知曉，對(duì)上述實(shí)施方式能夠進(jìn)行各種改變或改良。從權(quán)利要求書(shū)可知，這樣進(jìn)行改變或改良了的方式也應(yīng)該包含于本發(fā)明的技術(shù)范圍。