本發(fā)明涉及半導(dǎo)體裝置及半導(dǎo)體裝置的驅(qū)動方法，例如，能夠良好地利用于具有非易失性存儲單元的半導(dǎo)體裝置。

背景技術(shù)：

作為非易失性存儲器的一種，有時使用由使用了MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)膜的分裂柵型單元構(gòu)成的存儲單元。此時，存儲單元由具有控制柵極電極的控制晶體管和具有存儲器柵極電極的存儲器晶體管這兩個MISFET構(gòu)成。

例如，在專利文獻(xiàn)1(日本特開2005-277032號公報)中公開了非易失性半導(dǎo)體存儲器裝置的電荷注入方法。具體而言，公開了一種電荷注入方法，包含：使半導(dǎo)體基板和源極/漏極區(qū)域的另一方感應(yīng)出與第一電荷為相反極性的第二電荷，并將第二電荷向電荷蓄積層注入，由此進(jìn)行數(shù)據(jù)的消去的消去步驟；使電流流向電荷蓄積層的附近的導(dǎo)電層而對電荷蓄積層進(jìn)行加熱，進(jìn)行蓄積于該電荷蓄積層的電荷的再配置的加熱步驟。

另外，在專利文獻(xiàn)2(日本特開2013-93546號公報)中公開了一種非易失性存儲器，具有：形成在控制柵極電極與半導(dǎo)體基板之間的絕緣膜；形成在存儲器柵極電極與半導(dǎo)體基板之間及控制柵極電極與存儲器柵極電極之間且其內(nèi)部具有電荷蓄積部的絕緣膜。

【現(xiàn)有技術(shù)文獻(xiàn)】

【專利文獻(xiàn)】

【專利文獻(xiàn)1】日本特開2005-277032號公報

【專利文獻(xiàn)2】日本特開2013-93546號公報

技術(shù)實現(xiàn)要素：

【發(fā)明要解決的課題】

本發(fā)明者從事于上述那樣的具有非易失性存儲單元的半導(dǎo)體裝置的研究開發(fā)，研究了從存儲器柵極(MG)注入空穴來消去蓄積電荷的FN(Fowler-Nordheim)消去方式。這種情況下，注入空穴傳導(dǎo)機構(gòu)(PF(Pool-Frenkel)傳導(dǎo))存在溫特(溫度特性)，知曉了低溫下的消去特性劣化。

因此，希望開發(fā)一種具有即使在低溫時消去特性也良好的非易失性存儲單元的半導(dǎo)體裝置。

其他的課題和新特征根據(jù)本說明書的記述及附圖而明確可知。

【用于解決課題的方案】

在本申請公開的實施方式中，若簡單說明代表性的概要，則如下所述。

在本申請中公開的一實施方式所示的半導(dǎo)體裝置向柵極電極部的第一端施加第一電位，向柵極電極部的第二端施加比第一電位低的第二電位，由此使電流沿柵極電極部的延伸方向流動，或者在流動之后，從柵極電極部向其下方的電荷蓄積部注入空穴，由此將蓄積于電荷蓄積部的電子消去。

在本申請中公開的一實施方式所示的半導(dǎo)體裝置的驅(qū)動方法包含：(a)向柵極電極部的第一端施加第一電位，向柵極電極部的第二端施加比第一電位低的第二電位，由此使電流沿柵極電極部的延伸方向流動的工序；(b)從柵極電極部向電荷蓄積部注入空穴，由此將蓄積于電荷蓄積部的電子消去的工序。另外，可以同時進(jìn)行(a)的工序和(b)的工序。

【發(fā)明效果】

根據(jù)在本申請中公開的代表性的實施方式所示的半導(dǎo)體裝置，能夠提高半導(dǎo)體裝置的特性。

根據(jù)在本申請中公開的代表性的實施方式所示的半導(dǎo)體裝置的驅(qū)動方法，能夠提高半導(dǎo)體裝置的驅(qū)動特性。

附圖說明

圖1是表示實施方式1的半導(dǎo)體裝置的剖視圖。

圖2是表示實施方式1的半導(dǎo)體裝置的剖視圖。

圖3是表示實施方式1的半導(dǎo)體裝置的剖視圖。

圖4是表示實施方式1的半導(dǎo)體裝置的存儲器陣列的俯視圖。

圖5是表示實施方式1的半導(dǎo)體裝置的存儲器陣列的電路圖。

圖6是表示實施方式1的半導(dǎo)體裝置的構(gòu)成例的框圖。

圖7是表示實施方式1的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。

圖8是表示實施方式1的半導(dǎo)體裝置的存儲器陣列的一部分的結(jié)構(gòu)的框圖。

圖9是示意性地表示實施方式1的讀取動作的剖視圖。

圖10是示意性地表示實施方式1的寫入動作的剖視圖。

圖11是表示從寫入開始至寫入結(jié)束的流程的圖。

圖12是表示寫入脈沖的第一例的圖。

圖13是表示寫入脈沖的第二例的圖。

圖14是表示實施方式1的從消去開始至消去結(jié)束的流程的圖。

圖15是示意性地表示實施方式1的消去動作的剖視圖。

圖16是表示消去脈沖的第一例的圖。

圖17是表示消去脈沖的第二例的圖。

圖18是表示應(yīng)用了施加加熱脈沖的步驟的情況的存儲單元的消去特性的坐標(biāo)圖。

圖19是表示FN通道方式的消去特性的溫度變化的坐標(biāo)圖。

圖20是表示伴隨著改寫的保留特性的下降的坐標(biāo)圖。

圖21是表示實施方式2的從消去開始至消去結(jié)束的流程的圖。

圖22是示意性地表示實施方式2的消去動作的剖視圖。

圖23是表示實施方式3的從消去開始至消去結(jié)束的流程的圖。

圖24是示意性地表示實施方式3的消去動作的剖視圖。

圖25是表示實施方式4的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。

圖26是示意性地表示實施方式4的消去動作的剖視圖。

圖27是示意性地表示實施方式4的消去動作的剖視圖。

圖28是表示實施方式5的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。

圖29是示意性地表示實施方式5的消去動作的剖視圖。

圖30是表示實施方式6的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。

圖31是示意性地表示實施方式6的消去動作的剖視圖。

圖32是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖。

圖33是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖32而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖34是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖。

圖35是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖33而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖36是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖35而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖37是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖36而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖38是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖37而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖39是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖38而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖40是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖39而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖41是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖40而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖42是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖41而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖43是表示實施方式7的半導(dǎo)體裝置的制造工序的剖視圖，是接續(xù)圖42而表示半導(dǎo)體裝置的制造工序的剖視圖。

圖44是表示實施方式8的半導(dǎo)體裝置的剖視圖。

圖45是表示單晶體管型的MONOS的存儲單元陣列的一例的電路圖。

圖46是示意性地表示實施方式9的消去動作的剖視圖。

附圖標(biāo)記說明

100 半導(dǎo)體基板

103 元件分離區(qū)域

106 下層絕緣膜

107 中層絕緣膜

108 上層絕緣膜

108a 氮氧化硅膜

108b 氮化硅膜

108c 氧化硅膜

109 導(dǎo)電性膜

111a n^- 型半導(dǎo)體區(qū)域

111b n⁺ 型半導(dǎo)體區(qū)域

113 絕緣膜

119a n^- 型半導(dǎo)體區(qū)域

119b n⁺ 型半導(dǎo)體區(qū)域

124 氧化硅膜

125 配線

1001 控制電路

1002 輸入輸出電路

1003 地址緩沖器

1004 行譯碼器

1005 列譯碼器

1006 驗證讀出放大器電路

1007 高速讀取讀出放大器電路

1008 寫入電路

1009 存儲單元陣列

10010 電源電路

10011 電流修整電路

A 邏輯部

B 存儲器部

C 半導(dǎo)體裝置

CCA 區(qū)域

CG(CG1、CG2、CG3、CG4) 控制柵極電極部

h 空穴

i 電流

MA(MA1-1、MA1-2、MA2-1、MA2-2) 存儲單元區(qū)域

MD 漏極區(qū)域

MG(MG1、MG2、MG3、MG4) 存儲器柵極電極部

ML1、ML2、ML3、ML4 配線

MMA 區(qū)域

MS 源極區(qū)域

ONO 絕緣膜

PW p 型阱

1S 端部

2S 端部

SIL 金屬硅化物膜

SP 聚硅膜

SW 側(cè)壁膜(側(cè)壁絕緣膜、側(cè)壁、側(cè)壁間隔件)

SC1、SC2 開關(guān)電路

SC11-1、SC21-1、SC11-2 開關(guān)電路

SC12-1、SC22-1、SC12-2 開關(guān)電路

SW1、SW2 開關(guān)元件

SW11～SW1n、SW21～SW2n 開關(guān)元件

SWC11～SWC1n、SWC21～SWC2n 開關(guān)元件

VS、VS1-1、VS1-2、VS2-1、VS2-2 電壓供給電路

VSA、VSA1-1、VSA1-2、VSA2-1、VSA2-2 電壓供給電路區(qū)域

具體實施方式

在以下的實施方式中，為了簡便起見，在必要時，分割成多個部分或?qū)嵤┓绞竭M(jìn)行說明，但是除了特別明示的情況之外，它們相互并非沒有關(guān)系，一方處于另一方的一部分或全部的變形例、應(yīng)用例、詳細(xì)說明、補充說明等的關(guān)系。另外，在以下的實施方式中，在提及要素的數(shù)目等(包括個數(shù)、數(shù)值、量、范圍等)的情況下，除了特別明示的情況及原理上明確限定為特定的個數(shù)的情況等之外，并不限定為該特定的數(shù)目，可以為特定的數(shù)目以上，也可以為特定的數(shù)目以下。

此外，在以下的實施方式中，其構(gòu)成要素(也包括要素步驟等)除了特別明示的情況及原理上明確認(rèn)為必須的情況等之外，未必需要。同樣，在以下的實施方式中，在提及構(gòu)成要素等的形狀、位置關(guān)系等時，除了特別明示的情況及原理上明確認(rèn)為不是這樣的情況等之外，也包括實質(zhì)上近似或類似于該形狀等的情況等。這種情況關(guān)于上述數(shù)目等(包括個數(shù)、數(shù)值、量、范圍等)也同樣。

以下，基于附圖而詳細(xì)地說明實施方式。此外，在用于說明實施方式的全部圖中，對于具有同一功能的構(gòu)件標(biāo)注同一或關(guān)聯(lián)的符號，并省略其重復(fù)的說明。而且，在存在多個類似的構(gòu)件(部位)的情況下，有時向總稱的符號追加記號而表示個別或特定的部位。而且，在以下的實施方式中，除了特別需要時以外，原則上不重復(fù)同一或同樣的部分的說明。

而且，在實施方式使用的附圖中，即便是剖視圖，為了便于觀察附圖，有時也會省略影線。而且，即便是俯視圖，為了便于觀察附圖，有時也會添加影線。

而且，在剖視圖及俯視圖中，各部位的大小并不與實際設(shè)備對應(yīng)，有時為了便于理解附圖而相對大地顯示特定的部位。另外，即使在剖視圖與俯視圖對應(yīng)的情況下，有時也為了便于理解附圖而相對大地顯示特定的部位。

(實施方式1)

以下，參照附圖而說明本實施方式的半導(dǎo)體裝置的構(gòu)造。本實施方式的半導(dǎo)體裝置具有形成于存儲單元區(qū)域MA的存儲單元(存儲器晶體管、控制晶體管)。在此所說的晶體管也稱為MISFET(Metal Insulator Semiconductor Field Effect Transistor)。

(存儲單元的構(gòu)造說明)

圖1～圖3是表示本實施方式的半導(dǎo)體裝置的剖視圖。圖4是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的俯視圖。例如，圖1對應(yīng)于圖4的A-A剖面，圖2對應(yīng)于圖4的B-B剖面、C-C剖面，圖3對應(yīng)于圖4的D-D剖面。圖5是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的電路圖。圖6是表示本實施方式的半導(dǎo)體裝置的構(gòu)成例的框圖。

如圖1～圖3所示，存儲單元(存儲器元件)由具有控制柵極電極部CG的控制晶體管和具有存儲器柵極電極部MG的存儲器晶體管構(gòu)成。

具體而言，存儲單元具有配置在半導(dǎo)體基板100(p型阱PW)的上方的控制柵極電極部CG和配置在半導(dǎo)體基板100(p型阱PW)的上方且與控制柵極電極部CG相鄰的存儲器柵極電極部MG。例如，控制柵極電極部CG及存儲器柵極電極部MG分別由硅膜構(gòu)成。而且，在該硅膜的上部形成有金屬硅化物膜SIL。

存儲單元還具有配置在控制柵極電極部CG與半導(dǎo)體基板100(p型阱PW)之間的絕緣膜113。絕緣膜113例如由氧化硅膜構(gòu)成。

存儲單元還具有配置在存儲器柵極電極部MG與半導(dǎo)體基板100(p型阱PW)之間的絕緣膜ONO(106、107、108)。絕緣膜ONO例如由下層絕緣膜106、下層絕緣膜106的上方的中層絕緣膜107以及中層絕緣膜107的上方的上層絕緣膜108構(gòu)成。中層絕緣膜107成為電荷蓄積部。下層絕緣膜106例如由氧化硅膜構(gòu)成。中層絕緣膜107例如由氮化硅膜構(gòu)成。上層絕緣膜108例如由形成在中層絕緣膜107上的氮氧化硅膜(108a)、形成在氮氧化硅膜(108a)上的氮化硅膜(108b)以及形成在氮化硅膜(108b)上的氧化硅膜(108c)的層疊膜構(gòu)成(參照圖36)。此外，也可以將上層絕緣膜108設(shè)為單層膜(例如，氮氧化硅膜等)。但是，通過使用上述層疊膜作為上層絕緣膜108，能夠降低對于存儲器柵極電極部MG的空穴注入的勢壘，在后述的消去動作時，能夠更有效地注入空穴。另外，可以將下層絕緣膜106設(shè)為層疊膜(例如，氧化硅膜/氮化硅膜/氧化硅膜)。

絕緣膜ONO(106、107、108)配置在存儲器柵極電極部MG與半導(dǎo)體基板100(p型阱PW)之間及控制柵極電極部CG與存儲器柵極電極部MG之間。

另外，存儲單元還具有形成在半導(dǎo)體基板100的p型阱PW中的漏極區(qū)域MD及源極區(qū)域MS。另外，在存儲器柵極電極部MG及控制柵極電極部CG的合成圖案的側(cè)壁部上形成有由絕緣膜構(gòu)成的側(cè)壁絕緣膜(側(cè)壁、側(cè)壁間隔件)SW。

漏極區(qū)域MD由n⁺型半導(dǎo)體區(qū)域119b和n^-型半導(dǎo)體區(qū)域119a構(gòu)成。n^-型半導(dǎo)體區(qū)域119a形成為與控制柵極電極部CG的側(cè)壁進(jìn)行自匹配。另外，n⁺型半導(dǎo)體區(qū)域119b形成為與控制柵極電極部CG側(cè)的側(cè)壁絕緣膜SW的側(cè)面進(jìn)行自匹配，與n^-型半導(dǎo)體區(qū)域119a相比，接合深度深且雜質(zhì)濃度高。

源極區(qū)域MS由n⁺型半導(dǎo)體區(qū)域111b和n^-型半導(dǎo)體區(qū)域111a構(gòu)成。n^-型半導(dǎo)體區(qū)域111a形成為與存儲器柵極電極部MG的側(cè)壁進(jìn)行自匹配。而且，n⁺型半導(dǎo)體區(qū)域111b形成為與存儲器柵極電極部MG側(cè)的側(cè)壁絕緣膜SW的側(cè)面進(jìn)行自匹配，與n^-型半導(dǎo)體區(qū)域111a相比，接合深度深且雜質(zhì)濃度高。

這樣的由低濃度半導(dǎo)體區(qū)域及高濃度半導(dǎo)體區(qū)域構(gòu)成的源極區(qū)域(或漏極區(qū)域)稱為LDD(Lightly doped Drain)構(gòu)造。

此外，在本說明書中，以動作時為基準(zhǔn)來定義漏極區(qū)域MD及源極區(qū)域MS。將在后述的讀取動作時施加低電壓的半導(dǎo)體區(qū)域統(tǒng)一稱為源極區(qū)域MS，將在讀取動作時施加高電壓的半導(dǎo)體區(qū)域統(tǒng)一稱為漏極區(qū)域MD。

另外，在漏極區(qū)域MD(n⁺型半導(dǎo)體區(qū)域119b)、源極區(qū)域MS(n⁺型半導(dǎo)體區(qū)域111b)的上部形成有金屬硅化物膜SIL。

另外，在存儲單元上形成氧化硅膜124作為層間絕緣膜。在該氧化硅膜124上形成配線125等。

在此，圖1所示的2個存儲單元隔著源極區(qū)域MS而大致對稱配置。此外，如后所述，在存儲單元區(qū)域MA還配置有多個存儲單元。例如，在圖1所示的存儲單元區(qū)域MA的左側(cè)的存儲單元的更左側(cè)配置共有漏極區(qū)域MD的存儲單元(未圖示)。

將夾著該漏極區(qū)域MD而配置的控制柵極電極部CG間的區(qū)域設(shè)為區(qū)域CCA。而且，將夾著源極區(qū)域MS而配置的存儲器柵極電極部MG間的區(qū)域設(shè)為區(qū)域MMA。在圖1中，在區(qū)域MMA的兩側(cè)配置區(qū)域CCA。該區(qū)域MMA也包括沿著存儲器柵極電極部MG的側(cè)壁配置的絕緣膜ONO(106、107、108)的形成區(qū)域。

如上所述，以使共有的源極區(qū)域MS及共有的漏極區(qū)域MD交替配置的方式在圖1中的左右方向(柵極長度方向)上配置多個存儲單元，構(gòu)成存儲單元組(行)。而且，在與圖1的紙面垂直的方向(柵極寬度方向)上也配置多個存儲單元，構(gòu)成存儲單元組(列)。這樣，多個存儲單元形成為陣列狀。以下，參照圖4～圖6，說明存儲器陣列。

(存儲器陣列)

如圖4所示，存儲單元的控制柵極電極部CG(CG1、CG2、CG3、CG4)和存儲器柵極電極部MG(MG1、MG2、MG3、MG4)沿著Y方向(與A-A剖面部交叉的方向，圖4的紙面縱方向)延伸。

另外，活性區(qū)域(影線部)呈沿X方向延伸的線狀地設(shè)置多個，沿X方向延伸的各線通過沿Y方向延伸的連接部來連接。該活性區(qū)域由元件分離區(qū)域103劃分，是p型阱PW的露出區(qū)域(參照圖2、圖3)。

相對于上述連接部呈對稱地配置控制柵極電極部CG及存儲器柵極電極部MG。在控制柵極電極部CG(CG1、CG2、CG3、CG4)側(cè)的活性區(qū)域上設(shè)置接觸部。以將沿X方向并列配置的接觸部連接的方式沿X方向配置配線(ML1、ML2、ML3、ML4)。在上述連接部及連接部間設(shè)置源極區(qū)域MS。由此，該區(qū)域(連接部及連接部間)成為后述的源極線(Source1、Source2，參照圖5)。另外，在上述接觸部的下方設(shè)置漏極區(qū)域MD。由此，配線(ML1、ML2、ML3、ML4)成為后述的漏極線(Drain1、Drain2、Drain3、Drain4，參照圖5)。

如圖5所示，存儲單元(存儲器晶體管、控制晶體管)呈陣列狀地配置于源極線(Source1、Source2)與漏極線(Drain1、Drain2、Drain3、Drain4)的交點。

如圖6所示，存儲單元陣列1009設(shè)置在存儲器部B中。例如，由該存儲器部B和邏輯部A構(gòu)成本實施方式的半導(dǎo)體裝置C。

存儲器部B例如由控制電路1001、輸入輸出電路1002、地址緩沖器1003、行譯碼器1004、列譯碼器1005、驗證讀出放大器電路1006、高速讀取讀出放大器電路1007、寫入電路1008、存儲單元陣列1009及電源電路10010等構(gòu)成。控制電路1001暫時存儲并控制從邏輯部A輸入的控制用信號。另外，控制電路1001進(jìn)行存儲單元陣列1009內(nèi)的存儲單元的控制柵極電極部CG及存儲器柵極電極部MG的電位的控制。從存儲單元陣列1009讀取或向存儲單元陣列1009寫入的數(shù)據(jù)或程序數(shù)據(jù)等各種數(shù)據(jù)向輸入輸出電路1002輸入輸出。地址緩沖器1003暫時存儲從邏輯部A輸入的地址。在地址緩沖器1003分別連接有行譯碼器1004及列譯碼器1005。行譯碼器1004基于從地址緩沖器1003輸出的行地址而進(jìn)行譯碼，列譯碼器1005基于從地址緩沖器1003輸出的列地址進(jìn)行譯碼。驗證讀出放大器電路1006是消去/寫入驗證用的讀出放大器，高速讀取讀出放大器電路1007是數(shù)據(jù)讀取時使用的讀取用讀出放大器。寫入電路1008閂鎖經(jīng)由輸入輸出電路1002輸入的寫入數(shù)據(jù)，進(jìn)行數(shù)據(jù)寫入的控制。電源電路10010由生成數(shù)據(jù)寫入、消去、驗證時等使用的各種電壓的電壓產(chǎn)生電路、及生成任意的電壓值而向?qū)懭腚娐饭┙o的電流修整電路10011等構(gòu)成。

此外，圖4～圖6所示的結(jié)構(gòu)是一例，本實施方式的半導(dǎo)體裝置的結(jié)構(gòu)并不限定于上述的情況。

圖7是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。圖8是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的一部分的結(jié)構(gòu)的框圖。

如圖7及圖8所示，存儲單元陣列(1009)具有多個存儲單元區(qū)域MA。換而言之，可以將存儲單元陣列(1009)分割成多個存儲單元區(qū)域(副塊區(qū)域)MA。在圖7中，示出4個存儲單元區(qū)域MA(MA1-1、MA1-2、MA2-1、MA2-2)。各存儲單元區(qū)域MA例如由m個×n個存儲單元構(gòu)成。此外，接著符號“MA”之后的記號表示個別的存儲單元區(qū)域。其他的符號關(guān)于例如VSA、VS、SW1、SW2等也同樣。

在該存儲單元區(qū)域MA的兩側(cè)設(shè)有電壓供給電路區(qū)域VSA。換而言之，在存儲單元區(qū)域MA間設(shè)有電壓供給電路區(qū)域VSA。

在該電壓供給電路區(qū)域VSA設(shè)有電壓供給電路VS及開關(guān)電路SC1、SC2。該電壓供給電路VS是向存儲單元供給規(guī)定的電壓的電路。在開關(guān)電路SC1設(shè)有多個開關(guān)元件(SW11～SW1n)。另外，在開關(guān)電路SC2設(shè)有多個開關(guān)元件(SW21～SW2n)(圖8)。開關(guān)元件例如由MISFET構(gòu)成。此外，作為開關(guān)元件，可以使用多個元件的組合(電路)。

在圖7中，示出4個電壓供給電路區(qū)域VSA(VSA1-1、VSA1-2、VSA2-1、VSA2-2)。

另外，在存儲單元區(qū)域MA的一側(cè)(在圖7中為左側(cè))設(shè)有開關(guān)電路SC1。換而言之，在存儲單元區(qū)域MA與電壓供給電路VS之間設(shè)有開關(guān)電路SC1。例如，在存儲單元區(qū)域MA1-1與電壓供給電路VS1-1之間設(shè)有開關(guān)電路SC11-1。在開關(guān)電路SC11-1設(shè)有多個開關(guān)元件SW11～SW1n。具體而言，開關(guān)元件SW11～SW1n分別設(shè)置于存儲單元區(qū)域MA1-1的各個存儲器柵極電極部MG1、MG2…MGn與電壓供給電路VS1-1之間(圖8)。通過將該開關(guān)元件SW11～SW1n選擇性地接通，能夠僅向存儲器柵極電極部MG1、MG2…MGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SW11～SW1n全部接通，向存儲單元區(qū)域MA中的全部存儲器柵極電極部MG1、MG2…MGn供給電壓。開關(guān)元件SW11～SW1n的接通、切斷通過地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

存儲單元區(qū)域MA的另一側(cè)(在圖7中為右側(cè))設(shè)有開關(guān)電路SC2。換而言之，在存儲單元區(qū)域MA與相鄰的電壓供給電路VS之間設(shè)有開關(guān)電路SC2。例如，在存儲單元區(qū)域MA1-1與電壓供給電路VS1-2之間設(shè)有開關(guān)電路SC21-1。在開關(guān)電路SC21-1設(shè)有多個開關(guān)元件SW21～SW2n。具體而言，開關(guān)元件SW21～SW2n分別設(shè)置于存儲單元區(qū)域MA1-1的各個存儲器柵極電極部MG1、MG2…MGn與相鄰的電壓供給電路VS1-2之間(圖8)。通過將該開關(guān)元件SW21～SW2n選擇性地接通，能夠僅向存儲器柵極電極部MG1、MG2…MGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SW21～SW2n全部接通，向存儲單元區(qū)域MA中的全部存儲器柵極電極部MG1、MG2…MGn供給電壓。開關(guān)元件SW21～SW2n的接通、切斷由地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

這樣，在存儲單元區(qū)域MA的兩側(cè)分別設(shè)有開關(guān)電路SC1、SC2。并且，在存儲單元區(qū)域MA的存儲器柵極電極部MG1、MG2…MGn的一側(cè)(在圖7、圖8中為左側(cè))的端部(1S)分別連接開關(guān)元件SW11～SW1n。而且，在存儲單元區(qū)域MA的存儲器柵極電極部MG1、MG2…MGn的另一側(cè)(在圖7、圖8中為右側(cè))的端部(2S)分別連接開關(guān)元件SW21～SW2n。

換而言之，存儲單元區(qū)域MA的存儲器柵極電極部MG1、MG2…MGn經(jīng)由一方的端部(1S)的開關(guān)元件SW11～SW1n而與一個電壓供給電路VS1-1連接，存儲單元區(qū)域MA的存儲器柵極電極部MG1、MG2…MGn經(jīng)由另一方的端部(2S)的開關(guān)元件SW21～SW2n而與另一電壓供給電路VS1-2連接(圖8)。

這樣，在存儲器柵極電極部MG1、MG2…MGn的兩側(cè)設(shè)有電壓供給電路VS，并且通過經(jīng)由開關(guān)元件(SW11～SW1n、SW21～SW2n)進(jìn)行連接，能夠向線狀的存儲器柵極電極部MG的兩端部(1S、2S)施加不同的電位，能夠使電流向存儲器柵極電極部MG流動。換言之，能夠在存儲器柵極電極部MG設(shè)置電位梯度，能夠使電流向存儲器柵極電極部MG流動。由此，能夠?qū)Υ鎯ζ鳀艠O電極部MG進(jìn)行加熱。

(動作)

接下來，說明存儲單元的基本的動作(驅(qū)動方法)的一例。作為存儲單元的動作，說明(1)讀取動作、(2)寫入動作、(3)消去動作這3個動作。但是，這些動作的定義存在各種，尤其是關(guān)于消去動作和寫入動作，有時也定義作為相反的動作。圖9是示意性地表示本實施方式的讀取動作的剖視圖。圖10是示意性地表示本實施方式的寫入動作的剖視圖。

(1)讀取動作

說明讀取存儲單元區(qū)域MA(例如，MA1-1)中的1個單元(選擇單元)的存儲信息(數(shù)據(jù))的情況。

在讀取存儲單元區(qū)域MA(例如，MA1-1)的選擇單元的存儲信息的情況下，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行無效化(不啟用，參照圖7、圖8)。在此，開關(guān)電路SC11-1的有效化是指能將開關(guān)元件SW11～SW1n中的全部及一部分接通的狀態(tài)。換而言之，是指能將開關(guān)元件SW11～SW1n選擇性地接通的狀態(tài)。開關(guān)電路SC21-1的無效化是指開關(guān)元件SW21～SW2n中的任一個都無法接通的狀態(tài)。換而言之，是指將全部開關(guān)元件SW21～SW2n切斷的狀態(tài)。

并且，如圖9的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2切斷(off)。換言之，僅從存儲單元區(qū)域MA1-1的一側(cè)(在圖7、圖8、圖9中為左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(在圖7、圖8、圖9中為右側(cè))的電壓供給電路VS1-2不向選擇單元的存儲器柵極電極部MG供給電位。

并且，例如如圖9的左圖所示，向選擇單元的控制柵極電極部CG側(cè)的漏極區(qū)域MD施加1.35V左右的正電位，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS及半導(dǎo)體基板(100、p型阱PW)施加0V。并且，通過向控制柵極電極部CG施加1.35V左右的正電位，而使控制柵極電極部CG下的通道為接通狀態(tài)。并且，通過將存儲器柵極電極部MG設(shè)為規(guī)定的電位(即，寫入狀態(tài)的閾值與消去狀態(tài)的閾值的中間電位)，能夠?qū)⒈３值碾姾尚畔⒆x取作為電流。在此，通過將寫入狀態(tài)的閾值與消去狀態(tài)的閾值的中間電位設(shè)定成為0V，無需在電源電路內(nèi)使向存儲器柵極電極部MG施加的電壓升壓，能夠?qū)崿F(xiàn)讀取的高速化。

(2)寫入動作

說明向存儲單元區(qū)域MA(例如，MA1-1)中的一個單元(選擇單元)寫入存儲信息(數(shù)據(jù))的情況。

在向存儲單元區(qū)域MA(例如，MA1-1)中的選擇單元寫入存儲信息(數(shù)據(jù))的情況下，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行無效化(不啟用，參照圖7、圖8)。

并且，如圖10的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2切斷(off)。換言之，僅從存儲單元區(qū)域MA1-1的一側(cè)(在圖7、圖8、圖10中為左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(在圖7、圖8、圖10中為右側(cè))的電壓供給電路VS1-2不向選擇單元的存儲器柵極電極部MG供給電位。

并且，例如如圖10的左圖所示，向存儲器柵極電極部MG施加9.5V的電壓，向控制柵極電極部CG施加0.9V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加5.7V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加比源極區(qū)域低的電位例如0.3V。半導(dǎo)體基板(100、p型阱PW)為0V。由此，向存儲器柵極電極部MG的控制柵極電極部CG側(cè)的端部集中地進(jìn)行電子的注入。該注入方式稱為SSI(Source Side Hot Electron)注入方式。

圖11是表示從寫入開始至寫入結(jié)束的流程的圖。此外，在表示流程的圖中，“St”表示步驟(工序、期間)。如圖11所示，通過施加SSI脈沖(St1)而向電荷蓄積部(107)中注入電子，從而進(jìn)行寫入，然后，通過驗證動作(St2)來驗證存儲單元是否達(dá)到所希望的閾值。在未達(dá)到所希望的閾值的情況下，再次施加SSI脈沖。這樣，在達(dá)到所希望的閾值之前，反復(fù)進(jìn)行驗證和SSI脈沖施加。在達(dá)到所希望的閾值的情況下，寫入結(jié)束。圖11中的N表示脈沖數(shù)(PULSE NUMBER)。

此外，在第一次(N＝1)的寫入后進(jìn)行了驗證之后，再次進(jìn)行寫入的情況(N>1)的寫入條件未必非要與第一次的寫入條件相同。在圖12中示出寫入脈沖的第一例。如圖12所示，在第一次的寫入(N＝1)中，將存儲器柵極電極部MG設(shè)為9.5V，將控制柵極電極部CG設(shè)為0.9V，將源極區(qū)域MS設(shè)為5.7V，將漏極區(qū)域MD設(shè)為0.3V，將p型阱PW(Well)設(shè)為0V。另外，在第二次以后的消去(N>1)中，將存儲器柵極電極部MG設(shè)為11V，將控制柵極電極部CG設(shè)為0.9V，將源極區(qū)域MS設(shè)為4.9V，將漏極區(qū)域MD設(shè)為0.3V，將p型阱PW(Well)設(shè)為0V。

在圖13中示出寫入脈沖的第二例。如圖13所示，可以向p型阱PW(Well)施加負(fù)電位。如圖13所示，在第一次的寫入(N＝1)中，將存儲器柵極電極部MG設(shè)為9.5V，將控制柵極電極部CG設(shè)為1.5V，將源極區(qū)域MS設(shè)為5.7V，將漏極區(qū)域MD設(shè)為0.3V，將p型阱PW(Well)設(shè)為-1V。而且，在第二次以后的消去(N>1)中，將存儲器柵極電極部MG設(shè)為11V，將控制柵極電極部CG設(shè)為1.5V，將源極區(qū)域MS設(shè)為4.9V，將漏極區(qū)域MD設(shè)為0.3V，將p型阱PW(Well)設(shè)為-1V。這種情況下，能夠增大源極區(qū)域MS與p型阱PW(Well)之間的電位差、存儲器柵極電極部MG與p型阱PW(Well)之間的電位差，因此能夠?qū)崿F(xiàn)寫入速度的高速化。

(3)消去動作

說明消去存儲單元區(qū)域MA(例如，MA1-1)中的與1個存儲器柵極電極部MG連接的多個單元(選擇單元)的存儲信息(數(shù)據(jù))的情況。與1個存儲器柵極電極部MG連接的多個單元例如在圖4中是指沿Y方向排列的多個存儲單元組(存儲單元列)，而且，是指圖5所示的與1個存儲器柵極電極部(MG1等的存儲器柵極線)連接的多個單元。

在本實施方式的消去動作中，包括使電流流動到存儲器柵極電極部M并對存儲器柵極電極部MG進(jìn)行加熱的動作(步驟)。即，如前所述，通過存儲單元區(qū)域MA的兩側(cè)的電壓供給電路VS而向線狀的存儲器柵極電極部MG的兩端部(1S、2S)施加不同的電位，由此對存儲器柵極電極部MG進(jìn)行加熱。

圖14是表示本實施方式的從消去開始至消去結(jié)束的流程的圖。圖15是示意性地表示本實施方式的消去動作的剖視圖。

如圖14所示，向存儲器柵極電極部MG施加加熱脈沖(St1)。即，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。并且，向存儲器柵極電極部MG施加消去脈沖(St2)，通過向電荷蓄積部(107)中注入空穴而進(jìn)行消去，然后，通過驗證動作(St3)來驗證存儲單元是否達(dá)到所希望的閾值。

例如圖15(St1)的右圖及左圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(圖中左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖中右側(cè))的電壓供給電路VS1-2向選擇單元的存儲器柵極電極部MG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，1V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，0V)的電壓。由此，電流i在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

接下來，如圖15(St2)的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2切斷(off)。換言之，僅從存儲單元區(qū)域MA1-1的一側(cè)(圖中左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖中右側(cè))的電壓供給電路VS1-2不向選擇單元的存儲器柵極電極部MG供給電位。

并且，例如圖15(St2)的左圖所示，向存儲器柵極電極部MG施加13V的電壓，向控制柵極電極部CG施加0V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加0V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加0V。由此，從存儲器柵極電極部MG側(cè)向氮化硅膜107(電荷蓄積部)通過FN通道現(xiàn)象注入空穴h，從而進(jìn)行消去(FN通道方式)。但是，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地成為Open狀態(tài)。另外，也可以向控制柵極電極部CG施加1V左右的電位。這樣，通過從存儲器柵極電極部MG向氮化硅膜107(電荷蓄積部)注入空穴h，能夠?qū)⑴c存儲器柵極電極部MG連接的多個單元(選擇單元)一并消去。

然后，如圖14所示，通過驗證動作(St3)來驗證存儲單元是否達(dá)到所希望的閾值。在未達(dá)到所希望的閾值的情況下，再次進(jìn)行加熱脈沖的施加(St1)及消去脈沖的施加(St2)。這樣，在達(dá)到所希望的閾值之前，反復(fù)進(jìn)行加熱脈沖的施加(St1)、消去脈沖的施加(St2)及驗證(St3)。在達(dá)到所希望的閾值的情況下，消去結(jié)束。

此外，在第一次(N＝1)的消去后進(jìn)行了驗證之后，再次進(jìn)行消去的情況(N>1)的消去條件未必非要與第一次的消去條件相同。消去脈沖的第一例如圖16所示。如圖16所示，在第一次的消去(N＝1)中，將存儲器柵極電極部MG設(shè)為13V，將控制柵極電極部CG設(shè)為0V，將源極區(qū)域MS設(shè)為0V，將漏極區(qū)域MD設(shè)為0V，將p型阱PW(Well)設(shè)為0V。另外，在第二次以后的消去(N>1)中，將存儲器柵極電極部MG設(shè)為14V，將控制柵極電極部CG設(shè)為0V，將源極區(qū)域MS設(shè)為0V，將漏極區(qū)域MD設(shè)為0V，將p型阱PW(Well)設(shè)為0V。

在圖17中示出消去脈沖的第二例。如圖17所示，也可以向p型阱PW(Well)施加負(fù)電位。如圖17所示，在第一次的消去(N＝1)中，將存儲器柵極電極部MG設(shè)為11V，將控制柵極電極部CG設(shè)為0V，將源極區(qū)域MS設(shè)為-1V，將漏極區(qū)域MD設(shè)為-1V，將p型阱PW(Well)設(shè)為-1V。另外，在第二次以后的消去(N>1)中，將存儲器柵極電極部MG設(shè)為13V，將控制柵極電極部CG設(shè)為0V，將源極區(qū)域MS設(shè)為-1V，將漏極區(qū)域MD設(shè)為-1V，將p型阱PW(Well)設(shè)為-1V。這種情況下，存儲器柵極電極部MG與p型阱PW(Well)之間的電位差大于存儲器柵極電極部MG與控制柵極電極部CG之間的電位差。因此，容易向存儲器柵極電極部MG下的電荷蓄積部(107)中注入空穴，因此能夠有效地消去電荷蓄積部(107)中的電子。

另外，在本實施方式中，進(jìn)行了1個存儲器柵極電極部MG的每個的消去，但是當(dāng)然，也可以通過選擇存儲單元區(qū)域MA的全部存儲器柵極電極部MG而將存儲單元區(qū)域MA的存儲單元一并消去。另外，也可以將多個存儲單元區(qū)域MA一并消去。

這樣，在本實施方式中，在消去動作時，設(shè)置向存儲器柵極電極部MG施加加熱脈沖的步驟(St1)，對存儲器柵極電極部MG進(jìn)行了加熱，因此能夠提高消去速度。即，通過施加加熱脈沖而對存儲單元進(jìn)行加熱，從而從存儲器柵極電極部MG注入的空穴的傳導(dǎo)被加速。由此，能夠提高消去速度。

在本實施方式的存儲單元的結(jié)構(gòu)中，通過對存儲器柵極電極部MG進(jìn)行加熱，能夠有效地加熱位于其下層的絕緣膜ONO的上層絕緣膜108、中層絕緣膜107(電荷蓄積部)等的有助于空穴傳導(dǎo)的膜。例如，在存儲器柵極電極部MG使用硅膜、并使用氧化硅膜作為絕緣膜113的情況下，氧化硅膜比硅的熱傳導(dǎo)率小。在這樣的熱傳導(dǎo)率小的絕緣膜113與存儲器柵極電極部MG相接的情況下，若使電流在半導(dǎo)體基板100中流動而從半導(dǎo)體基板100側(cè)進(jìn)行加熱，則熱傳導(dǎo)會下降。

與此相對，在本實施方式中，通過對存儲器柵極電極部MG進(jìn)行加熱，能夠有效地加熱有助于空穴傳導(dǎo)的膜。進(jìn)而，因為存儲器柵極電極部MG的周圍由熱傳導(dǎo)率比較低的氧化硅膜124包圍，所以能夠有效地加熱存儲器柵極電極部MG。

另外，在使用了FN通道方式的消去工序中，成為與使用了BTBT方式的消去工序相反的溫度特性。即，在BTBT方式中，因高溫而消去特性劣化，與此相對，在FN通道方式中，因低溫而消去特性劣化。因而，在使用FN通道方式的情況下，優(yōu)選應(yīng)用存儲器柵極電極部MG的加熱。此外，BTBT方式是在p型阱PW(Well)側(cè)通過帶間通道而產(chǎn)生熱空穴，通過向電荷蓄積部(107)中注入熱空穴而進(jìn)行消去的方式。

另外，在絕緣膜ONO中具有含氮的膜(氮化膜、氮氧化膜)的情況下，容易受到溫度的影響。因而，在上層絕緣膜108、中層絕緣膜107(電荷蓄積部)具有含氮的膜的情況下，優(yōu)選應(yīng)用存儲器柵極電極部MG的加熱。

圖18是表示應(yīng)用了施加加熱脈沖的步驟的情況的存儲單元的消去特性的坐標(biāo)圖?？v軸表示存儲單元的閾值[V]，橫軸表示時間[s]。(a)是應(yīng)用了施加加熱脈沖的步驟的情況的坐標(biāo)圖，(b)是未應(yīng)用施加加熱脈沖的步驟而進(jìn)行了通常的消去的情況的坐標(biāo)圖。如圖所示，應(yīng)用了施加加熱脈沖的步驟的情況的坐標(biāo)圖(a)與坐標(biāo)圖(b)的情況相比，閾值的低加速度即消去速度提高。

圖19是表示FN通道方式的消去特性的溫度變化的坐標(biāo)圖?？v軸表示存儲單元的閾值[V]，橫軸表示消去時間[s]。如圖所示，在使用圖1所示的半導(dǎo)體裝置進(jìn)行了未施加加熱脈沖的通常的消去的情況下，隨著150℃、25℃及-40℃那樣成為低溫，消去時間變長。與此相對，若進(jìn)行本實施方式中所說明的由加熱脈沖的施加產(chǎn)生的存儲單元的加熱，則即便是低溫時，也能夠提高消去速度。

另外，根據(jù)本實施方式，能夠通過加熱對絕緣膜ONO(下層絕緣膜106、中層絕緣膜107、上層絕緣膜108)的劣化進(jìn)行熱恢復(fù)。尤其是通過對下層絕緣膜106的劣化進(jìn)行熱恢復(fù)，能夠降低因下層絕緣膜106的劣化而產(chǎn)生的界面水平。并且，能夠降低蓄積于中層絕緣膜(電荷蓄積部、107)的電荷(在此為電子)經(jīng)由上層絕緣膜108向存儲器柵極電極部MG側(cè)脫離的量。由此，能夠提高存儲單元的保留特性。

另外，通過消去動作時的加熱，可消除蓄積于中層絕緣膜(電荷蓄積部、107)的電子、注入的空穴的局部化，實現(xiàn)電荷(電子、空穴)的分布的均勻化。這樣，電子和空穴分別擴散，成對消滅，由此能夠提高消去特性。

另外，在電子和空穴的注入位置產(chǎn)生了不匹配的情況下，之后(例如，再寫入時、再寫入后)，有可能產(chǎn)生由殘存的電子、空穴引起的再結(jié)合，寫入特性、保留特性可能劣化。與此相對，在本實施方式中，通過消去動作時的加熱，電子和空穴分別擴散并成對消滅，由此能夠修正電子和空穴的注入位置的不匹配。因此，能夠提高寫入特性、保留特性。

圖20是表示伴隨著改寫的保留特性的下降的坐標(biāo)圖。(A)表示改寫次數(shù)比較少的初期階段的保留特性的變化，(B)表示多次的改寫后的保留特性的變化。都是縱軸表示閾值電位的差分(ΔVth，[V])，橫軸表示150℃下的放置時間[h]。

在(B)中，a是由界面水平成分引起的保留特性的下降，b是由電荷擴散成分引起的保留特性的下降，c是由向存儲器柵極電極部MG的脫離成分引起的保留特性的下降。如圖20所示，在改寫初期(A)，沒有a成分，b成分及c成分也小。與此相對，在多次的改寫后，a～c成分都增加，使保留特性下降。

與此相對，在本實施方式中，通過前述的上層絕緣膜108的改善，能夠降低向存儲器柵極電極部MG側(cè)脫離的量，因此能夠使上述c成分下降。另外，能夠降低因下層絕緣膜106的劣化產(chǎn)生的界面水平，因此能夠使上述a成分下降。另外，能夠消除電子、空穴的局部化，因此能夠使上述b成分下降。這樣，在多次的改寫后，也能夠提高保留特性。

而且，在本實施方式中，在1個電壓供給電路VS的兩側(cè)設(shè)置開關(guān)電路SC1、SC2，經(jīng)由這些開關(guān)電路SC1、SC2而在2個存儲單元區(qū)域MA中共用1個電壓供給電路VS，由此能夠?qū)崿F(xiàn)半導(dǎo)體裝置的小面積化。而且，能夠?qū)崿F(xiàn)半導(dǎo)體元件的高集成化。換而言之，構(gòu)成為關(guān)于一個存儲單元區(qū)域MA1-1，使用該存儲單元區(qū)域MA1-1用的電壓供給電路VS1-1(圖7的MA1-1的左側(cè))和相鄰的存儲單元區(qū)域MA1-2用的電壓供給電路VS1-2(圖7的MA1-2的左側(cè))，向一個存儲單元區(qū)域MA1-1的存儲器柵極電極部MG的兩端施加不同的電位。由此，能夠?qū)崿F(xiàn)半導(dǎo)體裝置的小面積化。而且，能夠?qū)崿F(xiàn)半導(dǎo)體元件的高集成化。

此外，在本實施方式中，詳細(xì)說明了n-MOS類型的存儲單元，但是在p-MOS類型的存儲單元中，通過設(shè)為本實施方式的結(jié)構(gòu)，也能起到與n-MOS類型的存儲單元大致同樣的效果。

(實施方式2)

在實施方式1的半導(dǎo)體裝置中，在對存儲器柵極電極部MG進(jìn)行了加熱之后，進(jìn)行了存儲單元的消去，但也可以一邊對存儲器柵極電極部MG進(jìn)行加熱一邊進(jìn)行存儲單元的消去。

以下，參照附圖，說明本實施方式的半導(dǎo)體裝置。此外，關(guān)于半導(dǎo)體裝置的構(gòu)造及動作中的讀取動作及寫入動作，與實施方式1的情況相同，因此省略其說明。由此，以下對消去動作進(jìn)行說明。

圖21是表示本實施方式的從消去開始至消去結(jié)束的流程的圖。圖22是示意性地表示本實施方式的消去動作的剖視圖。

如圖21所示，首先，施加消去兼加熱脈沖(St1)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。

并且，如圖22的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(圖中左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖中右側(cè))的電壓供給電路VS1-2向選擇單元的存儲器柵極電極部MG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，13V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，12V)的電壓。由此，使電流在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

并且，還如圖22的左圖所示，向控制柵極電極部CG施加0V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加0V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加0V。在此，向存儲器柵極電極部MG的端部施加的第一電位(例如，13V)及第二電位(例如，12V)是消去電位即消去動作所需的存儲器柵極電極部MG的電位以上的電位。因而，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴。這樣，能一邊進(jìn)行加熱一邊進(jìn)行消去。這樣，通過一邊使電流i在電壓供電電路VS1-1與電壓供電電路VS1-2之間的存儲器柵極電極部MG中流動，一邊從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)注入空穴h，從而能夠一并消去與存儲器柵極電極部MG連接的多個單元(選擇單元)。但是，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地形成為Open狀態(tài)。另外，也可以向控制柵極電極部CG施加1V左右的電位。另外，從上述存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)的空穴h的注入對應(yīng)于從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)的電流的流動。

然后，如圖21所示，通過驗證動作(St2)來驗證存儲單元是否達(dá)到了所希望的閾值。在未達(dá)到所希望的閾值的情況下，再次進(jìn)行消去兼加熱脈沖的施加(St1)。這樣，在達(dá)到所希望的閾值之前，反復(fù)進(jìn)行消去兼加熱脈沖的施加(St1)及驗證(St2)。在達(dá)到了所希望的閾值的情況下，消去結(jié)束。

另外，在本實施方式中，進(jìn)行了1個存儲器柵極電極部MG的每個的消去，但是當(dāng)然可以通過選擇存儲單元區(qū)域MA的全部存儲器柵極電極部MG而將存儲單元區(qū)域MA的存儲單元一并消去。另外，還可以將多個存儲單元區(qū)域MA一并消去。

這樣，在本實施方式中，在消去動作時，設(shè)有施加消去兼加熱脈沖的步驟(St1)，因此能夠提高消去速度。即，通過一邊對存儲器柵極電極部MG進(jìn)行加熱一邊進(jìn)行消去動作，從而從存儲器柵極電極部MG注入的空穴的傳導(dǎo)被加速。由此，能夠提高消去速度。

另外，通過對存儲器柵極電極部MG進(jìn)行加熱，與實施方式1的情況同樣，通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子、空穴的局部化的修正，能夠提高消去特性、寫入特性、保留特性。

另外，在本實施方式中，同時施加加熱脈沖和消去脈沖，因此能夠縮短消去時間。

(實施方式3)

在本實施方式中，按照各脈沖的每個，一邊變更在存儲器柵極電極部MG中流動的電流的方向，一邊進(jìn)行加熱。

以下，參照附圖，說明本實施方式的半導(dǎo)體裝置。此外，關(guān)于半導(dǎo)體裝置的構(gòu)造及動作中的讀取動作及寫入動作，與實施方式1的情況相同，因此省略其說明。由此，關(guān)于消去動作，以下進(jìn)行說明。

圖23是表示本實施方式的從消去開始至消去結(jié)束的流程的圖。圖24是示意性地表示本實施方式的消去動作的剖視圖。

如圖23所示，首先，施加第一消去兼加熱脈沖(St1)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。

并且，如圖24(St1)的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(圖中左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖中右側(cè))的電壓供給電路VS1-2向選擇單元的存儲器柵極電極部MG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，13V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，12V)的電壓。由此，在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中，電流i沿第一方向(在圖24(St1)的右圖中，從左至右)流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

并且，進(jìn)而如圖24(St1)的左圖所示，向控制柵極電極部CG施加0V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加0V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加0V。在此，向存儲器柵極電極部MG的端部施加的第一電位(例如，13V)及第二電位(例如，12V)是消去電位即消去動作所需的存儲器柵極電極部MG的電位以上的電位。由此，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴h。這樣，在電壓供電電路VS1-1與電壓供電電路VS1-2之間的存儲器柵極電極部MG中，一邊使電流i沿第一方向(從VS1-1至VS1-2的方向)流動，一邊加熱并進(jìn)行消去。此外，此時，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地設(shè)為Open狀態(tài)。而且，可以向控制柵極電極部CG施加1V左右的電位。

然后，如圖23所示，通過驗證動作(St2)驗證存儲單元是否達(dá)到了所希望的閾值。在達(dá)到所希望的閾值的情況下，消去結(jié)束。在未達(dá)到所希望的閾值的情況下，進(jìn)行第二消去兼加熱脈沖的施加(St3)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。

并且，如圖24(St3)的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(圖中左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖中右側(cè))的電壓供給電路VS1-2向選擇單元的存儲器柵極電極部MG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第二電位(例如，12V)的電壓，向存儲器柵極電極部MG的端部2S施加比第二電位高的第一電位(例如，13V)的電壓。由此，在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中，電流i沿第二方向(在圖24(St3)的右圖中，從右向左)流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

并且，進(jìn)而如圖24(St3)的左圖所示，向控制柵極電極部CG施加0V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加0V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加0V。在此，向存儲器柵極電極部MG的端部施加的第一電位(例如，13V)及第二電位(例如，12V)是消去電位即消去動作所需的存儲器柵極電極部MG的電位以上的電位。因而，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴h。這樣，在電壓供電電路VS1-1與電壓供電電路VS1-2之間的存儲器柵極電極部MG中，一邊使電流i沿第二方向(從VS1-2至VS1-1的方向)流動，一邊進(jìn)行加熱，并進(jìn)行消去。此外，此時，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地形成為Open狀態(tài)。另外，也可以向控制柵極電極部CG施加1V左右的電位。

然后，如圖22所示，通過驗證動作(St4)驗證存儲單元是否達(dá)到了所希望的閾值。在達(dá)到了所希望的閾值的情況下，消去結(jié)束。在未達(dá)到所希望的閾值的情況下，返回最初的步驟(St1)，施加第一消去兼加熱脈沖。在達(dá)到所希望的閾值之前，反復(fù)進(jìn)行步驟(St1～St4)。在達(dá)到了所希望的閾值的情況下，消去結(jié)束。

這樣，通過從存儲器柵極電極部MG向氮化硅膜(電荷蓄積部、107)注入空穴，能夠?qū)⑴c存儲器柵極電極部MG連接的存儲單元一并消去。

另外，在本實施方式中，進(jìn)行了1個存儲器柵極電極部MG的每個的消去，但是當(dāng)然也可以通過選擇存儲單元區(qū)域MA的全部存儲器柵極電極部MG，而將存儲單元區(qū)域MA的存儲單元一并消去。而且，還可以將多個存儲單元區(qū)域MA一并消去。

這樣，在本實施方式中，在消去動作時，設(shè)有施加消去兼加熱脈沖的步驟(St1)，因此能夠提高消去速度。即，通過一邊對存儲器柵極電極部MG進(jìn)行加熱，一邊進(jìn)行消去動作，從而從存儲器柵極電極部MG注入的空穴的傳導(dǎo)被加速。由此，能夠提高消去速度。

另外，通過對存儲器柵極電極部MG進(jìn)行加熱，與實施方式1的情況相同，通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子、空穴的局部化的修正，能夠提高消去特性、寫入特性、保留特性。

另外，在本實施方式中，同時施加加熱脈沖和消去脈沖，因此能夠縮短消去時間。

另外，在本實施方式中，通過交替改變在存儲器柵極電極部MG中流動的電流的方向，能夠?qū)崿F(xiàn)存儲器柵極電極部MG內(nèi)的溫度分布的均勻化。

此外，在本實施方式中，在第一消去兼加熱脈沖的施加(St1)與第二消去兼加熱脈沖的施加(St3)之間，設(shè)有驗證動作(St2)，但也可以省略該驗證動作(St2)。

(實施方式4)

在本實施方式中，通過使電流在控制柵極電極部CG中流動，來對存儲單元進(jìn)行加熱。

以下，一邊參照附圖，一邊說明本實施方式的半導(dǎo)體裝置。此外，對于半導(dǎo)體裝置的構(gòu)造及動作中的與實施方式1的情況同樣的結(jié)構(gòu)及動作，省略其說明。由此，以下主要說明控制柵極電極部CG與電壓供給電路VS及開關(guān)電路SC1、SC2的關(guān)系、消去動作。

圖25是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。如圖25所示，存儲單元陣列(1009)具有多個存儲單元區(qū)域MA。在圖25中，示出了4個存儲單元區(qū)域MA(MA1-1、MA1-2、MA2-1、MA2-2)。存儲單元區(qū)域MA例如由m個×n個存儲單元構(gòu)成。

在該存儲單元區(qū)域MA的兩側(cè)設(shè)有電壓供給電路區(qū)域VSA。換而言之，在存儲單元區(qū)域MA間設(shè)有電壓供給電路區(qū)域VSA。

在該電壓供給電路區(qū)域VSA設(shè)有電壓供給電路VS及開關(guān)電路SC1、SC2。該電壓供給電路VS是向存儲單元供給規(guī)定的電壓的電路。在開關(guān)電路SC1設(shè)有多個開關(guān)元件(SWC11～SWC1n)。而且，在開關(guān)電路SC2設(shè)有多個開關(guān)元件(SWC21～SWC2n)。開關(guān)元件例如由MISFET構(gòu)成。此外，作為開關(guān)元件，可以使用多個元件的組合(電路)。

具體而言，開關(guān)元件SWC11～SWC1n分別設(shè)置于存儲單元區(qū)域MA1-1的各個控制柵極電極部CG1、CG2…CGn與電壓供給電路VS1-1之間。通過將該開關(guān)元件SWC11～SWC1n選擇性地接通，能夠僅向控制柵極電極部CG1、CG2…CGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將全部的開關(guān)元件SWC11～SWC1n接通，向存儲單元區(qū)域MA中的全部控制柵極電極部CG1、CG2…CGn供給電壓。開關(guān)元件SWC11～SWC1n的接通、切斷由地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

另外，開關(guān)元件SWC21～SWC2n分別設(shè)置于存儲單元區(qū)域MA1-1的各個控制柵極電極部CG1、CG2…CGn與相鄰的電壓供給電路VS1-2之間。通過將該開關(guān)元件SWC21～SWC2n選擇性地接通，能夠僅向控制柵極電極部CG1、CG2…CGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將全部開關(guān)元件SWC21～SWC2n接通，向存儲單元區(qū)域MA中的全部控制柵極電極部CG1、CG2…CGn供給電壓。開關(guān)元件SWC21～SWC2n的接通、切斷通過地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

這樣，在存儲單元區(qū)域MA的兩側(cè)分別設(shè)置有開關(guān)電路SC1、SC2。并且，在存儲單元區(qū)域MA的控制柵極電極部CG1、CG2…CGn的一側(cè)(在圖25中為左側(cè))的端部(1S)分別連接開關(guān)元件SWC11～SWC1n。另外，在存儲單元區(qū)域MA的控制柵極電極部CG1，CG2…CGn的另一側(cè)(在圖25中為右側(cè))的端部(2S)分別連接開關(guān)元件SWC21～SWC2n。

換而言之，存儲單元區(qū)域MA的控制柵極電極部CG1、CG2…CGn經(jīng)由一方的端部(1S)的開關(guān)元件SWC11～SWC1n而與一個電壓供給電路VS1-1連接，存儲單元區(qū)域MA的控制柵極電極部CG1、CG2…CGn經(jīng)由另一方的端部(2S)的開關(guān)元件SWC21～SWC2n而與另一電壓供給電路VS1-2連接。

這樣，在控制柵極電極部CG1、CG2…CGn的兩側(cè)設(shè)置電壓供給電路VS，經(jīng)由開關(guān)元件(SWC11～SWC1n、SWC21～SWC2n)進(jìn)行連接，由此能夠向線狀的控制柵極電極部CG的兩端部(1S、2S)施加不同的電位，能夠使電流在控制柵極電極部CG中流動。換言之，能夠?qū)刂茤艠O電極部CG設(shè)置電位梯度，能夠使電流在控制柵極電極部CG中流動。由此，能夠?qū)刂茤艠O電極部CG進(jìn)行加熱，能夠?qū)εc選擇的1個控制柵極電極部CG連接的多個單元(選擇單元)進(jìn)行加熱。

圖26及圖27是示意性地表示本實施方式的消去動作的剖視圖。首先，向控制柵極電極部CG施加加熱脈沖(St1)。即，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖25)。

并且，例如圖26的右圖及左圖所示，將與選擇單元的控制柵極電極部CG連接的開關(guān)元件SWC1接通(on)，將開關(guān)元件SWC2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(在圖25中為左側(cè))的電壓供給電路VS1-1向選擇單元的控制柵極電極部CG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(在圖25中為右側(cè))的電壓供給電路VS1-2向選擇單元的控制柵極電極部CG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的控制柵極電極部CG的端部1S施加第一電位(例如，1V)的電壓，向控制柵極電極部CG的端部2S施加比第一電位低的第二電位(例如，0V)的電壓。

接下來，施加消去脈沖(St2)。例如圖27的右圖所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2切斷(off)。換言之，僅從存儲單元區(qū)域MA1-1的一側(cè)的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)的電壓供給電路VS1-2不向選擇單元的存儲器柵極電極部MG供給電位。

并且，向存儲器柵極電極部MG施加13V的電壓，向控制柵極電極部CG施加0V的電壓，將存儲器柵極電極部MG側(cè)的源極區(qū)域MS設(shè)為0V，將控制柵極電極部CG側(cè)的漏極區(qū)域MD設(shè)為0V，將半導(dǎo)體基板(100、p型阱PW)設(shè)為0V。由此，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴h，從而進(jìn)行消去。但是，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地形成為Open狀態(tài)。另外，也可以向控制柵極電極部CG施加1V左右的電位。此外，關(guān)于向存儲器柵極電極部MG等的消去脈沖的施加，也可以如實施方式2的St1中說明那樣施加消去兼加熱脈沖。

這樣，通過從存儲器柵極電極部MG向氮化硅膜(電荷蓄積部、107)注入空穴h，能夠?qū)⑴c存儲器柵極電極部MG連接的存儲單元一并消去。

然后，通過驗證動作驗證存儲單元是否達(dá)到了所希望的閾值。在未達(dá)到所希望的閾值的情況下，反復(fù)進(jìn)行加熱脈沖的施加(St1)或消去脈沖的施加(St2)。在達(dá)到所希望的閾值的情況下，消去結(jié)束。

此外，在本實施方式中，進(jìn)行了1個存儲器柵極電極部MG的每個的消去，但是當(dāng)然也可以通過選擇存儲單元區(qū)域MA的全部存儲器柵極電極部MG而將存儲單元區(qū)域MA的存儲單元一并消去。另外，還可以將多個存儲單元區(qū)域MA一并消去。

這樣，在本實施方式中，在消去動作時，向控制柵極電極部CG施加加熱脈沖，因此通過熱傳導(dǎo)，將存儲器柵極電極部MG加熱。由此，與實施方式1的情況同樣，能夠提高消去速度。即，通過對控制柵極電極部CG進(jìn)行加熱，而將存儲器柵極電極部MG加熱，使從存儲器柵極電極部MG注入的空穴的傳導(dǎo)加速。由此，能夠提高消去速度。

另外，通過利用來自控制柵極電極部CG的熱傳導(dǎo)而將存儲器柵極電極部MG加熱，由此與實施方式1的情況同樣，能夠通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子、空穴的局部化的修正，提高消去特性、寫入特性、保留特性。

此外，在本實施方式中，也可以交替地改變在控制柵極電極部CG中流動的電流的方向(參照實施方式3)。

另外，在本實施方式中，也可以同時進(jìn)行向控制柵極電極部的加熱脈沖的施加和向存儲器柵極電極部MG的消去脈沖的施加。由此，能夠縮短消去時間。

(實施方式5)

在本實施方式中，通過使電流向控制柵極電極部CG及存儲器柵極電極部MG流動而對存儲單元進(jìn)行加熱。

以下，一邊參照附圖，一邊說明本實施方式的半導(dǎo)體裝置。此外，關(guān)于半導(dǎo)體裝置的構(gòu)造及動作中的與實施方式1、4的情況同樣的結(jié)構(gòu)及動作，省略其說明。由此，以下主要說明控制柵極電極部CG及存儲器柵極電極部MG與電壓供給電路VS及開關(guān)電路SC1、SC2之間的關(guān)系、消去動作。

圖28是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。如圖28所示，存儲單元陣列(1009)具有多個存儲單元區(qū)域MA。在圖28中，示出4個存儲單元區(qū)域MA(MA1-1、MA1-2、MA2-1、MA2-2)。存儲單元區(qū)域MA例如由m個×n個存儲單元構(gòu)成。

在該存儲單元區(qū)域MA的兩側(cè)設(shè)有電壓供給電路區(qū)域VSA。換而言之，在存儲單元區(qū)域MA間設(shè)有電壓供給電路區(qū)域VSA。

在該電壓供給電路區(qū)域VSA設(shè)有電壓供給電路VS及開關(guān)電路SC1、SC2。該電壓供給電路VS是向存儲單元供給規(guī)定的電壓的電路。在開關(guān)電路SC1設(shè)有多個開關(guān)元件(SW11～SW1n、SWC11～SWC1n)。而且，在開關(guān)電路SC2設(shè)有多個開關(guān)元件(SW21～SW2n、SWC21～SWC2n)。開關(guān)元件例如由MISFET構(gòu)成。此外，作為開關(guān)元件，可以使用多個元件的組合(電路)。

具體而言，開關(guān)元件SW11～SW1n分別設(shè)置于存儲單元區(qū)域MA1-1的各個存儲器柵極電極部MG1、MG2…MGn與電壓供給電路VS1-1之間。通過將該開關(guān)元件SW11～SW1n選擇性地接通，能夠僅向存儲器柵極電極部MG1、MG2…MGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SW11～SW1n全部接通，向存儲單元區(qū)域MA中的全部存儲器柵極電極部MG1、MG2…MGn供給電壓。而且，開關(guān)元件SWC11～SWC1n分別設(shè)置于存儲單元區(qū)域MA1-1的各個控制柵極電極部CG1、CG2…CGn與電壓供給電路VS1-1之間。通過將該開關(guān)元件SWC11～SWC1n選擇性地接通，能夠僅向控制柵極電極部CG1、CG2…CGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SWC11～SWC1n全部接通，向存儲單元區(qū)域MA中的全部控制柵極電極部CG1、CG2…CGn供給電壓。開關(guān)元件SW11～SW1n、SWC11～SWC1n的接通、切斷通過地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

另外，開關(guān)元件SW21～SW2n分別設(shè)置于存儲單元區(qū)域MA1-1的各個存儲器柵極電極部MG1、MG2…MGn與相鄰的電壓供給電路VS1-2之間。通過將該開關(guān)元件SW21～SW2n選擇性地接通，能夠僅向存儲器柵極電極部MG1、MG2…MGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SW21～SW2n全部接通，向存儲單元區(qū)域MA中的全部存儲器柵極電極部MG1、MG2…MGn供給電壓。另外，開關(guān)元件SWC21～SWC2n分別設(shè)置于存儲單元區(qū)域MA1-1的各個控制柵極電極部CG1、CG2…CGn與相鄰的電壓供給電路VS1-2之間。通過將該開關(guān)元件SWC21～SWC2n選擇性地接通，能夠僅向控制柵極電極部CG1、CG2…CGn中的被選擇的存儲器柵極電極部供給電壓。當(dāng)然，也可以將開關(guān)元件SWC21～SWC2n全部接通，向存儲單元區(qū)域MA中的全部控制柵極電極部CG1、CG2…CGn供給電壓。開關(guān)元件SW21～SW2n、SWC21～SWC2n的接通、切斷通過地址緩沖器1003、行譯碼器1004或列譯碼器1005等控制。

這樣，在存儲單元區(qū)域MA的兩側(cè)設(shè)置電壓供給電路VS，并經(jīng)由開關(guān)元件(SW11～SW1n、SWC11～SWC1n、SW21～SW2n、SWC21～SWC2n)進(jìn)行連接，由此能夠向線狀的存儲器柵極電極部MG的兩端部(1S、2S)、線狀的控制柵極電極部CG的兩端部(1S、2S)施加不同的電位。由此，能夠使電流在存儲器柵極電極部MG或控制柵極電極部CG中流動，能夠?qū)Υ鎯ζ鳀艠O電極部MG、控制柵極電極部CG進(jìn)行加熱。

圖29是示意性地表示本實施方式的消去動作的剖視圖。首先，向控制柵極電極部CG施加加熱脈沖，并且向存儲器柵極電極部MG施加消去兼加熱脈沖。即，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖28)。即，成為能將開關(guān)元件SW11～SW1n、SWC11～SWC1n中的全部及一部分接通的狀態(tài)。而且，成為能將開關(guān)元件SW21～SW2n、SWC21～SWC2n中的全部及一部分接通的狀態(tài)。

并且，例如圖29所示，將與選擇單元的控制柵極電極部CG連接的開關(guān)元件SWC1接通(on)，將開關(guān)元件SWC2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)(在圖29中為左側(cè))的電壓供給電路VS1-1向選擇單元的控制柵極電極部CG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖29中為右側(cè))的電壓供給電路VS1-2向選擇單元的控制柵極電極部CG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的控制柵極電極部CG的端部1S施加第一電位(例如，1V)的電壓，向控制柵極電極部CG的端部2S施加比第一電位低的第二電位(例如，0V)的電壓。

除此之外，施加消去兼加熱脈沖。例如圖29所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。換言之，從存儲單元區(qū)域MA1-1的一側(cè)的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG的端部1S供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)的電壓供給電路VS1-2向選擇單元的存儲器柵極電極部MG的端部2S供給電位。具體而言，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，13V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，12V)的電壓。由此，電流在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

并且，將存儲器柵極電極部MG側(cè)的源極區(qū)域MS設(shè)為0V，將控制柵極電極部CG側(cè)的漏極區(qū)域MD設(shè)為0V，將半導(dǎo)體基板(100、p型阱PW)設(shè)為0V。在此，如前所述，向控制柵極電極部CG施加1V～0V的電壓，另外，向存儲器柵極電極部MG的端部施加的第一電位(例如，13V)及第二電位(例如，12V)是消去電位即消去動作所需的存儲器柵極電極部MG的電位以上的電位。因而，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴h。這樣，一邊使電流i在電壓供電電路VS1-1與電壓供電電路VS1-2之間的存儲器柵極電極部MG及控制柵極電極部CG中流動，一邊進(jìn)行加熱，并進(jìn)行消去。此外，此時，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地形成為Open狀態(tài)。

然后，通過驗證動作驗證存儲單元是否達(dá)到所希望的閾值。在未達(dá)到所希望的閾值的情況下，重復(fù)進(jìn)行向控制柵極電極部CG的加熱脈沖的施加、向存儲器柵極電極部MG的消去兼加熱脈沖的施加。在達(dá)到所希望的閾值的情況下，消去結(jié)束。

這樣，在本實施方式中，在消去動作時，向控制柵極電極部及存儲器柵極電極部施加加熱脈沖，因此存儲單元被加熱。由此，與實施方式1的情況同樣，能夠提高消去速度。即，通過對控制柵極電極部CG及存儲器柵極電極部MG進(jìn)行加熱，而將存儲器柵極電極部MG加熱，從存儲器柵極電極部MG注入的空穴的傳導(dǎo)被加速。由此，能夠提高消去速度。

另外，通過將存儲器柵極電極部MG等加熱，與實施方式1的情況同樣，能夠通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子或空穴的局部化的修正，提高消去特性、寫入特性、保留特性。

此外，在本實施方式中，也可以交替改變在控制柵極電極部CG、存儲器柵極電極部MG中流動的電流的方向(參照實施方式3)。

另外，在本實施方式中，同時進(jìn)行向控制柵極電極部CG的加熱脈沖的施加和向存儲器柵極電極部MG的消去兼加熱脈沖的施加，因此能夠縮短消去時間。此外，在本實施方式中，也可以通過不同工序進(jìn)行向控制柵極電極部CG的加熱脈沖的施加和向存儲器柵極電極部MG的消去兼加熱脈沖的施加。

另外，在本實施方式中，進(jìn)行了1個存儲器柵極電極部MG的每個的消去，但是當(dāng)然也可以通過選擇存儲單元區(qū)域MA的全部存儲器柵極電極部MG而將存儲單元區(qū)域MA的存儲單元一并消去。另外，還可以將多個存儲單元區(qū)域MA一并消去。

(實施方式6)

在本實施方式中，對消去對象的存儲器柵極電極部MG的附近的存儲器柵極電極部MG進(jìn)行加熱，通過熱傳導(dǎo)，對消去對象的存儲器柵極電極部MG進(jìn)行加熱。

以下，一邊參照附圖，一邊說明本實施方式的半導(dǎo)體裝置。此外，關(guān)于半導(dǎo)體裝置的構(gòu)造及動作中的與實施方式1或5的情況同樣的結(jié)構(gòu)及動作，省略其說明。由此，以下主要說明消去對象的存儲器柵極電極部MG與其附近的存儲器柵極電極部MG之間的關(guān)系及消去動作。

圖30是表示本實施方式的半導(dǎo)體裝置的存儲器陣列的結(jié)構(gòu)的框圖。圖30所示的框圖的各結(jié)構(gòu)與實施方式5(圖28)的情況相同。圖31是示意性地表示本實施方式的消去動作的剖視圖。

例如，將圖30所示的與存儲單元區(qū)域MA的存儲器柵極電極部MG1連接的存儲單元一并消去的情況下，也可以對存儲器柵極電極部MG2進(jìn)行加熱。圖31是示意性地表示本實施方式的消去動作的剖視圖。

首先，對存儲器柵極電極部MG2施加加熱脈沖。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖30)。并且，將與消去對象(選擇單元、MG1)的附近的存儲器柵極電極部MG2連接的開關(guān)元件(SW12)接通(on)，將開關(guān)元件(SW22)接通(on)。

并且，例如圖31所示，向存儲單元區(qū)域MA的存儲器柵極電極部MG2的端部(1S)施加第一電位(例如，1V)的電壓，向存儲器柵極電極部MG2的端部(2S)施加比第一電位低的第二電位(例如，0V)的電壓。由此，電流在存儲單元區(qū)域MA的存儲器柵極電極部MG2中流動，能夠產(chǎn)生焦耳熱。并且，通過熱傳導(dǎo)，將消去對象的存儲器柵極電極部MG1加熱。

除此之外，對存儲器柵極電極部MG1施加消去脈沖。即，在將與消去對象(選擇單元)的附近的存儲器柵極電極部MG2連接的開關(guān)元件(SW12)接通(on)并將開關(guān)元件(SW22)接通(on)的狀態(tài)下，對消去對象(選擇單元)的存儲器柵極電極部MG1施加消去脈沖。

即，將與存儲器柵極電極部MG1連接的開關(guān)元件(SW11)接通(on)，將開關(guān)元件(SW21)接通(on)。并且，例如圖31所示，對消去對象的存儲器柵極電極部MG1施加13V的電壓，向控制柵極電極部CG施加0V的電壓，將存儲器柵極電極部MG側(cè)的源極區(qū)域MS設(shè)為0V，將控制柵極電極部CG側(cè)的漏極區(qū)域MD設(shè)為0V，將半導(dǎo)體基板(100、p型阱PW)設(shè)為0V。由此，從存儲器柵極電極部MG側(cè)向氮化硅膜(電荷蓄積部、107)通過FN通道現(xiàn)象注入空穴，從而進(jìn)行消去。但是，控制柵極電極部CG側(cè)的漏極區(qū)域MD也可以電氣性地形成為Open狀態(tài)。另外，也可以向控制柵極電極部CG施加1V左右的電位。這樣，能夠?qū)⑴c存儲器柵極電極部MG1連接的多個單元(選擇單元)一并消去。

然后，通過驗證動作驗證存儲單元是否達(dá)到了所希望的閾值。在未達(dá)到所希望的閾值的情況下，反復(fù)進(jìn)行向存儲器柵極電極部MG2的加熱脈沖的施加及向存儲器柵極電極部MG1的消去脈沖的施加。在達(dá)到所希望的閾值的情況下，消去結(jié)束。

這樣，可以對消去對象的存儲器柵極電極部MG(在此為MG1)的附近的存儲器柵極電極部MG(在此為MG2)進(jìn)行加熱，通過熱傳導(dǎo)，對消去對象的存儲器柵極電極部MG進(jìn)行加熱。這種情況下，也是從存儲器柵極電極部MG注入的空穴的傳導(dǎo)被加速，能夠提高消去速度。

另外，通過基于熱傳導(dǎo)的消去對象的存儲器柵極電極部MG的加熱，與實施方式1的情況同樣，通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子、空穴的局部化的修正，能夠提高消去特性、寫入特性、保留特性。

另外，在本實施方式中，同時施加加熱脈沖和消去脈沖，因此能夠縮短消去時間。

此外，在本實施方式中，一邊向存儲器柵極電極部MG2施加加熱脈沖，一邊向消去對象的存儲器柵極電極部MG1施加消去脈沖，但也可以向消去對象的存儲器柵極電極部MG1施加消去兼加熱脈沖(參照實施方式2)。

另外，也可以在進(jìn)行了向消去對象的存儲器柵極電極部MG1的附近的存儲器柵極電極部MG2的電位的施加(加熱脈沖的施加、St1)之后，進(jìn)行向消去對象的存儲器柵極電極部MG1的電位的施加(消去脈沖的施加、St2)。此時，可以將向消去對象的存儲器柵極電極部MG1的電位的施加設(shè)為消去兼加熱脈沖的施加(St2)。

另外，也可以向消去對象的存儲單元組(存儲器柵極電極部MG1)的附近的存儲單元組的控制柵極電極部(例如，CG2)施加加熱脈沖。

另外，也可以交替地改變在上述存儲器柵極電極部MG2或控制柵極電極部CG2中流動的電流的方向(參照實施方式3)。

另外，在電流同時在上述存儲器柵極電極部MG1和控制柵極電極部CG2中流動的情況下，也可以以在各個中流動的電流的方向成為反方向的方式施加電位。

另外，在本實施方式中，消去對象的存儲器柵極電極部MG可以設(shè)為1個，但也可以設(shè)為2個。另外，在來自加熱用的存儲單元的熱傳導(dǎo)遍及的范圍內(nèi)，也可以將消去對象的存儲器柵極電極部MG設(shè)為多個。

(實施方式7)

在本實施方式中，示出實施方式1(圖1～圖6)中說明的半導(dǎo)體裝置的制造工序的一例，并且使實施方式1中說明的半導(dǎo)體裝置的構(gòu)造更加明確。

圖32～圖43是表示本實施方式的半導(dǎo)體裝置的制造工序的剖視圖。

半導(dǎo)體裝置的制造流程具有阱及元件分離區(qū)域的形成步驟(PST1)、控制柵極電極部的形成步驟(PST2)、存儲器柵極電極部及電荷蓄積膜的形成步驟(PST3)及接頭(插頭)及配線的形成步驟(PST4)。以下，詳細(xì)地進(jìn)行說明。

首先，如圖32所示，作為半導(dǎo)體基板100，準(zhǔn)備由具有例如1～10Ωcm左右的電阻率的p型的單結(jié)晶硅構(gòu)成的半導(dǎo)體基板。接下來，如圖33及圖34所示，形成元件分離區(qū)域103及p型阱PW。例如，使用光刻技術(shù)及干刻技術(shù)，對半導(dǎo)體基板100進(jìn)行蝕刻，由此形成深度為150nm左右的元件分離槽。接下來，在包含元件分離槽的內(nèi)部的半導(dǎo)體基板100上，使用CVD法等來堆積氧化硅膜，使用CMP(Chemical Mechanical Polishing：化學(xué)機械的研磨)法等將元件分離槽的外部的氧化硅膜除去，由此向元件分離槽的內(nèi)部埋入氧化硅膜等絕緣膜。這樣的元件分離法稱為STI(Shallow Trench Isolation)法。接下來，在半導(dǎo)體基板100中形成p型阱PW。例如，以氧化硅膜為通過膜，通過離子注入p型雜質(zhì)(例如硼(B)等)而形成p型阱PW。由元件分離區(qū)域103劃分的p型阱PW的露出區(qū)域成為活性區(qū)域(參照圖4的影線部)。

接下來，如圖35所示，在半導(dǎo)體基板100上形成絕緣膜113。例如，在半導(dǎo)體基板100上通過熱氧化而形成2nm左右的氧化硅膜。接下來，在絕緣膜113上形成控制柵極電極部CG。例如，在絕緣膜113及元件分離區(qū)域103上使用CVD法等形成120nm左右的聚硅膜。接下來，使用光刻技術(shù)及干刻技術(shù)，使區(qū)域MMA的兩側(cè)殘存聚硅膜。

接下來，如圖36所示，形成絕緣膜ONO(106、107、108)。首先，在包含控制柵極電極部CG的半導(dǎo)體基板100上，例如，形成氧化硅膜作為下層絕緣膜106。該氧化硅膜例如通過熱氧化法以4nm左右的膜厚形成。此外，也可以使用CVD法等形成氧化硅膜。接下來，在下層絕緣膜106上，例如，通過CVD法等，以6nm左右的膜厚堆積氮化硅膜作為中層絕緣膜107。該中層絕緣膜107成為存儲單元的電荷蓄積部。接下來，在中層絕緣膜107上形成上層絕緣膜108。該上層絕緣膜108例如由形成在中層絕緣膜107上的氮氧化硅膜108a、形成在氮氧化硅膜108a上的氮化硅膜108b、形成在氮化硅膜108b上的氧化硅膜108c的層疊膜構(gòu)成。通過CVD法，以9nm左右的膜厚堆積氮氧化硅膜108a，接下來，通過CVD法，以3nm左右的膜厚堆積氮化硅膜108b，接下來，通過CVD法，以1nm左右的膜厚堆積氧化硅膜108c。由此，能夠形成由下層絕緣膜106、中層絕緣膜107及上層絕緣膜108構(gòu)成的絕緣膜ONO。

接下來，如圖37所示，在絕緣膜ONO(106、107、108)上形成作為存儲器柵極電極部MG的導(dǎo)電性膜109。例如，在絕緣膜ONO(106、107、108)上使用CVD法等，堆積40nm左右的聚硅膜作為導(dǎo)電性膜109。

接下來，如圖38所示，在控制柵極電極部CG的側(cè)壁部形成側(cè)壁狀的存儲器柵極電極部MG。

例如，對聚硅膜進(jìn)行回蝕。在該回蝕工序中，通過各向異性的干刻將聚硅膜從其表面除去規(guī)定的膜厚量。通過該工序，在控制柵極電極部CG的側(cè)壁部，經(jīng)由絕緣膜ONO，能夠使聚硅膜呈側(cè)壁狀(側(cè)壁膜狀)地殘存?？刂茤艠O電極部CG的兩側(cè)的聚硅膜中的一方成為存儲器柵極電極部MG。此外，另一方側(cè)壁狀的聚硅膜設(shè)為SP。

接下來，如圖39所示，使用光刻技術(shù)及干刻技術(shù)，將聚硅膜SP除去。

接下來，以存儲器柵極電極部MG為掩模，對絕緣膜ONO(106、107、108)進(jìn)行蝕刻。由此，在存儲器柵極電極部MG與半導(dǎo)體基板100(p型阱PW)之間及控制柵極電極部CG與存儲器柵極電極部MG之間殘存有絕緣膜ONO(106、107、108)(圖40)。

接下來，如圖41及圖42所示，形成源極區(qū)域MS及漏極區(qū)域MD。

例如，以存儲器柵極電極部MG和控制柵極電極部CG為掩模，向半導(dǎo)體基板100(p型阱PW)中注入砷(As)或磷(P)等n型雜質(zhì)，由此形成n^-型半導(dǎo)體區(qū)域111a、119a。此時，n^-型半導(dǎo)體區(qū)域111a與存儲器柵極電極部MG的側(cè)壁自匹配地形成。而且，n^-型半導(dǎo)體區(qū)域119a與控制柵極電極部CG的側(cè)壁自匹配地形成(圖41)。

接下來，在存儲器柵極電極部MG和控制柵極電極部CG的側(cè)壁部形成側(cè)壁膜(側(cè)壁絕緣膜)SW。例如，在包含存儲器柵極電極部MG及控制柵極電極部CG上的半導(dǎo)體基板100上使用CVD法等來堆積氧化硅膜。通過各向異性的干刻將該氧化硅膜從其表面除去規(guī)定的膜厚量，由此形成側(cè)壁膜SW。接下來，以存儲器柵極電極部MG、控制柵極電極部CG、側(cè)壁絕緣膜SW為掩模，向半導(dǎo)體基板100(p型阱PW)中注入砷(As)或磷(P)等n型雜質(zhì)，由此形成n⁺型半導(dǎo)體區(qū)域111b、119b。此時，n⁺型半導(dǎo)體區(qū)域111b、119b與側(cè)壁膜SW自匹配地形成。該n⁺型半導(dǎo)體區(qū)域111b與n^-型半導(dǎo)體區(qū)域111a相比，雜質(zhì)濃度高，接合的深度深。而且，n⁺型半導(dǎo)體區(qū)域119b與n^-型半導(dǎo)體區(qū)域119a相比，雜質(zhì)濃度高，接合的深度深。通過該工序，形成由n^-型半導(dǎo)體區(qū)域111a和n⁺型半導(dǎo)體區(qū)域111b構(gòu)成的源極區(qū)域MS，并形成由n^-型半導(dǎo)體區(qū)域119a和n⁺型半導(dǎo)體區(qū)域119b構(gòu)成的漏極區(qū)域MD(圖42)。

接下來，如圖43所示，在控制柵極電極部CG、存儲器柵極電極部MG、源極區(qū)域MS及漏極區(qū)域MD上，使用自對準(zhǔn)硅化物技術(shù)，形成金屬硅化物膜SIL。

例如，在控制柵極電極部CG、存儲器柵極電極部MG、源極區(qū)域MS及漏極區(qū)域MD上形成金屬膜(未圖示)，通過對于半導(dǎo)體基板100實施熱處理，而使控制柵極電極部CG、存儲器柵極電極部MG、源極區(qū)域MS及漏極區(qū)域MD與上述金屬膜反應(yīng)。由此，在控制柵極電極部CG、存儲器柵極電極部MG、源極區(qū)域MS及漏極區(qū)域MD上分別形成金屬硅化物膜SIL。上述金屬膜例如由鎳(Ni)、鎳-鉑(Pt)合金等構(gòu)成，可以使用濺射法等形成。接下來，將未反應(yīng)的金屬膜除去。通過該金屬硅化物膜SIL，能夠?qū)崿F(xiàn)擴散電阻或接觸電阻等的低電阻化。

然后，在控制柵極電極部CG或存儲器柵極電極部MG等的上方，使用CVD法等堆積氧化硅膜124作為層間絕緣膜。接下來，在該氧化硅膜124中形成插頭(未圖示)，進(jìn)而，在氧化硅膜124上形成配線125(參照圖1)。插頭例如可以通過向?qū)娱g絕緣膜中的接觸空穴內(nèi)埋入導(dǎo)電性膜而形成。另外，配線125例如可以通過在氧化硅膜124上堆積導(dǎo)電性膜并進(jìn)行圖案形成來形成。然后，可以通過反復(fù)進(jìn)行層間絕緣膜、插頭及配線的形成工序，來形成2層以上的配線。

通過以上的工序，能夠形成本實施方式的半導(dǎo)體裝置。

(實施方式8)

在上述實施方式1～7中，以所謂分裂柵型的存儲單元為例進(jìn)行了說明，但是也可以使用其他的方式的存儲單元。

圖44是表示本實施方式的半導(dǎo)體裝置的剖視圖。圖44所示的半導(dǎo)體裝置是所謂單晶體管型的MONOS存儲單元。

如圖44所示，存儲單元(元件)由具有存儲器柵極電極部MG的晶體管構(gòu)成。

具體而言，存儲單元具有配置在半導(dǎo)體基板100(p型阱PW)的上方的存儲器柵極電極部MG。例如，該存儲器柵極電極部MG由硅膜構(gòu)成。并且，存儲單元還具有配置在存儲器柵極電極部MG與半導(dǎo)體基板100(p型阱PW)之間的絕緣膜ONO(106、107、108)。絕緣膜ONO例如與實施方式1的情況同樣，由下層絕緣膜106、下層絕緣膜106的上方的中層絕緣膜107、中層絕緣膜107的上方的上層絕緣膜108構(gòu)成。中層絕緣膜107成為電荷蓄積部。下層絕緣膜106例如由氧化硅膜構(gòu)成。中層絕緣膜107例如由氮化硅膜構(gòu)成。上層絕緣膜108例如由形成在中層絕緣膜107上的氮氧化硅膜108a、形成在氮氧化硅膜108a上的氮化硅膜108b、形成在氮化硅膜108b上的氧化硅膜108c的層疊膜構(gòu)成。

絕緣膜ONO(106、107、108)配置在存儲器柵極電極部MG與半導(dǎo)體基板100(p型阱PW)之間。

而且，存儲單元還具有形成在存儲器柵極電極部MG的兩側(cè)的p型阱PW中的源極區(qū)域MS、漏極區(qū)域MD。而且，在存儲器柵極電極部MG的側(cè)壁部形成有由絕緣膜構(gòu)成的側(cè)壁絕緣膜SW。

源極區(qū)域MS、漏極區(qū)域MD分別由n⁺型半導(dǎo)體區(qū)域119b和n^-型半導(dǎo)體區(qū)域119a構(gòu)成。n^-型半導(dǎo)體區(qū)域119a形成為與存儲器柵極電極部MG的側(cè)壁自匹配。另外，n⁺型半導(dǎo)體區(qū)域119b形成為與側(cè)壁絕緣膜SW的側(cè)面自匹配，與n^-型半導(dǎo)體區(qū)域119a相比，接合深度深且雜質(zhì)濃度高。這樣的由低濃度半導(dǎo)體區(qū)域及高濃度半導(dǎo)體區(qū)域構(gòu)成的源極、漏極區(qū)域稱為LDD(Lightly doped Drain)構(gòu)造。

此外，在源極區(qū)域MS、漏極區(qū)域MD(n⁺型半導(dǎo)體區(qū)域119b)上形成金屬硅化物膜SIL。

另外，在存儲單元上形成氧化硅膜124作為層間絕緣膜。在該氧化硅膜124上形成配線125等(參照圖1等，但是，CG不存在)。此外，圖45是表示單晶體管型的MONOS的存儲單元陣列的一例的電路圖。如圖所示，存儲單元MC具有存儲器柵極電極部和電荷蓄積部。WL是字線。而且，VSSL表示與漏極區(qū)域連接的接地電位線。而且，SBL表示與源極區(qū)域連接的源極位線。例如，這樣，在本實施方式中，多個存儲單元也形成為陣列狀。

此外，在本實施方式中，詳細(xì)說明了n-MOS類型的存儲單元，但是在p-MOS類型的存儲單元中，通過設(shè)為本實施方式的結(jié)構(gòu)，也能起到與n-MOS類型的存儲單元同樣的效果。

(動作)

接下來，說明存儲單元的基本的動作的一例。作為存儲單元的動作，說明(1)讀取動作、(2)寫入動作、(3)消去動作這3個動作。但是，這些動作的定義存在各種，尤其是關(guān)于消去動作和寫入動作，有時也定義為相反的動作。

在本實施方式中，多個存儲單元形成為陣列狀，與實施方式1(圖7、圖8)同樣，示出多個存儲單元區(qū)域MA(MA1-1、MA1-2、MA2-1、MA2-2)。存儲單元區(qū)域MA例如由m個×n個存儲單元構(gòu)成。在此，參照圖7進(jìn)行說明。

(1)讀取動作

在讀取存儲單元區(qū)域MA(例如，MA1-1)中的選擇單元的存儲信息(數(shù)據(jù))的情況下，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行無效化(不啟用)。

即，僅從存儲單元區(qū)域MA1-1的一側(cè)(圖7中為左側(cè))的電壓供給電路VS1-1向選擇單元的存儲器柵極電極部MG供給電位，從存儲單元區(qū)域MA1-1的另一側(cè)(圖7中為右側(cè))的電壓供給電路VS1-2不向選擇單元的存儲器柵極電極部MG供給電位。

并且，例如，向漏極區(qū)域MD及半導(dǎo)體基板100(p型阱PW)施加0V，向源極區(qū)域MS施加1.8V，將存儲器柵極電極部MG設(shè)為規(guī)定的電位(即，寫入狀態(tài)的閾值與消去狀態(tài)的閾值的中間電位，例如3V左右)，由此能夠?qū)⒈３值碾姾尚畔⒆x取作為電流。

(2)寫入動作

在向存儲單元區(qū)域MA(例如，MA1-1)中的選擇單元寫入存儲信息(數(shù)據(jù))的情況下，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行無效化(不啟用)。

并且，例如，向源極區(qū)域MS及半導(dǎo)體基板100(p型阱PW)施加0V，向漏極區(qū)域MD施加4.5V，向存儲器柵極電極部MG施加寫入電位(例如，9V左右)。由此，將產(chǎn)生的熱電子向成為電荷蓄積部的中層絕緣膜107注入。該寫入方式稱為CHE(Channel Hot Electron)注入方式。

(3)消去動作

在本實施方式的消去動作中，也與實施方式1的情況同樣，包括使電流向存儲器柵極電極部MG流動而對存儲器柵極電極部MG進(jìn)行加熱的動作(步驟)。即，如前所述，通過存儲單元區(qū)域MA的兩側(cè)的電壓供給電路VS向線狀的存儲器柵極電極部MG的兩端部(1S、2S)施加不同的電位，由此對存儲器柵極電極部MG進(jìn)行加熱。

首先，施加加熱脈沖(St1)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。

例如，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。由此，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，1V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，0V)的電壓。由此，電流向存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

接下來，施加消去脈沖(St2)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行無效化(不啟用，參照圖7、圖8)。例如，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2切斷(off)。并且，例如，向存儲器柵極電極部MG施加13V的電壓，向源極區(qū)域MS施加0V，向漏極區(qū)域MD施加0V。由此，從存儲器柵極電極部MG側(cè)向氮化硅膜107(電荷蓄積部)通過FN通道現(xiàn)象注入空穴，從而進(jìn)行消去(FN通道方式)。這樣，通過從存儲器柵極電極部MG向氮化硅膜107(電荷蓄積部)注入空穴而能夠?qū)⑴c存儲器柵極電極部MG連接的存儲單元一并消去。

然后，通過驗證動作(St3)驗證存儲單元是否達(dá)到了所希望的閾值。在未達(dá)到所希望的閾值的情況下，再次進(jìn)行加熱脈沖的施加(St1)及消去脈沖的施加(St2)。這樣，在達(dá)到所希望的閾值之前，反復(fù)進(jìn)行加熱脈沖的施加(St1)、消去脈沖的施加(St2)及驗證(St3)。在達(dá)到了所希望的閾值的情況下，消去結(jié)束。

這樣，在本實施方式中，在消去動作時，設(shè)有施加加熱脈沖的步驟(St1)，因此能夠與實施方式1的情況同樣地提高消去速度。

另外，通過對存儲器柵極電極部MG進(jìn)行加熱，與實施方式1的情況同樣，能夠通過上層絕緣膜及下層絕緣膜的劣化的熱恢復(fù)、電子、空穴的局部化的修正，提高消去特性、寫入特性或保留特性。

此外，在本實施方式中，與實施方式1同樣，通過不同步驟施加加熱脈沖和消去脈沖，但是在本實施方式中，也可以與實施方式2同樣，施加加熱兼消去脈沖。另外，也可以與實施方式3同樣，改變加熱用的電流流動的方向。此外，也可以與實施方式6同樣，通過使電流在消去對象的存儲器柵極電極部MG的附近的存儲器柵極電極部MG中流動，來對消去對象的存儲器柵極電極部MG的加熱進(jìn)行輔助。

這樣，在本實施方式的半導(dǎo)體裝置(單晶體管型的MONOS存儲器)中，通過應(yīng)用上述實施方式的各結(jié)構(gòu)(加熱步驟)，也能夠起到各個實施方式的效果。

(實施方式9)

在實施方式1中，在消去動作時施加了加熱脈沖，但也可以在寫入動作時施加加熱脈沖。在本實施方式的寫入動作中，包括使電流在存儲器柵極電極部MG中流動來對存儲器柵極電極部MG進(jìn)行加熱的動作(步驟)。即，如前所述，通過存儲器柵極電極部MG的兩側(cè)的電壓供給電路VS，向線狀的存儲器柵極電極部MG的兩端部(1S、2S)施加不同的電位，由此對存儲器柵極電極部MG進(jìn)行加熱。

以下，參照附圖，說明本實施方式的半導(dǎo)體裝置。此外，關(guān)于半導(dǎo)體裝置的構(gòu)造及動作中的與實施方式1的情況同樣的結(jié)構(gòu)及動作，省略其說明。由此，以下主要說明寫入動作。

圖46是示意性地表示本實施方式的消去動作的剖視圖。此外，在本實施方式中，多個存儲單元也形成為陣列狀，與實施方式1(圖7、圖8)同樣，示出多個存儲單元區(qū)域MA(MA1-1、MA1-2、MA2-1、MA2-2)。存儲單元區(qū)域MA例如由m個×n個存儲單元構(gòu)成。在此，也參照圖7進(jìn)行說明。

首先，施加加熱脈沖(St1)。由此，將開關(guān)電路SC11-1進(jìn)行有效化(啟用)，將開關(guān)電路SC21-1進(jìn)行有效化(啟用，參照圖7、圖8)。

并且，例如圖46(St1)所示，將與選擇單元的存儲器柵極電極部MG連接的開關(guān)元件SW1接通(on)，將開關(guān)元件SW2接通(on)。并且，向存儲單元區(qū)域MA的存儲器柵極電極部MG的端部1S施加第一電位(例如，1V)的電壓，向存儲器柵極電極部MG的端部2S施加比第一電位低的第二電位(例如，0V)的電壓。由此，電流在存儲單元區(qū)域MA的被選擇的存儲器柵極電極部MG中流動，能夠產(chǎn)生焦耳熱。由此，能夠?qū)Υ鎯卧獏^(qū)域MA的選擇單元進(jìn)行加熱。

接下來，施加SSI脈沖(St2)。例如，在實施方式1中，如參照圖10進(jìn)行說明那樣，向存儲器柵極電極部MG施加9.5V的電壓，向控制柵極電極部CG施加0.9V的電壓，向存儲器柵極電極部MG側(cè)的源極區(qū)域MS施加5.7V，向控制柵極電極部CG側(cè)的漏極區(qū)域MD施加比源極區(qū)域低的電位，例如0.3V(圖46(St2))。半導(dǎo)體基板100(p型阱PW)為0V。由此，向存儲器柵極電極部MG的控制柵極電極部CG側(cè)的端部集中地進(jìn)行電子的注入。

然后，通過驗證動作(St3)驗證存儲單元是否達(dá)到了所希望的閾值。在未達(dá)到所希望的閾值的情況下，再次施加加熱脈沖，而且，施加SSI脈沖。這樣，在達(dá)到了所希望的閾值之前，反復(fù)進(jìn)行驗證、加熱脈沖的施加、SSI脈沖的施加。在達(dá)到所希望的閾值的情況下，寫入結(jié)束。

此外，在本實施方式中，與實施方式1同樣，以不同步驟施加加熱脈沖和SSI脈沖，但是在本實施方式中，也可以與實施方式2同樣地施加加熱兼SSI脈沖。另外，也可以與實施方式3同樣地改變使加熱用的電流流動的方向。另外，也可以與實施方式4、5同樣地向控制柵極電極部CG施加加熱脈沖。

這樣，在本實施方式中，在寫入動作時，設(shè)有施加加熱脈沖的步驟(St1)，因此通過寫入動作時的加熱，能消除向中層絕緣膜(電荷蓄積部、107)注入的電子的局部化，實現(xiàn)電荷(電子、空穴)的分布的均勻化。因此，能夠提高寫入特性、保留特性。

以上，基于其實施方式，具體說明了通過本發(fā)明者作出的發(fā)明，但是本發(fā)明并不限定于上述實施方式，當(dāng)然能夠在不脫離其主旨的范圍內(nèi)進(jìn)行各種變更。

例如，在上述實施方式中，柵極電極部的端部(1S、2S)無需為最外端，也可以位于距柵極電極部的最外端為規(guī)定的距離的內(nèi)側(cè)。另外，也可以將柵極電極部局部性地加熱。例如，將柵極電極部的中途的部分設(shè)為端部(1S)，將距該端部遠(yuǎn)離規(guī)定的距離的位置設(shè)為端部(2S)，通過使電流在它們之間流動而對柵極電極部進(jìn)行加熱，并通過熱傳導(dǎo)對柵極電極部的整體進(jìn)行加熱。

[備注1]

一種半導(dǎo)體裝置，具有：

設(shè)置于半導(dǎo)體基板的第一存儲單元陣列區(qū)域和第二存儲單元陣列區(qū)域；

第一電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的一側(cè)；

第二電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的另一側(cè)，且配置在所述第一存儲單元陣列區(qū)域與所述第二存儲單元陣列區(qū)域之間；

第一開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第一電壓供給電路之間；

第二開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第二電壓供給電路之間；

多個柵極電極部，設(shè)置在所述第一存儲單元陣列區(qū)域；及

絕緣膜，配置在所述多個柵極電極部的各個與所述半導(dǎo)體基板之間，且在其內(nèi)部具有電荷蓄積部，

所述多個柵極電極部分別從第一端向第二端沿第一方向延伸，

第一開關(guān)電路具有設(shè)置在所述多個柵極電極部的各個的所述第一端與所述第一電壓供給區(qū)域之間的多個第一開關(guān)元件，

第二開關(guān)電路具有設(shè)置在所述多個柵極電極部的各個的所述第二端與所述第二電壓供給區(qū)域之間的多個第二開關(guān)元件。

[備注2]

根據(jù)備注1所述的半導(dǎo)體裝置，其中，

將所述第一開關(guān)電路及所述第二開關(guān)電路進(jìn)行有效化，向所述多個柵極電極部中的至少一個柵極電極部的所述第一端施加第一電位，向所述第二端施加比所述第一電位低的第二電位，由此使電流沿所述柵極電極部的延伸方向流動，

從所述柵極電極部向所述電荷蓄積部注入空穴，由此將蓄積于所述電荷蓄積部的電子消去。

[備注3]

根據(jù)備注2所述的半導(dǎo)體裝置，其中，

從所述柵極電極部向所述電荷蓄積部的所述空穴的注入通過向所述柵極電極部施加第三電位以上的消去電位來進(jìn)行。

[備注4]

根據(jù)備注3所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位的施加在第一期間進(jìn)行，

所述第三電位以上的消去電位的施加在所述第一期間后的第二期間進(jìn)行。

[備注5]

根據(jù)備注3所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位是所述第三電位以上的電位，

使電流沿所述柵極電極部的延伸方向流動，并從所述柵極電極部向所述電荷蓄積部注入空穴，由此將蓄積于所述電荷蓄積部的電子消去。

[備注6]

根據(jù)備注5所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位的施加在第一期間進(jìn)行，

在所述第一期間后的第二期間中，向所述柵極電極部的所述第一端施加所述第二電位，向所述柵極電極部的所述第二端施加所述第一電位，由此使電流向與所述第一期間的情況下相反的方向流動。

[備注7]

一種半導(dǎo)體裝置，具有：

設(shè)置于半導(dǎo)體基板的第一存儲單元陣列區(qū)域和第二存儲單元陣列區(qū)域；

第一電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的一側(cè)；

第二電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的另一側(cè)，且配置在所述第一存儲單元陣列區(qū)域與所述第二存儲單元陣列區(qū)域之間；

第一開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第一電壓供給電路之間；

第二開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第二電壓供給電路之間；

多個第一柵極電極部，設(shè)置在所述第一存儲單元陣列區(qū)域；

多個第二柵極電極部，與所述多個第一柵極電極部的各個隔著第一絕緣膜配置；及

第二絕緣膜，配置在所述多個第二柵極電極部的各個與所述半導(dǎo)體基板之間，且在其內(nèi)部具有電荷蓄積部，

所述多個第二柵極電極部分別從第一端向第二端沿第一方向延伸，

第一開關(guān)電路具有設(shè)置在所述多個第二柵極電極部的各個的所述第一端與所述第一電壓供給區(qū)域之間的多個第一開關(guān)元件，

第二開關(guān)電路具有設(shè)置在所述多個第二柵極電極部的各個的所述第二端與所述第二電壓供給區(qū)域之間的多個第二開關(guān)元件。

[備注8]

根據(jù)備注7所述的半導(dǎo)體裝置，其中，

將所述第一開關(guān)電路及所述第二開關(guān)電路進(jìn)行有效化，向所述多個第二柵極電極部中的至少一個第二柵極電極部的所述第一端施加第一電位，向所述第二端施加比所述第一電位低的第二電位，由此使電流沿所述第二柵極電極部的延伸方向流動，

從所述第二柵極電極部向所述電荷蓄積部注入空穴，由此將蓄積于所述電荷蓄積部的電子消去。

[備注9]

根據(jù)備注8所述的半導(dǎo)體裝置，其中，

從所述第二柵極電極部向所述電荷蓄積部的所述空穴的注入通過向所述第二柵極電極部施加第三電位以上的消去電位來進(jìn)行。

[備注10]

根據(jù)備注7所述的半導(dǎo)體裝置，其中，

所述第二絕緣膜具有下層膜、作為所述電荷蓄積部的中層膜及上層膜，

所述上層膜具有含氮的膜。

[備注11]

根據(jù)備注10所述的半導(dǎo)體裝置，其中，

所述上層膜具有形成在所述中層膜上的氮氧化硅膜、形成在所述氮氧化硅膜上的氮化硅膜以及形成在所述氮化硅膜上的氧化硅膜。

[備注12]

根據(jù)備注9所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位的施加在第一期間進(jìn)行，

所述第三電位以上的消去電位的施加在所述第一期間后的第二期間進(jìn)行。

[備注13]

根據(jù)備注9所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位是所述第三電位以上的電位，

使電流沿所述第二柵極電極部的延伸方向流動，并從所述第二柵極電極部向所述電荷蓄積部注入空穴，由此將蓄積于所述電荷蓄積部的電子消去。

[備注14]

根據(jù)備注9所述的半導(dǎo)體裝置，其中，

所述第一電位及所述第二電位的施加在第一期間進(jìn)行，

在所述第一期間后的第二期間中，向所述第二柵極電極部的所述第一端施加所述第二電位，向所述第二柵極電極部的所述第二端施加所述第一電位，由此使電流向與所述第一期間的情況下相反的方向流動。

[備注15]

一種半導(dǎo)體裝置，具有：

設(shè)置于半導(dǎo)體基板的第一存儲單元陣列區(qū)域和第二存儲單元陣列區(qū)域；

第一電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的一側(cè)；

第二電壓供給電路，配置在所述第一存儲單元陣列區(qū)域的另一側(cè)，且配置在所述第一存儲單元陣列區(qū)域與所述第二存儲單元陣列區(qū)域之間；

第一開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第一電壓供給電路之間；

第二開關(guān)電路，配置在所述第一存儲單元陣列區(qū)域與第二電壓供給電路之間；

多個第一柵極電極部，設(shè)置在所述第一存儲單元陣列區(qū)域；

多個第二柵極電極部，與所述多個第一柵極電極部的各個隔著第一絕緣膜配置；及

第二絕緣膜，配置在所述多個第二柵極電極部的各個與所述半導(dǎo)體基板之間，且在其內(nèi)部具有電荷蓄積部，

所述多個第一柵極電極部分別從第一端向第二端沿第一方向延伸，

第一開關(guān)電路具有設(shè)置在所述多個第一柵極電極部的各個的所述第一端與所述第一電壓供給區(qū)域之間的多個第一開關(guān)元件，

第二開關(guān)電路具有設(shè)置在所述多個第一柵極電極部的各個的所述第二端與所述第二電壓供給區(qū)域之間的多個第二開關(guān)元件。

[備注16]

根據(jù)備注15所述的半導(dǎo)體裝置，其中，

將所述第一開關(guān)電路及所述第二開關(guān)電路進(jìn)行有效化，向所述多個第一柵極電極部中的至少一個第一柵極電極部的所述第一端施加第一電位，向所述第二端施加比所述第一電位低的第二電位，由此使電流沿所述第一柵極電極部的延伸方向流動，

從所述第二柵極電極部向所述電荷蓄積部注入空穴，由此將蓄積于所述電荷蓄積部的電子消去。

[備注17]

根據(jù)備注16所述的半導(dǎo)體裝置，其中，

從所述第二柵極電極部向所述電荷蓄積部的所述空穴的注入通過向所述第二柵極電極部施加第三電位以上的消去電位來進(jìn)行。

[備注18]

根據(jù)備注15所述的半導(dǎo)體裝置，其中，

所述第二絕緣膜具有下層膜、作為所述電荷蓄積部的中層膜及上層膜，

所述上層膜具有含氮的膜。

[備注19]

根據(jù)備注18所述的半導(dǎo)體裝置，其中，

所述上層膜具有形成在所述中層膜上的氮氧化硅膜、形成在所述氮氧化硅膜上的氮化硅膜以及形成在所述氮化硅膜上的氧化硅膜。

[備注20]

根據(jù)備注17所述的半導(dǎo)體裝置，其中，

向所述第二柵極電極部的第一端施加第四電位，向所述第二柵極電極部的第二端施加比所述第四電位低的第五電位，由此使電流沿所述第二柵極電極部的延伸方向流動，

所述第四電位及所述第五電位是所述第三電位以上的電位。