本發(fā)明涉及一種半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種溝槽柵功率MOSFET。本發(fā)明還涉及一種溝槽柵功率MOSFET的制造方法。

背景技術(shù)：

如圖1所示，是現(xiàn)有溝槽柵功率MOSFET的結(jié)構(gòu)示意圖；器件結(jié)構(gòu)包括：

半導(dǎo)體襯底如硅襯底101，形成于半導(dǎo)體襯底101表面的外延層102，漂移區(qū)由該外延層102組成。

溝槽柵的溝槽形成于外延層102中，在溝槽的內(nèi)側(cè)表面形成有柵介質(zhì)層如柵氧化層103以及在內(nèi)部填充有多晶硅并形成多晶硅柵104。

體區(qū)105形成于外延層即漂移區(qū)102的表面，體區(qū)105一般由阱區(qū)組成，被多晶硅柵104側(cè)面覆蓋的體區(qū)105表面用于形成溝道。

源區(qū)106形成于內(nèi)部區(qū)域的體區(qū)105表面。

層間膜107覆蓋在外延層102的表面。接觸孔108穿過層間膜107和底部摻雜區(qū)連接。在層間膜107的頂部形成有正面金屬層110，正面金屬層110圖形化后形成柵極和源極。

源極通過接觸孔108和底部的源區(qū)106連接。而且為了實(shí)現(xiàn)源極和體區(qū)105的連接，源區(qū)106對(duì)應(yīng)的接觸孔108的底部形成有體區(qū)接觸區(qū)109，體區(qū)接觸區(qū)109用于和接觸孔108形成良好的歐姆接觸。

漏區(qū)由對(duì)所述半導(dǎo)體襯底101進(jìn)行背面摻雜組成或直接由已經(jīng)重?fù)诫s的所述半導(dǎo)體襯底101組成，漏區(qū)和漂移區(qū)102相接觸，在漏區(qū)的背面形成有背面金屬層并由該背面金屬層引出漏極。

現(xiàn)有溝槽柵功率MOSFET的導(dǎo)通電阻由正面金屬層110及接觸電阻，溝道電阻，源區(qū)電阻，漂移區(qū)電阻，漏區(qū)及背面金屬層接觸電阻等幾部分構(gòu)成。為使MOSFET具有足夠高的擊穿電壓，漂移區(qū)102通常采用輕摻雜的外延層，故漂移區(qū)電阻在整個(gè)MOSFET的導(dǎo)通電阻中占有很大比重。如果能使用合適的方法在保證器件擊穿電壓的前提下降低漂移區(qū)電阻，則可以大幅度提升器件性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種溝槽柵功率MOSFET，能提高器件的擊穿電壓并同時(shí)降低器件的導(dǎo)通電阻。為此，本發(fā)明還提供一種溝槽柵功率MOSFET的制造方法。

為解決上述技術(shù)問題，本發(fā)明提供一種的溝槽柵功率MOSFET包括：

形成于半導(dǎo)體襯底上的第一導(dǎo)電類型外延層，在所述第一導(dǎo)電類型外延層中形成有多個(gè)周期排列的溝槽，溝槽柵形成于所述溝槽中。

第二導(dǎo)電類型的體區(qū)形成于所述第一導(dǎo)電類型外延層的表面，所述體區(qū)的結(jié)深小于所述溝槽的深度。

漂移區(qū)為位于所述體區(qū)底部的所述第一導(dǎo)電類型外延層。

在所述漂移區(qū)中形成有多個(gè)第二導(dǎo)電類型柱，各所述第二導(dǎo)電類型柱的頂部都分別對(duì)應(yīng)一個(gè)所述溝槽且各所述第二導(dǎo)電類型柱是在對(duì)應(yīng)的所述溝槽形成后以及填充所述溝槽柵之前通過離子注入形成；各所述第二導(dǎo)電類型柱的頂部和所述體區(qū)相接觸。

各所述第二導(dǎo)電類型柱周期排列且相鄰的所述第二導(dǎo)電類型柱之間間隔有一個(gè)以上的所述溝槽；各所述第二導(dǎo)電類型柱和位于各所述第二導(dǎo)電類型柱之間的所述第一導(dǎo)電類型外延層電荷平衡并形成類超結(jié)結(jié)構(gòu)；所述類超結(jié)結(jié)構(gòu)使所述漂移區(qū)的耐壓能力提升，從而能提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

進(jìn)一步的改進(jìn)是，各相鄰的所述第二導(dǎo)電類型柱之間的所述溝槽的底部的所述第一導(dǎo)電類型外延層中形成有第一導(dǎo)電類型柱，各所述第一導(dǎo)電類型柱是在對(duì)應(yīng)的所述溝槽形成后以及填充所述溝槽柵之前通過離子注入形成，各所述第一導(dǎo)電類型柱的深度小于所述第二導(dǎo)電類型柱的深度；各所述第二導(dǎo)電類型柱和位于各所述第二導(dǎo)電類型柱之間的疊加了所述第一導(dǎo)電類型柱的所述第一導(dǎo)電類型外延層電荷平衡并形成類超結(jié)結(jié)構(gòu)；通過所述第一導(dǎo)電類型柱提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

進(jìn)一步的改進(jìn)是，各相鄰的所述第二導(dǎo)電類型柱之間間隔有一個(gè)所述溝槽。

進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。

進(jìn)一步的改進(jìn)是，所述溝槽柵包括柵介質(zhì)層和多晶硅柵，所述柵介質(zhì)層形成于所 述溝槽的側(cè)面和底部表面，所述多晶硅柵將所述溝槽完全填充。

進(jìn)一步的改進(jìn)是，還包括：源區(qū)、層間膜、接觸孔、接觸孔注入?yún)^(qū)和正面金屬層；

所述源區(qū)為第一導(dǎo)電類型重?fù)诫s且形成于所述體區(qū)表面。

所述接觸孔穿過所述層間膜和對(duì)應(yīng)的所述源區(qū)或所述溝槽柵接觸；在所述源區(qū)對(duì)應(yīng)的所述接觸孔的底部形成有第二導(dǎo)電類型重?fù)诫s的所述接觸孔注入?yún)^(qū)。

所述正面金屬層圖形化形成源極和柵極。

進(jìn)一步的改進(jìn)是，所述漏區(qū)由形成于所述漂移區(qū)底部的第一導(dǎo)電類型重?fù)诫s區(qū)組成，在所述漏區(qū)的背面形成有背面金屬層并由該背面金屬層引出漏極。

為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵功率MOSFET的制造方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有第一導(dǎo)電類型外延層。

步驟二、采用光刻刻蝕工藝在所述第一導(dǎo)電類型外延層中形成多個(gè)周期排列的溝槽。

步驟三、采用光刻工藝加第二導(dǎo)電類型離子注入工藝形成多個(gè)第二導(dǎo)電類型柱；各所述第二導(dǎo)電類型柱都分別對(duì)應(yīng)一個(gè)的所述溝槽且位于對(duì)應(yīng)的所述溝槽底部的所述第一導(dǎo)電類型外延層中。

各所述第二導(dǎo)電類型柱周期排列且相鄰的所述第二導(dǎo)電類型柱之間間隔有一個(gè)以上的所述溝槽。

步驟四、在各所述溝槽中形成溝槽柵。

步驟五、形成第二導(dǎo)電類型的體區(qū)，所述體區(qū)位于所述第一導(dǎo)電類型外延層的表面；所述體區(qū)的結(jié)深小于所述溝槽的深度；各所述第二導(dǎo)電類型柱的頂部和所述體區(qū)相接觸。

漂移區(qū)為位于所述體區(qū)底部的所述第一導(dǎo)電類型外延層。

各所述第二導(dǎo)電類型柱和位于各所述第二導(dǎo)電類型柱之間的所述第一導(dǎo)電類型外延層電荷平衡并形成類超結(jié)結(jié)構(gòu)；所述類超結(jié)結(jié)構(gòu)使所述漂移區(qū)的耐壓能力提升，從而能提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

進(jìn)一步的改進(jìn)是，在步驟二形成所述溝槽之后以及步驟四形成所述溝槽柵之前，在步驟三的形成各所述第二導(dǎo)電類型柱之前或之后還包括如下步驟：

采用光刻工藝加第一導(dǎo)電類型離子注入工藝形成多個(gè)第一導(dǎo)電類型柱；各所述第 一導(dǎo)電類型柱形成于各相鄰的所述第二導(dǎo)電類型柱之間的所述溝槽的底部的所述第一導(dǎo)電類型外延層中，各所述第一導(dǎo)電類型柱的深度小于所述第二導(dǎo)電類型柱的深度；各所述第二導(dǎo)電類型柱和位于各所述第二導(dǎo)電類型柱之間的疊加了所述第一導(dǎo)電類型柱的所述第一導(dǎo)電類型外延層電荷平衡并形成類超結(jié)結(jié)構(gòu)；通過所述第一導(dǎo)電類型柱提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

進(jìn)一步的改進(jìn)是，各相鄰的所述第二導(dǎo)電類型柱之間間隔有一個(gè)所述溝槽。

進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。

進(jìn)一步的改進(jìn)是，步驟二中形成所述溝槽包括如下分步驟：

步驟31、形成硬質(zhì)掩模層。

步驟32、采用光刻工藝定義出溝槽形成區(qū)域，采用刻蝕工藝將所述溝槽形成區(qū)域的所述硬質(zhì)掩模層去除，所述溝槽形成區(qū)域外的所述硬質(zhì)掩模層保留。

步驟33、以所述硬質(zhì)掩模層為掩模對(duì)所述第一導(dǎo)電類型外延層進(jìn)行刻蝕形成所述溝槽。

所述硬質(zhì)掩模層在步驟三中保留，在步驟四中形成所述溝槽柵之前去除。

進(jìn)一步的改進(jìn)是，步驟四中形成所述溝槽柵包括如下分步驟：

步驟41、生長(zhǎng)柵介質(zhì)層，所述柵介質(zhì)層形成于所述溝槽的側(cè)面和底部表面并延伸到所述溝槽外。

步驟42、淀積多晶硅填充所述溝槽，進(jìn)行多晶硅回刻使多晶硅僅填充于所述溝槽中且將所述溝槽完全填充，由填充于所述溝槽中的多晶硅組成多晶硅柵。

進(jìn)一步的改進(jìn)是，還包括如下步驟：

步驟六、進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)，所述源區(qū)位于所述體區(qū)表面。

步驟七、沉積層間膜。

步驟八、采用光刻刻蝕工藝形成接觸孔的開口，所述接觸孔穿過所述層間膜和對(duì)應(yīng)的所述源區(qū)或所述溝槽柵接觸。

進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入在所述源區(qū)對(duì)應(yīng)的所述接觸孔的底部形成接觸孔注入?yún)^(qū)。

在所述接觸孔中填充金屬。

步驟九、形成正面金屬層，采用光刻刻蝕工藝對(duì)所述正面金屬層進(jìn)行圖形化形成柵極和源極。

進(jìn)一步的改進(jìn)是，還包括如下步驟：

步驟十、對(duì)所述半導(dǎo)體襯底進(jìn)行背面減薄。

步驟十一、在所述半導(dǎo)體襯底背面進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成漏區(qū)，所述漏區(qū)和所述漂移區(qū)相接觸。

步驟十二、形成背面金屬層，由該背面金屬層引出漏極。

本發(fā)明通過在溝槽柵功率MOSFET的部分溝槽的底部設(shè)置第二導(dǎo)電類型柱，且第二導(dǎo)電類型柱周期排列且各第二導(dǎo)電類型柱和位于各第二導(dǎo)電類型柱之間的第一導(dǎo)電類型外延層電荷平衡并形成類超結(jié)結(jié)構(gòu)，也即各第二導(dǎo)電類型柱和位于各第二導(dǎo)電類型柱之間的第一導(dǎo)電類型外延層會(huì)交替排列也即形成P型柱和N型柱交替排列的結(jié)構(gòu)；由于類超結(jié)結(jié)構(gòu)具有互相電荷平衡的P型柱和N型柱，故類超結(jié)結(jié)構(gòu)的P型柱和N型柱之間能夠互相橫向耗盡從而能使漂移區(qū)的耐壓能力提升，也從而能采用更高摻雜濃度的漂移區(qū)，所以本發(fā)明還能提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

本發(fā)明還能通過在位于各第二導(dǎo)電類型柱之間的溝槽的底部設(shè)置第一導(dǎo)電類型柱，第一導(dǎo)電類型柱能提高漂移區(qū)的摻雜濃度從而降低器件的導(dǎo)通電阻，增加第一導(dǎo)電類型柱之后，各第二導(dǎo)電類型柱和位于各第二導(dǎo)電類型柱之間的第一導(dǎo)電類型區(qū)域的電荷平衡更加容易調(diào)節(jié)，所以能較好的調(diào)節(jié)耐壓能力；另外，通過增加第一導(dǎo)電類型柱之后就能降低器件的導(dǎo)通電阻，這也方便導(dǎo)通電阻的調(diào)節(jié)。

附圖說明

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是現(xiàn)有溝槽柵功率MOSFET的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例溝槽柵功率MOSFET的結(jié)構(gòu)示意圖；

圖3A-圖3L是本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法各步驟的器件結(jié)構(gòu)意圖。

具體實(shí)施方式

如圖3A至圖3L所示，是本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法各步驟的器件結(jié)構(gòu)意圖，本發(fā)明實(shí)施例溝槽柵功率MOSFET包括：

形成于半導(dǎo)體襯底1上的第一導(dǎo)電類型外延層2，在所述第一導(dǎo)電類型外延層2中形成有多個(gè)周期排列的溝槽201，溝槽柵形成于所述溝槽201中。

所述溝槽柵包括柵介質(zhì)層如柵氧化層3和多晶硅柵4，所述柵介質(zhì)層3形成于所述溝槽201的側(cè)面和底部表面，所述多晶硅柵4將所述溝槽201完全填充。

第二導(dǎo)電類型的體區(qū)5形成于所述第一導(dǎo)電類型外延層2的表面，所述體區(qū)5的結(jié)深小于所述溝槽201的深度。

漂移區(qū)為位于所述體區(qū)5底部的所述第一導(dǎo)電類型外延層2。

在所述漂移區(qū)中形成有多個(gè)第二導(dǎo)電類型柱6，各所述第二導(dǎo)電類型柱6的頂部都分別對(duì)應(yīng)一個(gè)所述溝槽201且各所述第二導(dǎo)電類型柱6是在對(duì)應(yīng)的所述溝槽201形成后以及填充所述溝槽柵之前通過離子注入形成；各所述第二導(dǎo)電類型柱6的頂部和所述體區(qū)5相接觸。

各所述第二導(dǎo)電類型柱6周期排列且相鄰的所述第二導(dǎo)電類型柱6之間間隔有一個(gè)以上的所述溝槽201。圖2所示的本發(fā)明實(shí)施例中，各相鄰的所述第二導(dǎo)電類型柱6之間間隔有一個(gè)所述溝槽201。

各所述第二導(dǎo)電類型柱6和位于各所述第二導(dǎo)電類型柱6之間的所述第一導(dǎo)電類型外延層2電荷平衡并形成類超結(jié)結(jié)構(gòu)；所述類超結(jié)結(jié)構(gòu)使所述漂移區(qū)的耐壓能力提升，從而能提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。較佳為，各相鄰的所述第二導(dǎo)電類型柱6之間的所述溝槽201的底部的所述第一導(dǎo)電類型外延層2中形成有第一導(dǎo)電類型柱7，各所述第一導(dǎo)電類型柱7是在對(duì)應(yīng)的所述溝槽201形成后以及填充所述溝槽柵之前通過離子注入形成，各所述第一導(dǎo)電類型柱7的深度小于所述第二導(dǎo)電類型柱6的深度；各所述第二導(dǎo)電類型柱6和位于各所述第二導(dǎo)電類型柱6之間的疊加了所述第一導(dǎo)電類型柱7的所述第一導(dǎo)電類型外延層2電荷平衡并形成類超結(jié)結(jié)構(gòu)；通過所述第一導(dǎo)電類型柱7提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

還包括：源區(qū)8、層間膜9、接觸孔10、接觸孔注入?yún)^(qū)11和正面金屬層12。

所述源區(qū)8為第一導(dǎo)電類型重?fù)诫s且形成于所述體區(qū)5表面。

所述接觸孔10穿過所述層間膜9和對(duì)應(yīng)的所述源區(qū)8或所述溝槽柵接觸；在所述源區(qū)8對(duì)應(yīng)的所述接觸孔10的底部形成有第二導(dǎo)電類型重?fù)诫s的所述接觸孔注入?yún)^(qū)11。

所述正面金屬層12圖形化形成源極和柵極。

所述漏區(qū)由形成于所述漂移區(qū)底部的第一導(dǎo)電類型重?fù)诫s區(qū)組成，可以通過對(duì)減薄后的所述半導(dǎo)體襯底1進(jìn)行離子注入摻雜形成所述漏區(qū)，也能直接通過減薄后且已經(jīng)為重?fù)诫s結(jié)構(gòu)的所述半導(dǎo)體襯底1形成所述漏區(qū)。在所述漏區(qū)的背面形成有背面金屬層并由該背面金屬層引出漏極。

本發(fā)明實(shí)施例中，溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。在其它實(shí)施例中也能為：溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。

如圖3A至圖3L所示，是本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法各步驟的器件結(jié)構(gòu)意圖，本發(fā)明實(shí)施例溝槽柵功率MOSFET的制造方法包括如下步驟：

步驟一、如圖3A所示，提供一半導(dǎo)體襯底1，在所述半導(dǎo)體襯底1上形成有第一導(dǎo)電類型外延層2。

步驟二、采用光刻刻蝕工藝在所述第一導(dǎo)電類型外延層2中形成多個(gè)周期排列的溝槽201。形成所述溝槽201包括如下分步驟：

步驟31、如圖3B所示，形成硬質(zhì)掩模層301。較佳為，所述硬質(zhì)掩模層301為氮化硅或者為氧化硅疊加氮化硅。

步驟32、如圖3B所示，采用光刻工藝形成光刻膠圖形302定義出溝槽201形成區(qū)域。

如圖3C所示，采用刻蝕工藝將所述溝槽201形成區(qū)域的所述硬質(zhì)掩模層301去除，所述溝槽201形成區(qū)域外的所述硬質(zhì)掩模層301保留。

步驟33、如圖3D所示，以所述硬質(zhì)掩模層301為掩模對(duì)所述第一導(dǎo)電類型外延層2進(jìn)行刻蝕形成所述溝槽201。

所述硬質(zhì)掩模層301在步驟三中保留，在步驟四中形成所述溝槽柵之前去除。

步驟三、采用光刻工藝加第二導(dǎo)電類型離子注入工藝形成多個(gè)第二導(dǎo)電類型柱6；各所述第二導(dǎo)電類型柱6都分別對(duì)應(yīng)一個(gè)的所述溝槽201且位于對(duì)應(yīng)的所述溝槽201底部的所述第一導(dǎo)電類型外延層2中。

如圖3E所示，采用光刻工藝形成的光刻膠圖形303定義出需要進(jìn)行離子注入形成所述第二導(dǎo)電類型柱6的區(qū)域。

如圖3F所示，對(duì)所述第二導(dǎo)電類型柱6進(jìn)行激活推進(jìn)。在激活推進(jìn)之前或之后 去除光刻膠圖形303。

各所述第二導(dǎo)電類型柱6周期排列且相鄰的所述第二導(dǎo)電類型柱6之間間隔有一個(gè)以上的所述溝槽201。本發(fā)明實(shí)施例中，各相鄰的所述第二導(dǎo)電類型柱6之間間隔有一個(gè)所述溝槽201。

較佳為，在步驟二形成所述溝槽201之后以及后續(xù)步驟四形成所述溝槽柵之前，在步驟三的形成各所述第二導(dǎo)電類型柱6之前或之后還包括如下步驟：

如圖3G所示，采用光刻工藝形成光刻膠圖形304定義出離子注入?yún)^(qū)域，之后進(jìn)行第一導(dǎo)電類型離子注入工藝形成多個(gè)第一導(dǎo)電類型柱7。各所述第一導(dǎo)電類型柱7形成于各相鄰的所述第二導(dǎo)電類型柱6之間的所述溝槽201的底部的所述第一導(dǎo)電類型外延層2中，各所述第一導(dǎo)電類型柱7的深度小于所述第二導(dǎo)電類型柱6的深度。

之后，如圖3H所示，去除所述光刻膠圖形304。

如圖3I所示，去除所述硬質(zhì)掩模層301。

步驟四、在各所述溝槽201中形成溝槽柵。形成所述溝槽柵包括如下分步驟：

步驟41、如圖3J所示，生長(zhǎng)柵介質(zhì)層3，所述柵介質(zhì)層3形成于所述溝槽201的側(cè)面和底部表面并延伸到所述溝槽201外。較佳為，所述柵介質(zhì)層3為柵氧化層，采用熱氧化工藝生長(zhǎng)。

步驟42、如圖3K所示，淀積多晶硅填充所述溝槽201，進(jìn)行多晶硅回刻使多晶硅僅填充于所述溝槽201中且將所述溝槽201完全填充，由填充于所述溝槽201中的多晶硅組成多晶硅柵4。

步驟五、如圖3L所示，形成第二導(dǎo)電類型的體區(qū)5，所述體區(qū)5位于所述第一導(dǎo)電類型外延層2的表面；所述體區(qū)5的結(jié)深小于所述溝槽201的深度；各所述第二導(dǎo)電類型柱6的頂部和所述體區(qū)5相接觸。

漂移區(qū)為位于所述體區(qū)5底部的所述第一導(dǎo)電類型外延層2；

各所述第二導(dǎo)電類型柱6和位于各所述第二導(dǎo)電類型柱6之間的所述第一導(dǎo)電類型外延層2電荷平衡并形成類超結(jié)結(jié)構(gòu)；所述類超結(jié)結(jié)構(gòu)使所述漂移區(qū)的耐壓能力提升，從而能提高所述漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。較佳為，形成有所述第一導(dǎo)電類型柱7時(shí)，各所述第二導(dǎo)電類型柱6和位于各所述第二導(dǎo)電類型柱6之間的疊加了所述第一導(dǎo)電類型柱7的所述第一導(dǎo)電類型外延層2電荷平衡并形成類超結(jié)結(jié)構(gòu)；通過所述第一導(dǎo)電類型柱7提高漂移區(qū)的摻雜濃度并降低器件的導(dǎo)通電阻。

還包括如下步驟：

步驟六、如圖3L所示，進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)8，所述源區(qū)8位于所述體區(qū)5表面。

步驟七、如圖2所示，沉積層間膜9。

步驟八、如圖2所示，采用光刻刻蝕工藝形成接觸孔10的開口，所述接觸孔10穿過所述層間膜9和對(duì)應(yīng)的所述源區(qū)8或所述溝槽柵接觸。

進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入在所述源區(qū)8對(duì)應(yīng)的所述接觸孔10的底部形成接觸孔注入?yún)^(qū)11。

在所述接觸孔10中填充金屬。

步驟九、如圖2所示，形成正面金屬層12，采用光刻刻蝕工藝對(duì)所述正面金屬層12進(jìn)行圖形化形成柵極和源極。

步驟十、對(duì)所述半導(dǎo)體襯底1進(jìn)行背面減薄。

步驟十一、在所述半導(dǎo)體襯底1背面進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成漏區(qū)，所述漏區(qū)和所述漂移區(qū)相接觸。

步驟十二、形成背面金屬層，由該背面金屬層引出漏極。

本發(fā)明實(shí)施例方法中，溝槽柵功率MOSFET為N型器件，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。在其它實(shí)施例方法中也能為：溝槽柵功率MOSFET為P型器件，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。

以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。