本申請參考第10-2015-0159058號韓國專利申請、主張該韓國專利申請的優(yōu)先權，并且主張該韓國專利申請的權益，該韓國專利申請于2015年11月12日在韓國知識產權局遞交并且標題為“半導體封裝及其制造方法”，該韓國專利申請的內容在此以引用的方式全文并入本文中。

技術領域

本發(fā)明是關于半導體封裝以及其制造方法。

背景技術：

當前半導體封裝和用于形成半導體封裝的方法是不適當?shù)模e例來說，引起過多的成本、減小的可靠性、不適當?shù)钠帘巍⒎庋b大小過大等等。通過比較常規(guī)和傳統(tǒng)方法與如在本發(fā)明的其余部分中參考圖式闡述的本發(fā)明，所屬領域的技術人員將顯而易見此類方法的另外的限制和缺點。

技術實現(xiàn)要素：

本發(fā)明的各個方面提供一種半導體封裝和一種制造半導體封裝的方法。作為非限制性實例，本發(fā)明的各個方面提供一種半導體封裝和一種制造半導體封裝的方法，該方法包括在其多個側面上的屏蔽。

附圖說明

圖1是說明根據(jù)本發(fā)明的實施例的半導體封裝的截面圖。

圖2是說明用于制造圖1中說明的半導體封裝的方法的流程圖。

圖3A到3E是說明用于制造圖2中說明的半導體封裝的方法的各個步驟的截面圖。

圖4是說明根據(jù)本發(fā)明的另一實施例的半導體封裝的截面圖。

圖5A和5B是說明通過圖2中說明的半導體封裝制造方法制造圖4中說明的半導體封裝中的各個步驟的截面圖。

圖6示出了說明在圖5A中說明的夾具的結構的平面圖和截面圖。

圖7是說明制造根據(jù)本發(fā)明的另一實施例的圖4中說明的半導體封裝的方法的流程圖。

圖8A到8C是說明用于制造圖7中說明的半導體封裝的方法的各個步驟的截面圖。

具體實施方式

以下論述通過提供實例來呈現(xiàn)本發(fā)明的各個方面。此類實例是非限制性的，并且由此本發(fā)明的各個方面的范圍應不必受所提供的實例的任何特定特征限制。在以下論述中，短語“舉例來說”、“例如”和“示例性”是非限制性的且通常與“借助于實例而非限制”“舉例來說且非限制”等等同義。

如本文中所使用，“和/或”意指通過“和/或”聯(lián)結的列表中的項目中的任何一個或多個。作為一個實例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。換句話說，“x和/或y”意指“x和y中的一個或兩個”。作為另一實例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。換句話說，“x、y和/或z”意指“x、y和z中的一個或多個”。

本文中所使用的術語僅出于描述特定實例的目的，且并不意圖限制本發(fā)明。如本文中所使用，除非上下文另外明確指示，否則單數(shù)形式也意圖包括復數(shù)形式。將進一步理解，術語“包括”、“包含”、“具有”等等當在本說明書中使用時，表示所陳述特征、整體、步驟、操作、元件和/或組件的存在，但是不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其群組的存在或添加。

應理解，盡管本文中可使用術語第一、第二等來描述各種元件，但這些元件不應受這些術語限制。這些術語僅用于將一個元件與另一元件區(qū)分開來。因此，例如，在不脫離本發(fā)明的教示的情況下，下文論述的第一元件、第一組件或第一部分可被稱為第二元件、第二組件或第二部分。類似地，各種空間術語，例如“上部”、“下部”、“側部”等等，可以用于以相對方式將一個元件與另一元件區(qū)分開來。然而，應理解，組件可以不同方式定向，例如，在不脫離本發(fā)明的教示內容的情況下，半導體裝置可以側向轉動使得其“頂”表面水平地朝向且其“側”表面垂直地朝向。

在圖式中，為了清楚起見可以放大層、區(qū)和/或組件的厚度或大小。因此，本發(fā)明的范圍應不受此類厚度或大小限制。另外，在圖式中，類似參考標號可在整個論述中指代類似元件。

此外，還應理解，當元件A被稱作為“連接到”或“耦合到”元件B時，元件A可以直接連接到元件B或間接連接到元件B(例如，插入元件C(和/或其它元件)可存在于元件A與元件B之間)。

本發(fā)明的某些實施例涉及半導體封裝及其制造方法。

用于交換信號的各種電子裝置以及在各種結構中制造的多個半導體封裝集成在各種電子系統(tǒng)中，且因此在電操作半導體封裝和電子裝置時電磁干擾(EMI)可不可避免地產生。

EMI可以一般而言被定義為電場和磁場的合成輻射。EMI可以由電場和磁場產生，該電場由在導電材料中流動的電流形成。

如果EMI從密集地封裝在母板上的半導體封裝和電子裝置中產生，那么其它相鄰半導體封裝可以直接或間接受到EMI的影響并且可能被損壞。

本發(fā)明的各個方面提供半導體封裝及其制造方法，該方法可以通過在基板的兩個表面上形成模制品而防止彎曲并且可以通過形成為覆蓋模制品和基板的電磁干擾(EMI)屏蔽層而屏蔽EMI。

根據(jù)本發(fā)明的一方面，提供一種半導體封裝，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成于第一表面上并且電連接到基板；第一模制品，其形成于第一表面上以覆蓋第一電子裝置；第二模制品，其形成為覆蓋第二表面；多個第一導電凸塊，其形成于第二表面上并且電連接到基板且穿過第二模制品；電磁干擾(EMI)屏蔽層，其形成為圍繞基板的表面、第一模制品和第二模制品以與第一導電凸塊間隔開；以及多個第二導電凸塊，其形成于第二模制品的一個表面上以相應地電連接到多個第一導電凸塊。

根據(jù)本發(fā)明的另一方面，提供一種用于制造半導體封裝的方法，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成于第一表面上并且電連接到基板；以及多個第一導電凸塊，其形成于第二表面上并且電連接到基板，該方法包括：在第一表面上形成第一模制品以覆蓋第一電子裝置并且在第二表面上形成第二模制品以覆蓋第一導電凸塊；研磨第二模制品以將多個第一導電凸塊暴露于外部；形成相應地電連接到暴露的多個第一導電凸塊的多個第二導電凸塊；將夾具放置在第二模制品下面以圍繞多個第二導電凸塊；以及形成EMI屏蔽層以覆蓋基板的表面、第一模制品和第二模制品，基板的表面、第一模制品和第二模制品通過夾具暴露于外部。

根據(jù)本發(fā)明的再一方面，提供一種用于制造半導體封裝的方法，該半導體封裝包括：基板，其具有第一表面和與第一表面相對的第二表面；至少一個第一電子裝置，其形成于第一表面上并且電連接到基板；以及多個第一導電凸塊，其形成于第二表面上并且電連接到基板，該方法包括：在第一表面上形成第一模制品以覆蓋第一電子裝置并且在第 二表面上形成第二模制品以覆蓋第一導電凸塊；研磨第二模制品以將多個第一導電凸塊暴露于外部；形成EMI屏蔽層以完全覆蓋基板的表面、第一模制品和第二模制品；在EMI屏蔽層中形成多個暴露孔以將多個第一導電凸塊暴露于外部；以及形成多個第二導電凸塊，這些第二導電凸塊通過所述多個暴露孔相應地電連接到暴露的多個第一導電凸塊。

如上文所述，在根據(jù)本發(fā)明的半導體封裝及其制造方法中，可以通過在基板的兩個表面上形成模制品而防止彎曲并且可以通過使電磁干擾(EMI)屏蔽層形成為覆蓋模制品和基板而遮蔽電磁干擾。

在下文中參考附圖詳細描述本發(fā)明的其它實施例、特征和優(yōu)勢以及本發(fā)明的各種實施例的結構和操作。

參考圖1，示出了說明根據(jù)本發(fā)明的實施例的半導體封裝的截面圖。

如圖1中所說明，半導體封裝100包括基板110、第一電子裝置120、第二電子裝置130、第一模制品140、第二模制品150、第一導電凸塊160、第二導電凸塊170和電磁干擾(EMI)屏蔽層180。

基板110成形為面板，其具有第一表面110a以及與第一表面110a相對的第二表面110b。此處，基板110的第一表面110a可以是頂部表面，并且第二表面110b可以是底部表面，且反之亦然?；?10包括形成于第一表面110a上的多個第一線圖案111和形成于第二表面110b上的多個第二線圖案112。另外，基板110可以進一步包括電連接形成于基板110的第一表面110a上的第一線圖案111與形成于第二表面110b上的第二線圖案112的多個導電圖案113。導電圖案113可以被配置成在基板110的第一表面110a與第二表面110b之間穿透或部分地穿透以連接由多個層形成的多個線圖案。也就是說，在基板110是單層的情況中，導電圖案113可直接地連接第一線圖案111和第二線圖案112或者可以使用額外的線圖案連接第一線圖案111和第二線圖案112。也就是說，基板110的第一線圖案111、第二線圖案112和導電圖案113可以各種結構和類型實施，但本發(fā)明的各方面并不限于此。

(多個)第一電子裝置120安裝在基板110的第一表面110a上以電連接到基板110的第一線圖案111。(多個)第一電子裝置120可以包括半導體裸片121和無源元件122，其可以根據(jù)半導體封裝100的類型以各種方式修改，但本發(fā)明的各方面并不限于此。在以下描述中，將借助于實例描述包括兩個半導體裸片121和兩個無源元件122的(多個)第一電子裝置120。另外，半導體裸片121以倒裝芯片類型形成并且可以安裝成使得半導 體裸片121的導電凸塊焊接到基板110的第一線圖案111。半導體裸片121可以包括接合墊并且可以通過線接合連接到第一線圖案111。然而，本發(fā)明并不限制半導體裸片121與第一線圖案111之間的連接關系為本文中所揭示的那樣。

(多個)第二電子裝置130安裝在基板110的第二表面110b上以電連接到形成于基板110上的第二線圖案112。說明了由單個半導體裸片組成的(多個)第二電子裝置130。然而，(多個)第二電子裝置130可由多個半導體裸片組成或可以進一步包括無源元件，但本發(fā)明的各方面并不限于此。

第一模制品140可以形成于基板110的第一表面110a上以覆蓋安裝在基板110的第一表面110a上的(多個)第一電子裝置120。第一模制品140可以由一般模制化合物樹脂制成，例如，基于環(huán)氧樹脂的樹脂，但是本發(fā)明的范圍不限于此。第一模制品140可保護第一電子裝置120免受外部情況影響。

第二模制品150可以形成于基板110的第二表面110b上以覆蓋安裝在基板110的第二表面110b上的第二電子裝置130。第二模制品150將形成于基板110的第二表面110b上的第一導電凸塊160暴露于外部同時完全覆蓋第二電子裝置130。第二模制品150和第一導電凸塊160可具有相同高度。第二模制品150和第一模制品140可以由相同材料制成。第二模制品150可保護第二電子裝置130免受外部情況影響。

第一導電凸塊160可以包括形成于基板110的第二表面110b上的多個第一導電凸塊以電連接到形成于基板110上的第二線圖案112。第一導電凸塊160被配置成使得其側面部分被第二模制品150包圍并且其底部表面的部分通過第二模制品150暴露于外部。暴露的第一導電凸塊160電連接到第二導電凸塊170。也就是說，第一導電凸塊160電連接第二導電凸塊170和形成于基板110上的第二線圖案112。第一導電凸塊160可以包括導電柱、銅柱、導電球或銅球，但本發(fā)明的各方面并不限于此。

第二導電凸塊170可以形成于第二模制品150的底部表面上以電連接到通過第二模制品150暴露于外部的第一導電凸塊160。在半導體封裝100安裝在外部裝置(例如，母板)上的情況中，第二導電凸塊170可以用于將半導體封裝100電連接到外部裝置。

EMI屏蔽層180可以形成為除了第二模制品150的底部表面之外足以完全覆蓋半導體封裝100的預定厚度。也就是說，EMI屏蔽層180形成為覆蓋半導體封裝100的全部的頂部表面和四個側表面。另外，EMI屏蔽層180可以由導電材料制成并且可以電連接到半導體封裝100的接地或外部接地。EMI屏蔽層180可屏蔽誘發(fā)到半導體封裝100(或由半導體封裝100產生的)EMI。另外，半導體封裝100可以包括第一模具140和第二 模具150以覆蓋基板110的第一表面110a和第二表面110b這兩者，由此防止半導體封裝100的彎曲，這種彎曲可能在模制品僅形成在基板110的一個表面上時出現(xiàn)。

參考圖2，示出了說明用于制造圖1中說明的半導體封裝的方法的流程圖。如圖2中所說明，制造半導體封裝100的方法(S10)包括形成模制品(S11)、研磨第二模制品(S12)、形成第二導電凸塊(S13)、放置夾具(S14)以及形成EMI屏蔽層(S15)。

參考圖3A到3E，示出了說明用于制造圖2中說明的半導體封裝的方法的各種步驟的截面圖。

首先，在形成模制品(S11)之前，第一電子裝置120安裝在基板110的第一表面110a上以電連接到第一線圖案111，第二電子裝置130安裝在基板110的第二表面110b上以電連接到第二線圖案112，并且多個第一導電凸塊160隨后形成于基板110的第二表面110b上以電連接到第二線圖案112。

如圖3A中所說明，在形成模制品(S11)中，第一模制品140形成為覆蓋基板110的第一表面110a和第一電子裝置120，并且第二模制品150形成為覆蓋基板110的第二表面110b、第二電子裝置130和多個第一導電凸塊160。第一模制品140和第二模制品150可以同時形成。舉例來說，模具圍繞基板110放置，包括第一電子裝置120、第二電子裝置130和第一導電凸塊160，并且模制品樹脂被注射到模具中的空間中，由此同時形成第一模制品140和第二模制品150。此處，在第一電子裝置120、第二電子裝置130、第一導電凸塊160和基板110與模具的內表面間隔開以便不會接觸模具的內表面的狀態(tài)中，模制品樹脂被注射到模具中，由此形成第一模制品140和第二模制品150。也就是說，第一模制品140形成為完全覆蓋基板110的第一表面110a和第一電子裝置120，并且第二模制品150形成為完全覆蓋基板110的第二表面110b、第二電子裝置130和第一導電凸塊160。

如圖3B中所說明，在第二模制品的研磨(S12)中，第二模制品150的底部表面經研磨以將第一導電凸塊160暴露于第二模制品150的外部。也就是說，在第二模制品的研磨(S12)中，第二模制品150被研磨以將第一導電凸塊160暴露于外部。此時，第一導電凸塊160的底部部分也可以部分地研磨。第一導電凸塊160的底部表面和第二模制品150的底部表面可以共面。另外，第二電子裝置130可以放置在第二模制品150內，并且第二電子裝置130可例如不暴露于外部。研磨可以使用例如金剛石研磨機和其等效物執(zhí)行，但本發(fā)明的各方面并不限于此。

如圖3C中所說明，在第二導電凸塊的形成(S13)中，多個第二導電凸塊170形成 為電連接到相應地在第二模制品的研磨(S12)中暴露于外部的多個第一導電凸塊160。第二導電凸塊170可以使用球掉落、絲網印刷、電鍍、真空蒸發(fā)、鍍覆和其等效物形成，但本發(fā)明的各方面并不限于此。另外，第二導電凸塊170可以由金屬材料制成，例如，鉛/錫(Pb/Sn)或無鉛Sn及其等效物，但本發(fā)明的各方面并不限于此。

如圖3D中所說明，在夾具的放置(S14)中，夾具10被加載且放置以覆蓋第二模制品150的底部表面150b。夾具10成形為基本上矩形的框并且可具有內部空間11和平坦部分12，該內部空間具有在從上到下方向上的預定深度，該平坦部分沿著外圓周向外延伸預定長度?？梢允蛊教共糠?2與第二模制品150的底部表面150b的外圓周接觸以隨后被固定，形成于第二模制品150的底部表面150b上的第二導電凸塊170可以插入到內部空間11中。也就是說，在夾具的放置(S14)中，夾具10被放置成覆蓋第二模制品150的底部表面150b，并且第一模制品140、基板110的側表面和第二模制品150的側表面暴露于外部。

如圖3E中所說明，在EMI屏蔽層的形成(S15)中，EMI屏蔽層180形成于第一模制品140、基板110的側表面和第二模制品150的側表面上，在夾具的放置(S14)中第一模制品140、基板110的側表面和第二模制品150的側表面暴露于外部。EMI屏蔽層180形成為完全覆蓋第一模制品140、基板110的側表面和第二模制品150的側表面的全部，除了第二模制品150的底部表面150b由夾具10覆蓋。也就是說，EMI屏蔽層180形成為完全覆蓋半導體封裝100的四個側表面和頂部表面，除了半導體封裝100的底部表面以外。EMI屏蔽層180可以通過等離子沉積或噴灑形成為預定厚度，但本發(fā)明的各方面并不限于此。另外，在形成EMI屏蔽層(S15)之后，為了移除在形成由導電材料制成的EMI屏蔽層180中生產的金屬殘余，可另外執(zhí)行清潔。另外，在形成EMI屏蔽層180且執(zhí)行清潔之后，分離放置在第二模制品150下面的夾具10以完成具有EMI屏蔽層180的半導體封裝100。在圖3A到3E中，制造單個半導體封裝100，但是多個半導體封裝可以形成于基板110上以隨后通過分離過程分割成離散半導體封裝100。

參考圖4，示出了說明根據(jù)本發(fā)明的另一實施例的半導體封裝的截面圖。

如圖4中所說明，半導體封裝200包括基板110、第一電子裝置120、第二電子裝置130、第一模制品140、第二模制品150、第一導電凸塊160、第二導電凸塊170和EMI屏蔽層280。包括基板110、第一電子裝置120、第二電子裝置130、第一模制品140、第二模制品150、第一導電凸塊160和第二導電凸塊170的半導體封裝200具有與圖1中說明的半導體封裝100相同的配置。因此，半導體封裝200的以下描述將集中在EMI 屏蔽層280，這是與圖1中說明的半導體封裝100不同的特征。

EMI屏蔽層280形成為覆蓋半導體封裝200的頂部表面、四個側表面和底部表面到預定厚度并且可以將第二導電凸塊170暴露于外部。也就是說，EMI屏蔽層280可以形成為完全覆蓋半導體封裝200，除了第二導電凸塊170以外。另外，EMI屏蔽層280可以由導電材料制成并且可以電連接到半導體封裝200的接地或外部接地。

EMI屏蔽層280可以包括多個暴露孔280a。第二導電凸塊170可以通過暴露孔280a暴露于EMI屏蔽層280的外部。也就是說，EMI屏蔽層280的暴露孔280a可以定位成對應于第二導電凸塊170。

另外，暴露孔280a可具有與第二導電凸塊170的直徑相比較大的寬度。也就是說，EMI屏蔽層280可以通過暴露孔280a與第二導電凸塊170間隔開預定距離(d)并且可以與由導電材料制成的第二導電凸塊170電切斷。此處，在第二模制品150中圍繞第二導電凸塊170的部分可以暴露于EMI屏蔽層280的暴露孔280a的外部。

EMI屏蔽層280形成為覆蓋半導體封裝200的全部表面，除了作為外部端子的第二導電凸塊170之外，由此屏蔽由半導體封裝200誘發(fā)的(或在該半導體封裝上誘發(fā)的)EMI。

圖4中說明的半導體封裝200可以通過圖2中說明的半導體封裝制造方法制造。參考圖5A和5B，示出了說明用于通過圖2中說明的半導體封裝制造方法制造圖4中說明的半導體封裝的方法中的各個步驟的截面圖。在下文中，將參考圖2、5A和5B描述用于制造半導體封裝200的方法。

如圖2中所說明，制造半導體封裝200的方法(S10)包括形成模制品(S11)、研磨第二模制品(S12)、形成第二導電凸塊(S13)、放置夾具(S14)以及形成EMI屏蔽層(S15)。此處，模制品的形成(S11)、第二模制品的研磨(S12)和第二導電凸塊的形成(S13)與在圖3A到3C中說明的用于制造半導體封裝100的方法中的對應的步驟相同。因此，參考圖5A和5B，用于制造半導體封裝200的方法(S10)的以下描述將集中在夾具的放置(S14)和EMI屏蔽層的形成(S15)，它們是與在圖3A到3C中說明的用于制造半導體封裝100的方法不同的特征。

如圖5A中所說明，在夾具的放置(S14)中，夾具20被加載且放置以覆蓋第二模制品150的底部部分。如圖6中所說明，夾具20成形為基本上矩形的框并且可具有多個凹槽21，這些凹槽具有在從上到下方向上的深度。夾具20可以包括多個凹槽21，這些凹槽定位成對應于半導體封裝200的第二導電凸塊170，并且第二導電凸塊170可以 相應地插入到多個凹槽21中。也就是說，第二導電凸塊170可以被夾具20包圍。此處，為了允許第二導電凸塊170進入到夾具20的多個凹槽21中，多個凹槽21優(yōu)選地具有與第二導電凸塊170相比較大的直徑。

另外，夾具20成形為矩形環(huán)，該矩形環(huán)的中心部分通過居中形成的孔22打開。也就是說，并不鄰近于(或緊鄰)第二導電凸塊170的第二模制品150的底部表面150b的中心部分通過夾具20的孔22暴露于外部。EMI屏蔽層280也可以通過夾具20的孔22形成于半導體封裝200的底部表面上。

在夾具的放置(S14)中，夾具20放置在第二模制品150下面以覆蓋第二導電凸塊170并且將第一模制品140、基板110和第二模制品150暴露于外部。

如圖5B中所說明，在EMI屏蔽層的形成(S15)中，EMI屏蔽層280形成于第一模制品140、基板110和第二模制品150上，在夾具的放置(S14)中第一模制品140、基板110和第二模制品150暴露于外部。也就是說，在EMI屏蔽層的形成(S15)中，使用夾具20作為遮罩，EMI屏蔽層280形成為覆蓋半導體封裝200的頂部表面、四個側表面和底部表面，除了第二導電凸塊170之外。EMI屏蔽層280可以通過等離子沉積或噴灑形成為預定厚度，但本發(fā)明的各方面并不限于此。另外，在形成EMI屏蔽層(S15)之后，為了移除在形成由導電材料制成的EMI屏蔽層280中生產的金屬殘余，可另外執(zhí)行清潔。另外，在形成EMI屏蔽層280且執(zhí)行清潔之后，分離放置在第二模制品150下面的夾具20以完成具有EMI屏蔽層280的半導體封裝200。另外，一旦分離夾具20，則由于EMI屏蔽層280并不形成于由夾具20包圍的第二導電凸塊170和圍繞第二導電凸塊170的部分上，所以暴露第二導電凸塊170的暴露孔280a提供于EMI屏蔽層280中。隨后，EMI屏蔽層280可以通過暴露孔280a與第二導電凸塊170電切斷，并且可以與第二導電凸塊170間隔開預定距離(d)。

參考圖7，示出了說明用于制造根據(jù)本發(fā)明的另一實施例的圖4中說明的半導體封裝的方法的流程圖。如圖7中所說明，用于制造半導體封裝200的方法(S20)包括形成模制品(S11)、研磨第二模制品(S12)、形成EMI屏蔽層(S23)、形成暴露孔(S24)以及形成第二導電凸塊(S25)。此處，圖7中說明的形成模制品(S11)和研磨第二模制品(S12)與圖2、3A和3B中說明的用于制造半導體封裝100的方法中的對應的步驟相同。

參考圖8A到8C，示出了說明圖7的形成EMI屏蔽層(S23)、形成暴露孔(S24)和形成第二導電凸塊(S25)的步驟的截面圖。因此，將參考圖7和8A到8C描述用于 制造半導體封裝200的方法(S20)。

如圖8A中所說明，在EMI屏蔽層的形成(S23)中，EMI屏蔽層280形成為完全覆蓋基板110、第一模制品140和第二模制品150。EMI屏蔽層280可以通過等離子沉積或噴灑形成為預定厚度，但本發(fā)明的各方面并不限于此。

如圖8B中所說明，在暴露孔的形成(S24)中，EMI屏蔽層280可以被部分地移除以將第一導電凸塊160暴露于外部。也就是說，通過在EMI屏蔽層280中形成多個暴露孔280a使第一導電凸塊160暴露于外部。EMI屏蔽層280的多個暴露孔280a通過蝕刻或激光移除EMI屏蔽層280的一部分形成。另外，暴露孔280a的形成可以通過本領域中已知的任何過程執(zhí)行，只要EMI屏蔽材料可以圖案化成所希望的圖案即可，但不限于本文所揭示的蝕刻或激光。如圖8B中所說明，每個暴露孔280a的寬度(d1)優(yōu)選地大于每個第一導電凸塊160的直徑(d2)。為了如稍后所描述從第二導電凸塊170電斷開第一導電凸塊160，暴露孔280a優(yōu)選地形成為具有足夠大的寬度(即，d1)。另外，在形成暴露孔280a之后，可另外執(zhí)行用于移除金屬殘余的清潔過程。

如圖8C中所說明，在第二導電凸塊的形成(S25)中，第二導電凸塊170形成為電連接到通過暴露孔280a暴露于外部的第一導電凸塊160。第二導電凸塊170優(yōu)選地形成為具有與暴露孔280a的寬度(d1)相比的較大直徑(d3)。也就是說，第二導電凸塊170可以與EMI屏蔽層280間隔開預定距離以從EMI屏蔽層280電切斷。

本文中的論述包括示出電子封裝組合件的各個部分及其制造方法的眾多說明性圖。為了清楚地示意，這些圖并未示出每個實例組合件的所有方面。本文中提供的任何實例組合件和/或方法可以與本文中提供的任何或全部其它組合件和/或方法共享任何或全部特征。

綜上所述，本發(fā)明的各個方面提供一種半導體封裝和一種制造半導體封裝的方法。作為非限制性實例，本發(fā)明的各個方面提供一種半導體封裝和一種制造半導體封裝的方法，該方法包括在其多個側面上的屏蔽。雖然已經參考某些方面和實例描述了以上內容，但是所屬領域的技術人員應理解，在不脫離本發(fā)明的范圍的情況下，可以進行各種修改并可以替代等效物。另外，在不脫離本發(fā)明的范圍的情況下，可以進行許多修改以使特定情況或材料適應本發(fā)明的教示。因此，希望本發(fā)明不限于所公開的特定實例，而是本發(fā)明將包括落入所附權利要求書的范圍內的所有實例。