本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及在65nm及以下SONOS閃存(Silicon Oxide-Nitride-Oxide Flash)器件制造工藝；更具體地說，本發(fā)明涉及一種改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法。

背景技術(shù)：

圖1所示為SONOS閃存器件的基本結(jié)構(gòu)，電荷躍遷發(fā)生在SIN和硅襯底之間，因此控制硅的表面缺陷對于改善存儲性能至關(guān)重要。

現(xiàn)有的工藝主要是在濕法刻蝕去除墊氧層之后用氧等離子體灰化法來去除光阻，這樣暴露在氧等離子體中的硅襯底就會產(chǎn)生一些表面缺陷，影響存儲性能。

因此，希望能夠提供一種改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠整合工藝流程來改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法。

為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法，包括：

第一步驟：在襯底上依次形成墊氧層、氮化硅硬掩模層、底部抗放射涂層以及光刻膠層，并且對光刻膠層進(jìn)行顯影以形成光刻膠圖案；

第二步驟：利用形成圖案的光刻膠層，對氮化硅硬掩模層和底部抗放射涂層進(jìn)行干法刻蝕以形成氮化硅硬掩模層和底部抗放射涂層的圖案；

第三步驟：去除光刻膠層和底部抗放射涂層，并去除多聚物殘留和表面顆粒；

第四步驟：利用形成圖案的氮化硅硬掩模層來刻蝕墊氧層以減小暴露的墊氧層區(qū)域的厚度；

第五步驟：利用形成圖案的氮化硅硬掩模層作為阻擋層來進(jìn)行離子注入；

第六步驟：使用濕法刻蝕去除氮化硅硬掩模層；

第七步驟：使用濕法刻蝕來清洗晶圓表面，其中濕法刻蝕降低了剩余的墊氧層的厚度。

優(yōu)選地，在第四步驟中采用先進(jìn)工藝控制系統(tǒng)來控制暴露的墊氧層區(qū)域的剩余厚度。

優(yōu)選地，在第四步驟，使用氫氟酸刻蝕墊氧層刻蝕墊氧層。

優(yōu)選地，在第七步驟中通過調(diào)節(jié)清洗時間來控制墊氧層的厚度。

優(yōu)選地，在第三步驟，使用氧等離子體灰化法去除光刻膠層和底部抗放射涂層。

優(yōu)選地，在第三步驟，通過酸槽去除多聚物殘留和表面顆粒。

優(yōu)選地，墊氧層的厚度是70A。

優(yōu)選地，氮化硅硬掩模層的厚度是200A。

優(yōu)選地，底部抗放射涂層的厚度是5000A。

優(yōu)選地，光刻膠層的厚度是850A。

根據(jù)本發(fā)明的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法在存儲區(qū)墊氧層去除工藝中，通過引入新的膜層，結(jié)合工藝流程優(yōu)化來保護(hù)硅襯底表面的完整性。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中：

圖1示意性地示出了SONOS閃存器件的基本結(jié)構(gòu)。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第一步驟。

圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第二步驟。

圖4示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第三步驟。

圖5示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第四步驟。

圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第五步驟。

圖7示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第六步驟。

圖8示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的第七步驟。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。

具體實施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出引入新的膜層氮化硅SIN，在光阻灰化后，利用硬掩模SIN作為離子注入的阻擋層，然后使用濕法刻蝕來去除墊氧層，從而避免了硅襯底暴露于等離子體的環(huán)境中，保護(hù)了硅表面的完整性。

圖2至圖8示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法的各個步驟。

如圖2至圖8所示，根據(jù)本發(fā)明優(yōu)選實施例的改善閃存陣列區(qū)墊氧層刻蝕過程中硅襯底完整性的方法包括：

第一步驟：在襯底10上依次形成墊氧層20、氮化硅硬掩模層30、底部抗放射涂層40以及光刻膠層50，并且對光刻膠層50進(jìn)行顯影以形成光刻膠圖案；

例如，本方案可用于65nm及以下的SONOS閃存工藝中。

例如，墊氧層20的厚度是70A。

例如，氮化硅硬掩模層30的厚度是200A。

例如，底部抗放射涂層40的厚度是5000A。

例如，光刻膠層50的厚度是850A。

例如，襯底10是硅襯底。

第二步驟：利用形成圖案的光刻膠層50，對氮化硅硬掩模層30和底部抗放射涂層40進(jìn)行干法刻蝕以形成氮化硅硬掩模層30和底部抗放射涂層40的圖案；

第三步驟：去除光刻膠層50和底部抗放射涂層40，并去除多聚物殘留和表面顆粒；

優(yōu)選地，在第三步驟，使用氧等離子體灰化法去除光刻膠層50和底部抗放射涂層40。優(yōu)選地，在第三步驟，通過酸槽去除多聚物殘留和表面顆粒。

第四步驟：利用形成圖案的氮化硅硬掩模層30來刻蝕墊氧層20以減小暴露的墊氧層區(qū)域的厚度；

優(yōu)選地，在第四步驟中采用先進(jìn)工藝控制系統(tǒng)來控制暴露的墊氧層區(qū)域的剩余厚度。

優(yōu)選地，在第四步驟，使用氫氟酸刻蝕墊氧層刻蝕墊氧層。

第五步驟：利用形成圖案的氮化硅硬掩模層30作為阻擋層來進(jìn)行離子注入(阱區(qū)離子注入)；

第六步驟：使用濕法刻蝕去除氮化硅硬掩模層30；

第七步驟：使用濕法刻蝕來清洗晶圓表面，為ONO(Oxide-SiN-Oxide，氧化硅-氮化硅-氧化硅)膜層淀積做準(zhǔn)備；其中濕法刻蝕降低了剩余的墊氧層20的厚度。

優(yōu)選地，在第七步驟中通過調(diào)節(jié)清洗時間來控制墊氧層的厚度。

由此，本發(fā)明提供了一種改進(jìn)的工藝流程,在SONOS閃存器件的前端制造工藝中，通過引入新的膜層結(jié)合工藝優(yōu)化來改善存儲區(qū)墊氧層去除過程中硅襯底的完整性。

本發(fā)明至少具有如下優(yōu)勢：

1.引入濕法先進(jìn)工藝控制(Advanced Process Control,APC)調(diào)節(jié)墊氧層的厚度，可以精確控制離子注入阱深；

2.在光阻灰化去除后，利用硬掩模SIN作為阱區(qū)離子注入阻擋層，而刻蝕打開區(qū)域的墊氧則可以作為硅襯底的保護(hù)層消除氧等離子體帶來的損傷。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。