本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及高高寬比的接觸結(jié)構(gòu)及其制造方法。

背景技術(shù)：

可以通過(guò)各種方式實(shí)現(xiàn)半導(dǎo)體器件中的導(dǎo)電性。不同層級(jí)上的導(dǎo)線通常通過(guò)特定位置處的導(dǎo)電插塞連接。然而，絕大多數(shù)半導(dǎo)體器件的構(gòu)件(例如，晶體管)的數(shù)量大大增加。在諸如高性能處理器器件的單個(gè)半導(dǎo)體器件中，可以包括數(shù)百萬(wàn)個(gè)晶體管。因此，由于器件尺寸抑制了晶體管的任何物理擴(kuò)展，所以減小晶體管尺寸和增大其密度在本領(lǐng)域受到高度關(guān)注。

傳統(tǒng)的半導(dǎo)體器件可以包括在層間介電(ILD)層中形成接觸孔以及然后用導(dǎo)電材料填充接觸孔。隨著晶體管的尺寸和間距減小，接觸孔的高寬比顯著增大。結(jié)果，更加難以精確地和反復(fù)地形成堆疊的接觸結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底上形成多個(gè)柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)上方沉積第一層間介電層；在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間的所述第一層間介電層中形成第一接觸插塞；在所述第一層間介電層上沉積蝕刻停止層；在所述蝕刻停止層上沉積第二層間介電層；在所述第二層間介電層中形成與所述第一接觸插塞對(duì)準(zhǔn)的第二接觸插塞；以及在所述第二層間介電層和所述第二接觸插塞上面沉積金屬層。

本發(fā)明的另一實(shí)施例提供了一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底上形成多個(gè)柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)上方沉積第一層間介電層；在所述第一層間介電層中形成第一接觸插塞；在所述第一層間介電層上沉積蝕刻停止層；在所述蝕刻停止層上沉積第二層間介電層；在所述第二層間介電層中形成與所述第一接觸插塞對(duì)準(zhǔn)的第二接觸插塞，其中，所述第一接觸插塞和所述第二接觸插塞具有大于6.9的組合高寬比；以及在所述第二層間介電層和所述第二接觸插塞上面沉積金屬層。

本發(fā)明的又一實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體襯底；多個(gè)柵極結(jié)構(gòu)，設(shè)置在所述半導(dǎo)體襯底上；第一層間介電層，位于所述柵極結(jié)構(gòu)和所述半導(dǎo)體襯底上面；第一接觸插塞，設(shè)置在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間；蝕刻停止層，設(shè)置在所述第一層間介電層上；第二層間介電層，位于所述蝕刻停止層上面；第二接觸插塞，設(shè)置在所述第一接觸插塞上，其中，所述第一接觸插塞和所述第二接觸插塞具有大于6.9的組合高寬比；以及金屬層，位于所述第二層間介電層和所述第二接觸插塞上面。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1是根據(jù)本本發(fā)明的一些實(shí)施例的示出制造半導(dǎo)體器件的工藝的流程圖；

圖2至圖12是根據(jù)本發(fā)明的一些實(shí)施例的示出制造半導(dǎo)體器件的工藝的示意性截面圖；以及

圖13是根據(jù)本發(fā)明的一些實(shí)施例的示出半導(dǎo)體器件的示意性截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

通過(guò)在層間介電(ILD)層中蝕刻接觸孔以及用導(dǎo)電材料填充接觸孔來(lái)形成傳統(tǒng)的堆疊接觸結(jié)構(gòu)。ILD層的高度等于整個(gè)層厚度的高度。例如，如果層是6000埃，則ILD層的厚度將是6000埃。接觸孔的尺寸受到ILD層的厚度的限制。更具體地，接觸孔的高度將是6000埃。另一方面，由于有限的間距，接觸孔的寬度保持相對(duì)較窄。結(jié)果，在填充導(dǎo)電材料以形成接觸插塞之后，接觸插塞的高寬比較高。在一些情況下，由于半導(dǎo)體器件設(shè)計(jì)，接觸插塞的高寬比可以大于7:1。

高高寬比隱含著一些缺陷。在形成接觸孔的工藝中，一些缺陷與漫長(zhǎng)的蝕刻工藝一起出現(xiàn)。接觸孔的底部?jī)A向于在端部收縮，其中，接觸孔暴露襯底。接觸孔的寬度的減小導(dǎo)致界面處的差的接觸。除了歪曲的接觸孔之外，將ILD層蝕刻至其全深花費(fèi)相當(dāng)多的時(shí)間。消耗的時(shí)間越長(zhǎng)，在接觸孔的底部處留下的殘留物越多。高高寬比表明較長(zhǎng)的蝕刻周期和較多的不需要的殘留物。由于接觸孔的深度，殘留物幾乎不能完全去除，并且該污染物進(jìn)一步降低了接觸插塞的導(dǎo)電性。

現(xiàn)在轉(zhuǎn)到圖1，示出了用于制造包括高高寬比的堆疊接觸結(jié)構(gòu)的半導(dǎo)體器件的方法10的實(shí)施例。在圖2至圖13的示意圖中進(jìn)一步示出了圖1中示出的方法10的實(shí)施例，并且當(dāng)在下面的文本中出現(xiàn)時(shí)應(yīng)該參考這些圖。

如圖1中的框101闡述的，在半導(dǎo)體襯底上形成柵電極。這在圖2中示出，圖2示出襯底100和至少兩個(gè)柵電極。襯底100是塊狀硅，但是也可以使用諸如絕緣體上硅(SOI)或位于塊狀硅鍺上面的硅層的其他常用的材料和結(jié)構(gòu)。如圖2所示，在半導(dǎo)體襯底100上沉積的柵極介電材料和柵極導(dǎo)電材料被圖案化并且分別成為柵極介電層110和柵電極120，柵極介電層110和柵電極120一起形成柵極結(jié)構(gòu)。柵極介電層110可以由氧化硅或高k介電材料形成。柵電極120可以由非晶硅、多晶硅、摻雜多晶硅、金屬、單晶硅或其他導(dǎo)電材料形成。

接下來(lái)，在柵極結(jié)構(gòu)的每個(gè)側(cè)壁上形成介電間隔件125。介電間隔件125可以由氧化物、氮化物、氮氧化物或它們的組合形成。在襯底100上完成的柵極結(jié)構(gòu)上沉積用于在隨后的接觸孔形成期間控制終點(diǎn)的接觸蝕刻停止層(CESL)126。CESL 126可以由氮化硅、氮氧化硅、碳化硅或它們的組合形成。

返回圖1，如框103中闡述的，在柵極結(jié)構(gòu)上方沉積第一層間介電(ILD)層130。這在圖3中示出，其中，第一ILD層130形成在CESL 126上面以將柵極結(jié)構(gòu)(即，柵極介電層110、柵電極120和介電間隔件125)與隨后形成的接觸孔隔離。第一ILD層130可以是通過(guò)熱化學(xué)汽相沉積(CVD)工藝或高密度等離子體(HDP)工藝由摻雜或未摻雜的氧化硅形成的含氧化硅層，例如，未摻雜的硅酸鹽玻璃(USG)、磷摻雜的硅酸鹽玻璃(PSG)或硼磷硅酸鹽玻璃(BPSG)?？蛇x地，第一ILD層130可以由摻雜或P摻雜的旋涂玻璃(SOG)、PTEOS或BPTEOS形成。

將第一ILD層130的頂面減薄和平坦化至預(yù)定高度。第一ILD層130的高度正好足以隔離柵極結(jié)構(gòu)并且不能比其預(yù)期目的更厚，因?yàn)镮LD層的厚度在隨后工藝中確定接觸孔尺寸。接觸孔形成將分成兩個(gè)單獨(dú)的階段以克服傳統(tǒng)的制造工藝中常見的先前提到的缺陷。如圖3所示，第一ILD層130的高度能夠隔離柵極結(jié)構(gòu)。更具體地，第一ILD層130的厚度應(yīng)該達(dá)到接觸孔的整個(gè)長(zhǎng)度的大約四分之三，但不是接觸孔的總長(zhǎng)度。通常地，ILD層的厚度將確定接觸孔的尺寸。在本文中，反過(guò)來(lái)，接觸孔將確定第一ILD層130的厚度并且在后期階段中確定第二ILD層160的厚度。

如框105中闡述的，在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間的第一ILD層130中形成一個(gè)或多個(gè)接觸插塞。這在圖4至圖6中示出，其中，形成第一接觸孔133，并且第一導(dǎo)電材料140a填充至第一接觸孔133內(nèi)以形成第一接觸插塞140。提供了光刻圖案化的光刻膠層，為了簡(jiǎn)化和清楚，在圖中省略了該光刻膠層。更具體地，在第一ILD層130上設(shè)置光掩模，并且選擇性地去除光掩模的部分(例如，使用光刻或合適的蝕刻劑化學(xué)物)以限定掩模，該掩模暴露將被去除的位于襯底100上面的第一ILD層130的部分，從而產(chǎn)生第一接觸孔133，同時(shí)位于柵極結(jié)構(gòu)上面的光掩模的部分保持完整。在本發(fā)明的一些實(shí)施例中，第一接觸孔133定位在一對(duì)緊鄰的柵電極之間。

在本發(fā)明的實(shí)施例中，如圖4所示，實(shí)施干蝕刻工藝以形成穿過(guò)第一ILD層130并且暴露下面的襯底100的第一接觸孔133。使用掩蔽技術(shù)的典型的光刻工藝和各向異性蝕刻操作(例如，等離子體蝕刻或反應(yīng)離子蝕刻)形成第一接觸孔133。然后剝離光掩模。第一接觸孔133的深度與第一ILD層130的厚度相同。

現(xiàn)在轉(zhuǎn)到圖5，示出了填充第一接觸孔133的空隙的第一導(dǎo)電材料140a。第一導(dǎo)電材料140a沉積在襯底100上方并且過(guò)填充第一接觸孔133，從而使得完全填充第一接觸孔133。通過(guò)化學(xué)機(jī)械拋光(CMP)去除除了第一接觸孔133之外的第一導(dǎo)電材料140a的部分。如圖6所示，因此再次暴露第一ILD層130，并且填充第一接觸孔133的第一導(dǎo)電材料140a的剩余部分成為第一接觸插塞140。第一接觸插塞140由鎢或鎢基合金形成。形成第一接觸插塞140的一種方法包括選擇性鎢化學(xué)汽相沉積(W-CVD)。例如，鎢可以基本上僅沉積在第一接觸孔133的底部處暴露的硅上，并且然后可以用回蝕刻去除鎢的過(guò)度生長(zhǎng)。

如框107中闡述的，在第一ILD層130上沉積蝕刻停止層150。這在圖7中示出，其中，蝕刻停止層150毯狀覆蓋第一ILD層130和第一接觸插塞140。蝕刻停止層150可以由氧化硅、氮化硅、碳化硅、氮氧化硅或它們的組合形成，蝕刻停止層150可以通過(guò)包括低壓化學(xué)汽相沉積(LPCVD)、大氣壓化學(xué)汽相沉積(APCVD)、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)、物理汽相沉積(PVD)、濺射和任何其他合適的沉積工藝的各種沉積技術(shù)形成。

如框109中闡述的，在蝕刻停止層150上沉積第二層間介電(ILD)層160。這在圖8中示出，其中，第二ILD層160毯狀覆蓋蝕刻停止層150。第二ILD層160可以是通過(guò)熱CVD工藝或HDP工藝由摻雜或未摻雜的氧化硅形成的含氧化硅的層，例如，USG、PSG或BPSG。第二ILD層160可以由摻雜或P摻雜的SOG、PTEOS或BPTEOS形成。在沉積第二ILD層160之后，實(shí)施平坦化，例如，CMP。在材料和形成工藝方面，第二ILD層160與第一ILD層130相同。

如框111中闡述的，在第二ILD層160中形成與第一接觸插塞140對(duì)準(zhǔn)的第二接觸插塞170。這在圖9至圖11中示出，其中，在第二ILD層160中形成第二接觸孔163，并且在第二接觸孔163內(nèi)填充第二導(dǎo)電材料170a以形成第二接觸插塞170。再次采用用于形成第一接觸插塞140的相同的光刻圖案化的光刻膠層，為了簡(jiǎn)化和清楚，在圖中省略了該光刻膠層。更具體地，在蝕刻停止層150上設(shè)置具有用于第一接觸插塞140的相同的圖案的光掩模。由于相同的光掩模用于第二接觸孔163，挖出與用于第一接觸孔133恰好相同的圖案，所以不必限定新的光掩模。這節(jié)省了限定另一光掩模的步驟。光掩模暴露位于蝕刻停止層150上面的將被去除的第二ILD層160的部分以產(chǎn)生第二接觸孔163，而剩余部分保留完整。由于使用相同的光掩模，第二接觸孔163承繼第一接觸孔133的位置。如圖9所示，在蝕刻之后，第二接觸孔163穿過(guò)第二ILD層160和蝕刻停止層150并且暴露下面的第一接觸插塞140。

現(xiàn)在轉(zhuǎn)到圖10，示出了填充第二接觸孔163的空隙的第二導(dǎo)電材料170a。第二導(dǎo)電材料170a沉積在第一接觸插塞140上方并且過(guò)填充第二接觸孔163，從而使得完全填充第二接觸孔163。通過(guò)化學(xué)機(jī)械拋光(CMP)去除除了第二接觸孔163之外的第二導(dǎo)電材料170a的部分。如圖11所示，因此再次暴露第二ILD層160，并且填充第二接觸孔163的第二導(dǎo)電材料170a的剩余部分成為第二接觸插塞170。第二接觸插塞170由鎢或鎢基合金形成。在一些實(shí)施例中，第一材料140a和第二材料170a相同。

第一ILD層130和第二ILD層160之間的差別由它們的厚度(高度)引起。如先前討論的，由于晶體管中的組件架構(gòu)，接觸插塞具有較高的高寬比(大于6.9)。通常地，在一個(gè)蝕刻步驟中形成接觸孔。然而，高高寬比意味著蝕刻時(shí)間長(zhǎng)并且殘余物分散在接觸孔的底部處。當(dāng)導(dǎo)電材料填充時(shí)，接觸插塞在端部大大減小，從而產(chǎn)生差的接觸。在本實(shí)施例中，接觸插塞的整個(gè)長(zhǎng)度在第一接觸插塞140和第二接觸插塞170之間分派。換句話說(shuō)，在兩個(gè)單獨(dú)的階段中形成單個(gè)接觸插塞。第一ILD層130的高度限定第一接觸插塞140的深度。接下來(lái)，第二ILD層160限定第二接觸插塞170的深度。然而，第一接觸插塞140和第二接觸插塞170的組合長(zhǎng)度則是單個(gè)接觸插塞的整個(gè)長(zhǎng)度。

第一接觸插塞140的高度為完整的接觸插塞的總長(zhǎng)度的約四分之三，而第二接觸插塞170的高度完成整個(gè)接觸插塞的剩余高度，其為總長(zhǎng)度的約四分之一。第一ILD層130和第二ILD層160分別確定第一接觸插塞140和第二接觸插塞170的尺寸。在兩個(gè)單獨(dú)的階段中形成單個(gè)接觸插塞，并且第一接觸插塞和第二接觸插塞的累計(jì)長(zhǎng)度促成單個(gè)接觸插塞尺寸。另一方面，在兩階段蝕刻工藝中，第一接觸孔133和第二接觸孔163的高寬比大大減小，并且因此需要較少的時(shí)間且產(chǎn)生較少的殘余物，同時(shí)最終的高寬比保持相同。

參照?qǐng)D1中的框113，在第二ILD層上方沉積金屬層。這在圖12中示出，圖12示出了位于第二ILD層160上面的金屬層180。在第二ILD層160上方沉積和圖案化金屬層180以電連接接觸插塞140、170。

現(xiàn)在轉(zhuǎn)到圖13，示出了本發(fā)明的實(shí)施例。柵電極220形成在半導(dǎo)體襯底200上。襯底200是塊狀硅，但是也可以使用諸如絕緣體上硅(SOI)或位于塊狀硅鍺上面的硅層的其他常用的材料和結(jié)構(gòu)。如圖13所示，在襯底200上設(shè)置柵極介電層210，并且在柵極介電層210上設(shè)置浮置柵極多晶硅氧化物222。然后在浮置柵極多晶硅氧化物222上設(shè)置隔離膜223。在隔離膜223上設(shè)置控制柵極多晶硅氧化物224。由此形成柵電極220。在柵電極的任一側(cè)上設(shè)置兩個(gè)介電間隔件225，置于浮置柵極多晶硅氧化物222和控制柵極多晶硅氧化物224的側(cè)面。介電間隔件225可以由氧化物、氮化物、氮氧化物或它們的組合形成。如圖13所示，接觸蝕刻停止層(CESL)226毯狀覆蓋襯底200、間隔件225和控制柵極多晶硅氧化物224的頂部。CESL 226可以由氮化硅、氮氧化硅、碳化硅或它們的組合形成。

在柵極結(jié)構(gòu)上方設(shè)置第一層間介電(ILD)層230以將柵極結(jié)構(gòu)(即，柵極介電層210、柵電極220和介電間隔件225)與隨后形成的接觸孔隔離。將第一ILD層230的頂面減薄和平坦化至預(yù)定高度。在本實(shí)施例中，第一ILD層230具有約4000埃的厚度，這正好能夠電隔離柵電極220。如先前討論的，第一ILD層230的厚度對(duì)應(yīng)于第一接觸孔的高度以避免接觸孔形成的工藝中的高高寬比。第一ILD層應(yīng)該僅占接觸插塞的整個(gè)長(zhǎng)度的約四分之三。接觸孔將確定第一ILD層230的厚度，并且在后期階段確定第二ILD層260的厚度。在6000埃接觸插塞的情況下，第一ILD層230跨越4000埃。第一ILD層230可以是通過(guò)熱化學(xué)汽相沉積(CVD)工藝或高密度等離子體(HDP)工藝由摻雜或未摻雜的氧化硅形成的含氧化硅層，例如，為摻雜的硅酸鹽玻璃(USG)、磷摻雜的硅酸鹽玻璃(PSG)或硼磷硅酸鹽玻璃(BPSG)?？蛇x地，第一ILD層230可以由摻雜或P摻雜的旋涂玻璃(SOG)、PTEOS或BPTEOS形成。

進(jìn)行光刻以圖案化將被去除的第一ILD層230以產(chǎn)生第一接觸孔233，而位于柵極結(jié)構(gòu)上面的光掩模的部分保持完整。第一接觸孔233穿過(guò)第一ILD層230并且暴露下面的襯底200。如圖13所示，第一接觸孔233定位在一對(duì)緊鄰的柵電極220之間。第一導(dǎo)電材料240a填充第一接觸孔233以形成第一接觸插塞240。第一接觸孔233的深度與第一ILD層230的厚度相同。

第一導(dǎo)電材料240a占據(jù)第一接觸孔233的空隙，其中，第一導(dǎo)電材料240a接觸下面的襯底200。第一接觸插塞240由鎢或鎢基合金形成。蝕刻停止層250毯狀覆蓋第一ILD層230和第一接觸插塞240。蝕刻停止層250可以由氧化硅、氮化硅、碳化硅、氮氧化硅或它們的組合形成，蝕刻停止層250可以通過(guò)各種沉積技術(shù)形成。第二ILD層260毯狀覆蓋蝕刻停止層250。在材料和形成工藝方面，第二ILD層260與第一ILD層230相同。然而，第一ILD層230和第二ILD層260的差別起因于厚度。第二ILD層260的厚度占整個(gè)接觸插塞的剩余的四分之一。較薄的第二ILD層260表明第二接觸孔形成中的輕微高寬比，并且因此蝕刻持續(xù)時(shí)間和殘余物大大地減少。第一ILD層230和第二ILD層260的組合尺寸是接觸插塞的最終的高寬比，其大于6.9。

在第二ILD層260中形成第二接觸孔263，并且在第二接觸孔263內(nèi)填充第二導(dǎo)電材料270a以形成第二接觸插塞270。再次采用用于形成第一接觸插塞240的相同的光刻圖案化的光刻膠層。由于使用相同的光掩模，因此，第二接觸孔263承繼第一接觸孔233的位置。第二接觸孔263穿過(guò)第二ILD層260和蝕刻停止層250并且暴露下面的第一接觸插塞240。第二導(dǎo)電材料270a填充第二接觸孔263以形成第二接觸插塞270。第二接觸插塞270由鎢或鎢基合金形成。在一些實(shí)施例中，第一材料240a和第二材料270a相同。在化學(xué)機(jī)械拋光之后，在第二ILD層260上方設(shè)置和圖案化金屬層280以電連接接觸插塞240、270。完成了堆疊接觸件。

如先前討論的，由于晶體管中的組件架構(gòu)，接觸插塞具有較高的高寬比(大于6.9)。通常地，在一個(gè)蝕刻步驟中形成接觸孔。然而，高高寬比意味著蝕刻持續(xù)時(shí)間長(zhǎng)并且殘余物分散在接觸孔的底部處。當(dāng)導(dǎo)電材料填充時(shí)，接觸插塞在端部大大減小，從而產(chǎn)生差的接觸。根據(jù)本發(fā)明，接觸插塞的整個(gè)長(zhǎng)度在第一接觸插塞和第二接觸插塞之間分派。換句話說(shuō)，在兩個(gè)單獨(dú)的階段中形成單個(gè)接觸插塞。第一ILD層的高度限定接觸插塞的部分，而第二ILD層限定接觸插塞的剩余部分。第一接觸插塞和第二接觸插塞的組合形成完整的接觸插塞。在這方面，由于第一ILD層和第二ILD層分派一個(gè)接觸插塞的厚度，所以每個(gè)接觸孔形成中的蝕刻持續(xù)時(shí)間減小。第一ILD層具有僅能夠電隔離柵電極以避免第一接觸孔的形成中的高高寬比的厚度。第二ILD層完成接觸插塞的整個(gè)長(zhǎng)度，從而使得保持原始的高寬比，同時(shí)在蝕刻工藝中產(chǎn)生的殘余物大大減少。也就是說(shuō)，接觸插塞在其整個(gè)跨度上的形狀是均勻的，并且具有良好的導(dǎo)電性。

本發(fā)明的一個(gè)方面提供一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底上形成多個(gè)柵極結(jié)構(gòu)。在柵極結(jié)構(gòu)上沉積第一層間介電層。在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間的第一層間介電層中形成第一接觸插塞。在第一層間介電層上沉積蝕刻停止層。在蝕刻停止層上沉積第二層間介電層。在第二層間介電層中形成與第一接觸插塞對(duì)準(zhǔn)的第二接觸插塞。在第二層間介電層和第二接觸插塞上面沉積金屬層。

在上述方法中，其中，所述第一接觸插塞和第二接觸插塞具有大于6.9的組合高寬比。

在上述方法中，其中，所述第一接觸插塞和所述第二接觸插塞具有相同的寬度，并且所述第一接觸插塞具有比所述第二接觸插塞更長(zhǎng)的長(zhǎng)度。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料，其中，形成所述第二接觸插塞還包括：在所述第二層間介電層上設(shè)置所述光掩模；根據(jù)所述光掩模圖案化所述第二層間介電層以形成第二接觸孔；以及在所述第二接觸孔中沉積第二導(dǎo)電材料。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料，其中，形成所述第二接觸插塞還包括：在所述第二層間介電層上設(shè)置所述光掩模；根據(jù)所述光掩模圖案化所述第二層間介電層以形成第二接觸孔；以及在所述第二接觸孔中沉積第二導(dǎo)電材料，其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料相同。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料，其中，所述第一接觸孔暴露所述半導(dǎo)體襯底。

在上述方法中，其中，在所述第一層間介電層中形成所述第一接觸插塞還包括：將所述第一層間介電層平坦化至能夠使所述柵極結(jié)構(gòu)隔離的高度。

本發(fā)明的另一方面提供了一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底上形成多個(gè)柵極結(jié)構(gòu)。在柵極結(jié)構(gòu)上沉積第一層間介電層。在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間的第一層間介電層中形成第一接觸插塞。在第一層間介電層上沉積蝕刻停止層。在蝕刻停止層上沉積第二層間介電層。在第二層間介電層中形成與第一接觸插塞對(duì)準(zhǔn)的第二接觸插塞。第一接觸插塞和第二接觸插塞具有大于6.9的組合高寬比。在第二層間介電層和第二接觸插塞上面沉積金屬層。

在上述方法中，其中，所述第一接觸插塞和所述第二接觸插塞具有相同的寬度，并且所述第一接觸插塞具有比所述第二接觸插塞更長(zhǎng)的長(zhǎng)度。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料。

在上述方法中，其中，形成所述第二接觸插塞還包括：在所述第二層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第二層間介電層以形成第二接觸孔；以及在所述第二接觸孔中沉積第二導(dǎo)電材料。

在上述方法中，其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料相同。

在上述方法中，其中，形成所述第一接觸插塞還包括：在所述第一層間介電層上設(shè)置光掩模；根據(jù)所述光掩模圖案化所述第一層間介電層以形成第一接觸孔；以及在所述第一接觸孔中沉積第一導(dǎo)電材料，其中，所述第一接觸孔暴露所述半導(dǎo)體襯底。

在上述方法中，其中，在所述第一層間介電層中形成所述第一接觸插塞還包括：將所述第一層間介電層平坦化至能夠使所述柵極結(jié)構(gòu)隔離的高度。

本發(fā)明的又另一方面提供了一種半導(dǎo)體器件，包括：半導(dǎo)體襯底、設(shè)置在半導(dǎo)體襯底上的多個(gè)柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)和半導(dǎo)體襯底上面的第一層間介電層、設(shè)置在每?jī)蓚€(gè)緊鄰的柵極結(jié)構(gòu)之間的第一接觸插塞、設(shè)置在第一層間介電層上的蝕刻停止層、位于蝕刻停止層上面的第二層間介電層、設(shè)置在第一接觸插塞上的第二接觸插塞以及位于第二層間介電層和第二接觸插塞上面的金屬層。第一接觸插塞和第二接觸插塞具有大于6.9的組合高寬比。

在上述半導(dǎo)體器件中，其中，所述第一接觸插塞和所述第二接觸插塞具有相同的寬度，并且所述第一接觸插塞具有比所述第二接觸插塞更長(zhǎng)的長(zhǎng)度。

在上述半導(dǎo)體器件中，其中，所述第一接觸插塞與所述半導(dǎo)體襯底接觸。

在上述半導(dǎo)體器件中，其中，所述第一接觸插塞和所述第二接觸插塞由鎢或鎢基合金制成。

在上述半導(dǎo)體器件中，其中，所述第一層間介電層具有能夠使所述柵極結(jié)構(gòu)隔離的高度。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。