本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別是涉及一種MOSFET；本發(fā)明還涉及一種溝槽刻蝕工藝方法。

背景技術(shù)：

外延填充型的超結(jié)MOSFET制作時，需要采用深槽刻蝕工藝，如溝槽的深度>30微米。由刻蝕機臺本身固有屬性所決定，溝槽深度在晶圓片內(nèi)有接近10％的差異。而深度的變化會直接影響到器件的擊穿電壓。為了保證器件的可制造性，在設(shè)計和制造中需考慮深度波動帶來的電性參數(shù)變化，通常需要設(shè)計者有意識地降低器件應(yīng)用等級。

如圖1A和圖1B所示，是現(xiàn)有溝槽刻蝕工藝方法形成的溝槽相同寬度不同位置處的深度比較示意圖；現(xiàn)有溝槽刻蝕方法包括如下步驟：

首先、提供一半導(dǎo)體襯底(Sub)如硅襯底101，半導(dǎo)體襯底101在圖1A中也用Sub表示，在半導(dǎo)體襯底101表面形成外延層102。

接著、在外延層102的表面形成硬質(zhì)掩模層103。之后采用光刻刻蝕工藝溝槽形成區(qū)域的硬質(zhì)掩模層103去除。

接著、以硬質(zhì)掩模層103為掩模對外延層102進行刻蝕形成溝槽。

由于在集成電路制造工藝中個，一片半導(dǎo)體襯底101上會集成多個器件，故在同一片半導(dǎo)體襯底101的表面會形成多個溝槽。圖1A中的溝槽201a和圖1B中的溝槽201b表示在同一片半導(dǎo)體襯底101的不同位置處形成的溝槽。由刻蝕機臺本身固有屬性所決定，溝槽深度在晶圓片內(nèi)有接近10％的差異，也即溝槽201a和溝槽201b之間會有接近10％的差異。

如圖2A和圖2B所示，是現(xiàn)有溝槽刻蝕工藝方法形成的溝槽不同寬度的深度比較示意圖；同一采用上述現(xiàn)有溝槽刻蝕工藝方法，在同一片半導(dǎo)體襯底101上可能需要不同寬度的溝槽，如圖2A中的溝槽201c的寬度就小于溝槽201d的寬度，由于溝槽刻蝕時是采用相同的工藝同時進行，溝槽201d的寬度大會使得溝槽201d的深度也深。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種溝槽刻蝕工藝方法，能實現(xiàn)對溝槽深度的精確控制，保證晶圓片內(nèi)不同位置、不同尺寸的溝槽具有相同的深度，從而極大地提高工藝穩(wěn)定性。

為解決上述技術(shù)問題，本發(fā)明提供的溝槽刻蝕工藝方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面形成第一外延層。

步驟二、在所述第一外延層表面形成介質(zhì)膜的圖形，所述介質(zhì)膜覆蓋區(qū)域設(shè)置在溝槽的形成區(qū)域。

步驟三、在形成有所述介質(zhì)膜圖形的所述第一外延層表面進行外延生長形成第二外延層。

步驟四、采用光刻工藝在所述第二外延層表面定義出所述溝槽的形成區(qū)域并對所述溝槽的形成區(qū)域中的所述第二外延層進行第一次刻蝕形成所述溝槽，所述第一次刻蝕為各向異性刻蝕，以所述介質(zhì)膜作為所述第一次刻蝕的阻擋層并使所述第一次刻蝕停止在所述介質(zhì)膜上，同一所述半導(dǎo)體襯底上不同位置處的不同寬度或相同寬度的所述溝槽的深度都相同。

步驟五、去除所述介質(zhì)膜。

進一步的改進是，步驟二中所述介質(zhì)膜覆蓋區(qū)域大于后續(xù)步驟四中定義的所述溝槽的形成區(qū)域，以提高刻蝕形成的所述溝槽和所述介質(zhì)膜之間的對準(zhǔn)冗余。

進一步的改進是，步驟四的所述第一次刻蝕完成后所述溝槽的寬度小于對應(yīng)的所述介質(zhì)膜的覆蓋區(qū)域的寬度，在步驟五的去除所述介質(zhì)膜之前，還包括步驟：

對所述第二外延層進行第二次刻蝕，所述第二次刻蝕為各向同性刻蝕，所述第二次刻蝕使所述溝槽的寬度擴大到大于所述介質(zhì)膜的覆蓋區(qū)域的寬度。

進一步的改進是，所述半導(dǎo)體襯底為硅襯底，所述第一外延層為硅外延層，所述第二外延層為硅外延層。

進一步的改進是，所述介質(zhì)膜為氧化硅或氮化硅，所述介質(zhì)膜通過淀積工藝形成，之后采用光刻刻蝕工藝形成所述介質(zhì)膜的圖形結(jié)構(gòu)。

進一步的改進是，所述介質(zhì)膜為氧化硅，所述介質(zhì)膜采用局部場氧化工藝形成，包括如下分步驟：

步驟21、在所述半導(dǎo)體襯底表面形成第一氮化硅層，對所述第一氮化硅層進行光刻刻蝕，所述第一氮化硅層的開口區(qū)域暴露出需要形成所述介質(zhì)膜的所述第一外延層的表面。

步驟22、進行局部場氧化在所述第一氮化硅層的開口區(qū)域中形成氧化硅并由該氧化硅組成所述介質(zhì)膜。

步驟23、去除所述第一氮化硅層。

進一步的改進是，步驟四包括如下分步驟：

步驟41、在所述第二外延層表面形成硬質(zhì)掩模層。

步驟42、采用光刻工藝定義出所述溝槽的形成區(qū)域。

步驟43、對所述硬質(zhì)掩模層進行刻蝕，所述硬質(zhì)掩模層的開口區(qū)域?qū)⑺鰷喜鄣男纬蓞^(qū)域打開。

步驟44、以所述硬質(zhì)掩模層為掩模對所述第二外延層進行所述第一次刻蝕。

所述硬質(zhì)掩模層需要在后續(xù)步驟五去除所述介質(zhì)膜之后去除。

進一步的改進是，所述硬質(zhì)掩模層由氮化硅組成或由氧化硅和氮化硅疊加形成。

進一步的改進是，步驟五去除所述介質(zhì)膜之后，還包括在所述溝槽的側(cè)面和底部表面形成犧牲氧化層并去除所述犧牲氧化層的步驟。

進一步的改進是，所述溝槽用于形成超結(jié)結(jié)構(gòu)，還包括如下步驟：

步驟六、在所述溝槽中填充第三外延層，所述第一外延層和所述第二外延層都為第一導(dǎo)電類型，所述第三外延層為第一導(dǎo)電類型，由填充于所述溝槽中的所述第三外延層和各所述溝槽之間的所述第二外延層組成P型柱和N型柱交替排列的超結(jié)結(jié)構(gòu)。

進一步的改進是，超結(jié)結(jié)構(gòu)用于超結(jié)器件，步驟六之后，還包括如下步驟：

步驟七、形成柵極結(jié)構(gòu)。

步驟八、形成體區(qū)。

步驟九、在所述體區(qū)表面形成源區(qū)。

步驟十、形成層間膜、接觸孔和正面金屬層。

進一步的改進是，步驟七中的所述柵極結(jié)構(gòu)為平面柵結(jié)構(gòu)，由疊加于所述超結(jié)結(jié)構(gòu)表面的柵介質(zhì)層和多晶硅柵組成。

進一步的改進是，步驟七中的所述柵極結(jié)構(gòu)為溝槽柵結(jié)構(gòu)，在所述超結(jié)結(jié)構(gòu)的頂部形成有較所述超結(jié)結(jié)構(gòu)的溝槽更淺的柵極溝槽，在所述柵極溝槽的側(cè)面和底部表面形成有柵介質(zhì)膜，在形成有所述柵介質(zhì)膜的所述柵極溝槽中填充有多晶硅柵。

進一步的改進是，所述溝槽的深度大于30微米。

進一步的改進是，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；或者，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

本發(fā)明通過將外延層分兩次形成，并在第一次形成的第一外延層表面形成介質(zhì)膜的圖形結(jié)構(gòu)，通過將介質(zhì)膜覆蓋區(qū)域設(shè)置在溝槽的形成區(qū)域，使得后續(xù)進行溝槽刻蝕時能以介質(zhì)膜作為刻蝕阻擋層并使溝槽停止在介質(zhì)膜上，這樣能實現(xiàn)同一半導(dǎo)體襯底上不同位置處的不同寬度或相同寬度的溝槽的深度都相同；所以本發(fā)明能實現(xiàn)對溝槽深度的精確控制，保證晶圓片內(nèi)不同位置、不同尺寸的溝槽具有相同的深度，所以本發(fā)明能改善溝槽深度面內(nèi)均勻性并極大地提高工藝穩(wěn)定性，進而能提高器件的電性參數(shù)的均勻性，使器件發(fā)揮最佳性能。

另外，本發(fā)明工藝簡單，進行在外延層的形成過程中增加一次形成介質(zhì)膜的圖形結(jié)構(gòu)即可。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細的說明：

圖1A和圖1B是現(xiàn)有溝槽刻蝕工藝方法形成的溝槽相同寬度不同位置處的深度比較示意圖；

圖2A和圖2B是現(xiàn)有溝槽刻蝕工藝方法形成的溝槽不同寬度的深度比較示意圖；

圖3是本發(fā)明實施例溝槽刻蝕工藝方法的流程圖；

圖4A-圖4J是本發(fā)明實施例溝槽刻蝕工藝方法的各步驟中的器件結(jié)構(gòu)示意圖。

具體實施方式

如圖3所示，是本發(fā)明實施例溝槽刻蝕工藝方法的流程圖；如圖4A至圖4J所示，是本發(fā)明實施例溝槽刻蝕工藝方法的各步驟中的器件結(jié)構(gòu)示意圖；本發(fā)明實施例溝槽刻蝕工藝方法包括如下步驟：

步驟一、如圖4A所示，提供一半導(dǎo)體襯底1，在所述半導(dǎo)體襯底1表面形成第一外延層2。圖4A中，半導(dǎo)體襯底1中標(biāo)注了Sub，第一外延層2中標(biāo)注了EPI1。

較佳為，所述半導(dǎo)體襯底1為硅襯底，所述第一外延層2為硅外延層。后續(xù)形成的第二外延層4也為硅外延層。

步驟二、在所述第一外延層2表面形成介質(zhì)膜3的圖形，所述介質(zhì)膜3覆蓋區(qū)域設(shè)置在溝槽303的形成區(qū)域。較佳為，所述介質(zhì)膜3覆蓋區(qū)域大于后續(xù)步驟四中定義的所述溝槽303的形成區(qū)域，以提高刻蝕形成的所述溝槽303和所述介質(zhì)膜3之間的對準(zhǔn)冗余。

本發(fā)明實施例中，所述介質(zhì)膜3為氧化硅，所述介質(zhì)膜3采用局部場氧化工藝形成，包括如下分步驟：

步驟21、如圖4B所示，在所述半導(dǎo)體襯底1表面形成第一氮化硅層301，在其它實施例中，也能在第一氮化硅層301的底部形成一層氧化硅層以減少應(yīng)力。

對所述第一氮化硅層301進行光刻刻蝕，所述第一氮化硅層301的開口區(qū)域暴露出需要形成所述介質(zhì)膜3的所述第一外延層2的表面。

步驟22、如圖4B所示，進行局部場氧化在所述第一氮化硅層301的開口區(qū)域中形成氧化硅并由該氧化硅組成所述介質(zhì)膜3。

步驟23、如圖4C所示，去除所述第一氮化硅層301。

在其它實施例中，也能為：所述介質(zhì)膜3為氧化硅或氮化硅，所述介質(zhì)膜3通過淀積工藝形成，之后采用光刻刻蝕工藝形成所述介質(zhì)膜3的圖形結(jié)構(gòu)。

步驟三、如圖4D所示，在形成有所述介質(zhì)膜3圖形的所述第一外延層2表面進行外延生長形成第二外延層4。圖4D中，第二外延層4中標(biāo)注了EPI2。

步驟四、采用光刻工藝在所述第二外延層4表面定義出所述溝槽303的形成區(qū)域并對所述溝槽303的形成區(qū)域中的所述第二外延層4進行第一次刻蝕形成所述溝槽303，所述第一次刻蝕為各向異性刻蝕，以所述介質(zhì)膜3作為所述第一次刻蝕的阻擋層并使所述第一次刻蝕停止在所述介質(zhì)膜3上，同一所述半導(dǎo)體襯底1上不同位置處的不同寬度或相同寬度的所述溝槽303的深度都相同。

本發(fā)明實施例中，步驟四包括如下分步驟：

步驟41、如圖4E所示，在所述第二外延層4表面形成硬質(zhì)掩模層302。較佳為，所述硬質(zhì)掩模層302由氮化硅組成或由氧化硅和氮化硅疊加形成。

步驟42、如圖4E所示，采用光刻工藝定義出所述溝槽303的形成區(qū)域。

步驟43、如圖4E所示，對所述硬質(zhì)掩模層302進行刻蝕，所述硬質(zhì)掩模層302的開口區(qū)域?qū)⑺鰷喜?03的形成區(qū)域打開。

步驟44、如圖4E所示，以所述硬質(zhì)掩模層302為掩模對所述第二外延層4進行所述第一次刻蝕。

較佳為，如圖4E所示，所述第一次刻蝕完成后所述溝槽303的寬度小于對應(yīng)的所述介質(zhì)膜3的覆蓋區(qū)域的寬度。之后還包括步驟：

如圖4F所示，對所述第二外延層4進行第二次刻蝕，所述第二次刻蝕為各向同性刻蝕，所述第二次刻蝕使所述溝槽303的寬度擴大到大于所述介質(zhì)膜3的覆蓋區(qū)域的寬度。

步驟五、如圖4G所示，去除所述介質(zhì)膜3。

如圖4H所示，在所述溝槽303的側(cè)面和底部表面形成犧牲氧化層304。

如圖4I所示，去除所述犧牲氧化層304的步驟。

之后去除所述硬質(zhì)掩模層302。

如圖4J所示，所述溝槽303用于形成超結(jié)結(jié)構(gòu)，還包括如下步驟：

步驟六、在所述溝槽303中填充第三外延層5，所述第一外延層2和所述第二外延層4都為第一導(dǎo)電類型，所述第三外延層5為第一導(dǎo)電類型，由填充于所述溝槽303中的所述第三外延層5和各所述溝槽303之間的所述第二外延層4組成P型柱和N型柱交替排列的超結(jié)結(jié)構(gòu)。本發(fā)明實施例中，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。在其它實施例中也能為：所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

如圖4J所示，超結(jié)結(jié)構(gòu)用于超結(jié)器件，步驟六之后，還包括如下步驟：

步驟七、形成柵極結(jié)構(gòu)。本發(fā)明實施例中，所述柵極結(jié)構(gòu)為平面柵結(jié)構(gòu)，由疊加于所述超結(jié)結(jié)構(gòu)表面的柵介質(zhì)層如柵氧化層和多晶硅柵7組成。

在其它實施例中也能為：所述柵極結(jié)構(gòu)為溝槽柵結(jié)構(gòu)，在所述超結(jié)結(jié)構(gòu)的頂部形成有較所述超結(jié)結(jié)構(gòu)的溝槽303更淺的柵極溝槽303，在所述柵極溝槽303的側(cè)面和底部表面形成有柵介質(zhì)膜3，在形成有所述柵介質(zhì)膜3的所述柵極溝槽303中填充有多晶硅柵。

步驟八、形成體區(qū)6。

步驟九、在所述體區(qū)6表面形成源區(qū)8。

步驟十、形成層間膜9、接觸孔10和正面金屬層12。在接觸孔10的底部還形成有接觸注入層11。正面金屬層12圖形化形成源極和柵極，源極通過接觸孔10和底部的源區(qū)8以及接觸孔注入層11和體區(qū)6接觸；柵極通過接觸孔10和底部的多晶硅柵7接觸。

對應(yīng)N型超結(jié)器件，所述體區(qū)6為P型摻雜，所述源區(qū)為N型重摻雜，所述接觸注入層11為P型重摻雜；所述體區(qū)6形成于P型柱的頂部。進行P型和N型進行適應(yīng)性的互換能得到P型超結(jié)器件。

如果所述超結(jié)器件為超結(jié)MOSFET器件，則還包括在所述半導(dǎo)體襯底1的背面形成漏區(qū)以及形成背面金屬層的步驟，背面金屬層和漏區(qū)接觸引出漏極。

本發(fā)明實施例方法形成的所述溝槽303為深溝槽，深度大于30微米。本發(fā)明實施例方法所形成的溝槽不僅能應(yīng)用于上述超結(jié)結(jié)構(gòu)以及對應(yīng)的超結(jié)器件中，還能應(yīng)用于MEMS中。

以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。