本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

當(dāng)前，電子設(shè)備對(duì)于我們的日常生活是不可或缺的，其涉及并包含很多的電子組件。在電子工業(yè)中，由管芯組成的電子組件被廣泛地應(yīng)用到多種電子裝備和應(yīng)用中。隨著電子工業(yè)的進(jìn)步，電子組件的小型化和更高功能日漸突出。對(duì)電子組件的小型化和更高功能的要求導(dǎo)致更復(fù)雜且更密集的配置。

電子工業(yè)的主要趨勢(shì)是使得電子組件更輕、更小、更多功能、更強(qiáng)大、更可靠且更便宜。因此，晶圓級(jí)封裝(WLP)技術(shù)已獲得越來(lái)越多的人心。這種技術(shù)提供了對(duì)電子組件在晶圓級(jí)上的制造，并且被廣泛的應(yīng)用以便滿足對(duì)電子組件的小型化和更高功能的持續(xù)要求。

隨著晶圓級(jí)封裝的應(yīng)用和復(fù)雜性增加，對(duì)于穩(wěn)定性和可靠性存在更多的挑戰(zhàn)。由此，持續(xù)尋求著對(duì)WLP的結(jié)構(gòu)和方法的改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體管芯；介電材料，圍繞所述半導(dǎo)體管芯以形成集成半導(dǎo)體封裝件；接觸件，耦合至所述集成半導(dǎo)體封裝件并且配置為用于所述集成半導(dǎo)體封裝件的接地端子；以及電磁干擾(EMI)屏蔽罩，基本封閉所述集成半導(dǎo)體封裝件，其中，所述電磁干擾屏蔽罩通過(guò)設(shè)置在所述集成半導(dǎo)體封裝件中的路徑與所述接觸件耦合。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：半導(dǎo)體管芯；第一模塑，圍繞所述半導(dǎo)體管芯的側(cè)壁；介電層，位于所述模塑和所述半導(dǎo)體管芯上方；導(dǎo)電結(jié)構(gòu)，位于所述介電層中，其中，所述導(dǎo)電結(jié)構(gòu)包括電耦合至所述半導(dǎo)體管芯的導(dǎo)電跡線；第二模塑，位于所述介電層上方，其中，使所述第一模塑、所述介電層和所述第二模塑成型以形成集成半導(dǎo)體封裝件；以及導(dǎo)電層，至少覆蓋所述集成半導(dǎo)體封裝件的外表面的一部分，其中，所述導(dǎo)電層電耦合至所述集成半導(dǎo)體封裝件的接地端子。

本發(fā)明的實(shí)施例還提供了一種制造半導(dǎo)體器件的方法，包括：提供半導(dǎo)體管芯；利用介電材料圍繞所述半導(dǎo)體管芯的側(cè)壁；在所述半導(dǎo)體管芯上方形成后鈍化互連件(PPI)并且將所述后鈍化互連件與所述半導(dǎo)體管芯電耦合；將所述半導(dǎo)體管芯和所述后鈍化互連件成型到集成半導(dǎo)體封裝件中；利用導(dǎo)電層覆蓋所述集成半導(dǎo)體封裝件的外表面的至少一部分，其中，所述導(dǎo)電層與所述外表面的所述部分的形貌共形；以及在所述集成半導(dǎo)體封裝件內(nèi)側(cè)形成電耦合至所述集成半導(dǎo)體封裝件的接地端子和所述導(dǎo)電層的導(dǎo)電路徑。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據(jù)一些實(shí)施例的抗電磁干擾(EMI)半導(dǎo)體器件。

圖1A是根據(jù)一些實(shí)施例的沿著圖1中的AA’的截面圖。

圖2是根據(jù)一些實(shí)施例的沿著圖1A中的線BB’的半導(dǎo)體器件的俯視圖。

圖3是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的截面圖。

圖4是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的俯視圖。

圖4A是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的一部分的俯視圖。

圖5A是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的一部分的俯視圖。

圖5B是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的一部分的俯視圖。

圖5C是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的一部分的俯視圖。

圖6是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的截面圖。

圖6A至圖6C是根據(jù)一些實(shí)施例的半導(dǎo)體器件的導(dǎo)電跡線的一部分。

圖7是根據(jù)一些實(shí)施例的抗電磁干擾半導(dǎo)體器件的截面圖。

圖7A是根據(jù)一些實(shí)施例的圖7中的抗電磁干擾半導(dǎo)體器件的俯視圖。

圖8A至圖8E分別表示根據(jù)一些實(shí)施例的若干抗電磁干擾半導(dǎo)體器件的截面圖。

圖9A至圖9G是根據(jù)一些實(shí)施例的制造抗電磁干擾半導(dǎo)體器件的方法的操作。

圖10A至圖10B是根據(jù)一些實(shí)施例的制造抗電磁干擾半導(dǎo)體器件的方法的操作。

圖11A至圖11D是根據(jù)一些實(shí)施例的制造抗電磁干擾半導(dǎo)體器件的方法的操作。

圖12A至圖12D是根據(jù)一些實(shí)施例的制造抗電磁干擾半導(dǎo)體器件的方法的操作。

圖13A至圖13C是根據(jù)一些實(shí)施例的制造抗電磁干擾半導(dǎo)體器件的方法的操作。

具體實(shí)施方式

為了實(shí)施本發(fā)明的不同部件，以下公開(kāi)內(nèi)容提供了許多不同的實(shí)施例或?qū)嵗?。以下描述元件和布置的特定示例以?jiǎn)化本發(fā)明。當(dāng)然這些僅僅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實(shí)施例，并且也可包括其中額外的部件形成在第一部件和第二部件之間的實(shí)施例，使得第一和第二部件不直接接觸。另外，本發(fā)明可以在各個(gè)實(shí)施例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)只是為了簡(jiǎn)明的目的且其本身并不指定各個(gè)實(shí)施例和/或所討論的結(jié)構(gòu)之間的關(guān)系。

此外，為便于描述，在本文中可以使用諸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等的空間相對(duì)位置術(shù)語(yǔ)，以描述如圖中所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且因此可以對(duì)本文中使用的空間相對(duì)位置描述符作同樣地解釋。

在本發(fā)明中，半導(dǎo)體器件設(shè)置成具有用于保護(hù)半導(dǎo)體組件免于外部EMI(電磁干擾)擾動(dòng)的屏蔽罩。該半導(dǎo)體組件通過(guò)利用多輸入(fan-in，或稱為“扇入”)或多輸出(fan-out，或稱為“扇出”)技術(shù)操作而在晶圓級(jí)封裝件上進(jìn)行制造。該屏蔽罩是半導(dǎo)體器件的最外部的外殼并且將半導(dǎo)體組件基本圍在半導(dǎo)體器件內(nèi)側(cè)。此外，該屏蔽罩還耦合至半導(dǎo)體器件的接地端子。

在圖1中，示出了抗EMI半導(dǎo)體器件100。該半導(dǎo)體器件100包括屏蔽罩105以覆蓋居于其內(nèi)側(cè)的至少一個(gè)半導(dǎo)體組件。該屏蔽罩105能夠防止或削弱外部EM，其可對(duì)半導(dǎo)體組件帶來(lái)噪音。在本發(fā)明中，屏蔽罩105是不透明的，因此本文呈現(xiàn)沿著線AA’的截面以幫助進(jìn)一步描述半導(dǎo)體器件100的內(nèi)部。圖1A是沿著AA’的截面圖。在半導(dǎo)體器件100中，屏蔽罩105內(nèi)側(cè)的空間基本由集成半導(dǎo)體封裝件所充滿，該集成半導(dǎo)體封裝件包括諸如填充物和半導(dǎo)體組件的材料。該集成半導(dǎo)體封裝件包括定位在器件100內(nèi)側(cè)的半導(dǎo)體管芯101和被可選地選擇以支撐半導(dǎo)體管芯101的襯底121。半導(dǎo)體管芯101的側(cè)壁由第一層級(jí)介電層103所圍繞。第一層級(jí)介電層103的頂面103a與半導(dǎo)體管芯101的頂面101a基本共面。第二層級(jí)104位于半導(dǎo)體管芯101的頂面101a上方。

中間區(qū)域110夾在第一層級(jí)介電層103和第二層級(jí)介電層104之間。中間區(qū)域110的一部分還位于半導(dǎo)體管芯101和第二層級(jí)之間。

電子組件102可以可選地插入到第二層級(jí)104中并且通過(guò)中間區(qū)域110中的導(dǎo)電結(jié)構(gòu)與半導(dǎo)體管芯101電耦合。半導(dǎo)體管芯101和電子組件102集成以執(zhí)行多種功能，諸如無(wú)線信號(hào)傳輸、數(shù)據(jù)處理、照明等。

屏蔽罩105將外部EMI過(guò)濾掉以確保半導(dǎo)體器件100能夠恰當(dāng)?shù)剡\(yùn)行。屏蔽罩105共形地覆蓋集成半導(dǎo)體封裝件的外表面的至少一部分而不在其間產(chǎn)生任何間隙。如圖1A中所示，屏蔽罩105共形地封閉集成半導(dǎo)體封裝件的側(cè)壁和頂面，而同時(shí)保留半導(dǎo)體管芯101的底部不被覆蓋。可拆分襯底121布置在半導(dǎo)體管芯101下方以密封集成半導(dǎo)體封裝件的底部。在一些實(shí)施例中，屏蔽罩105的形狀遵循集成半導(dǎo)體封裝件的外表面的至少一部分的形貌。

中間區(qū)域110內(nèi)側(cè)的導(dǎo)電結(jié)構(gòu)包括導(dǎo)電結(jié)構(gòu)的至少兩部分。該導(dǎo)電結(jié)構(gòu)的第一部分107a配置為與半導(dǎo)體管芯101電耦合。在一些實(shí)施例中，電子組件102通過(guò)第一部分107a與半導(dǎo)體管芯101電耦合。第一部分107a導(dǎo)電跡線在半導(dǎo)體管芯101的有源區(qū)域和電子組件102的有源區(qū)域之間提供通路。在一些實(shí)施例中，第一部分107a導(dǎo)電跡線是集成半導(dǎo)體封裝件的RDL(再分布層)或互連通孔。第一部分107a還被稱作導(dǎo)電結(jié)構(gòu)的有源部分。

導(dǎo)電結(jié)構(gòu)的第二部分107b配置為將屏蔽罩105與地面耦合。第二部分導(dǎo)電跡線107b未連接至半導(dǎo)體管芯101或電子組件102的任意有源接觸件。第二部分導(dǎo)電跡線107b在屏蔽罩105和地面之間提供了放電路徑以便有效地降低噪音。

在一些實(shí)施例中，與第一部分107a相比較，第二部分107b圍繞著靠近屏蔽罩105的區(qū)域設(shè)置，該第一部分設(shè)置在半導(dǎo)體管芯101或電子組件102的有源區(qū)域上方。如圖1a中所示，不同于靠近集成半導(dǎo)體封裝件的中央?yún)^(qū)域設(shè)置的第一部分，第二部分107b設(shè)置為靠近集成半導(dǎo)體封裝件的周?chē)鷧^(qū)域。第二部分107b還稱作導(dǎo)電結(jié)構(gòu)的偽部。

第二部分107b的一端連接于屏蔽罩105，而同時(shí)第二部分107b的另一端連接于TIV 132(隔離件貫通孔)。該TIV 132為嵌在第一層級(jí)介電層103中的導(dǎo)電柱或跡線。該TIV 132沿著基本平行于半導(dǎo)體管芯101的厚度的方向朝上延伸。在一些實(shí)施例中，TIV 132延伸穿過(guò)第一層級(jí)介電層103的厚度。TIV 132的一端延伸到第一層級(jí)介電層103的頂面103a而TIV 132的另一端延伸至第一層級(jí)介電層103的底面103b。TIV 132在第一層級(jí)介電層103的頂面103a處連接于導(dǎo)電結(jié)構(gòu)的第二部分107b，并且在第一層級(jí)介電層103的底面103b處連接于接觸件126。接觸件126設(shè)計(jì)為與地耦合。第二部分導(dǎo)電跡線107b和TIV 132一起形成導(dǎo)電路徑，該導(dǎo)電路徑配置為將屏蔽罩105與地連接。

圖2是沿著線BB’的半導(dǎo)體器件的俯視圖。外環(huán)105是覆蓋集成半導(dǎo)體封裝件的屏蔽罩。屏蔽罩105內(nèi)側(cè)的區(qū)域是集成半導(dǎo)體封裝件。第二部分107b的兩段分別定位在左側(cè)和右側(cè)。每個(gè)第二部分導(dǎo)電跡線107b都在一端連接至屏蔽罩105而在另一端連接至TIV 132。在該器件的外圍中，集成半導(dǎo)體封裝件的導(dǎo)電密封環(huán)128設(shè)置在屏蔽罩105內(nèi)側(cè)以保護(hù)設(shè)置在其內(nèi)的電子組件(圖1a中的管芯101和組件102)。在密封環(huán)128內(nèi)側(cè)，存在布置為用于設(shè)置在集成半導(dǎo)體封裝件中的電子組件的互連的若干導(dǎo)電塊，該導(dǎo)電塊是第一部分導(dǎo)電跡線107a。密封環(huán)128通過(guò)第二部分導(dǎo)電跡線107b電耦合至屏蔽罩105。換句話說(shuō)，密封環(huán)128是將屏蔽罩105連接至地的路徑的一部分。在一些實(shí)施例中，密封環(huán)128是多層級(jí)結(jié)構(gòu)并且包括超過(guò)一層級(jí)的導(dǎo)電部件，其具有插入在不同層級(jí)的導(dǎo)電部件之間的介電層。

在一些實(shí)施例中，中間區(qū)域110可以更復(fù)雜。如圖3中所示，在中間區(qū)域110中存在三層級(jí)導(dǎo)電結(jié)構(gòu)。每層級(jí)分別具有第一部分導(dǎo)電跡線107a和第二部分導(dǎo)電跡線107b，該第一部分導(dǎo)電跡線配置為在管芯101和組件102之間互連，該第二部分導(dǎo)電跡線配置為接地路徑的一部分以與屏蔽罩105連接。定位在不同層級(jí)中的第二部分由至少一個(gè)互連通孔107c連接。第一層級(jí)導(dǎo)電跡線107b-1在一端連接至屏蔽罩105并且在另一端連接于第一TIV 132a。第一TIV 132a還延伸之底面103b并且耦合于接地接觸件136。第二層級(jí)導(dǎo)電跡線107b-2在一端連接至屏蔽罩105并在另一端連接至互連通孔107c-1。互連通孔107c-1還延伸以連接于第一層級(jí)導(dǎo)電跡線107b-1的一部分，并且通過(guò)TIV 132b耦合于接地接觸件136。第三層級(jí)導(dǎo)電跡線107b-3在一端連接至屏蔽罩105，并在另一端連接至互連通孔107c-2?；ミB通孔107c-2在中間區(qū)域110的介電部分中延伸，并且還連接于第二層級(jí)導(dǎo)電跡線107b-2。多層級(jí)導(dǎo)電結(jié)構(gòu)107為屏蔽罩105提供了很多接觸件，因此在屏蔽罩上的電荷能夠通過(guò)若干不同的路徑傳導(dǎo)至接地接觸件136。

導(dǎo)電跡線結(jié)構(gòu)可以被布置成不同的圖案。圖4是連接于中間區(qū)域中的導(dǎo)電跡線結(jié)構(gòu)的屏蔽罩105的俯視圖。該集成半導(dǎo)體封裝件是由屏蔽罩105封閉的區(qū)域。集成半導(dǎo)體封裝件的密封環(huán)128通過(guò)若干導(dǎo)電跡線170b-c(出于簡(jiǎn)化考慮，附圖中省略了部分107a)耦合于屏蔽罩105。該導(dǎo)電跡線具有其他部分107b-d，該其他部分還從密封環(huán)128朝向集成半導(dǎo)體封裝件的中央?yún)^(qū)域延伸。導(dǎo)電跡線107b的每個(gè)延伸段107b-d可以通過(guò)TIV耦合至地。

圖4A是放大部分俯視圖以示出多層級(jí)導(dǎo)電結(jié)構(gòu)，其包括配置為接地路徑的一部分。附圖中被省略了介于不同層級(jí)導(dǎo)電跡線之間的介電層。圖3中的數(shù)字符號(hào)在此用于相似的部件。第一層級(jí)導(dǎo)電跡線107b-1和第二層級(jí)導(dǎo)電跡線107b-2鄰近屏蔽罩105設(shè)置，其中，這兩者都是偽部并且電連接至屏蔽罩105。第一層級(jí)導(dǎo)電跡線170b-1位于第二層級(jí)導(dǎo)電跡線107b-2下面，從而使得第一層級(jí)導(dǎo)電跡線107b-1的一部分可以隱藏在第二層級(jí)導(dǎo)電跡線107b-2下面。第二層級(jí)導(dǎo)電跡線107b-2設(shè)計(jì)成具有齒形部170b-2a和朝向集成半導(dǎo)體封裝件的中央部分延伸的一部分107b-2b。第二層級(jí)導(dǎo)電跡線107b-2還具有位于密封環(huán)128內(nèi)側(cè)的偽襯墊107b-2c。在一些實(shí)施例中，位于每層級(jí)中的偽部與有源部分同時(shí)形成，其電耦合于如圖1中的半導(dǎo)體管芯101或電子組件102。連接導(dǎo)電跡線的屏蔽罩的形成操作與用于形成有源部分的操作共用相同的掩模。

TIV的布置可以改變并且它們中的一些如從圖5a至圖5c所圖示出的。在圖5a中，TIV 132設(shè)置在密封環(huán)128內(nèi)并且連接于導(dǎo)電跡線107b的延伸部分。在與該延伸部相對(duì)的另一端，導(dǎo)電跡線107b還連接于屏蔽罩105。在圖5b中，一些TIV 132如圖5a中的TIV那樣設(shè)置在密封環(huán)128內(nèi)，并且一些TIV 132設(shè)置在密封環(huán)128下面。TIV 132、不同的TIV可形成交錯(cuò)的圖案，從而使得TIV 132的密度增加以便使得連接至接地接觸件的路徑的量增加。圖5c是示出位于密封環(huán)128和導(dǎo)電跡線107b下面的條帶狀TIV 132的另一實(shí)施例。在一些實(shí)施例中，TIV可以具有至少兩種不同的高度以便連接至定位在不同層級(jí)中的導(dǎo)電跡線107。

除了將屏蔽罩接地路徑放置在中間區(qū)域中外，另一種途徑是設(shè)計(jì)一種位于或鄰近第一層級(jí)介電層的路徑。圖6是半導(dǎo)體器件200的截面圖并且一些參考標(biāo)記在以下實(shí)施例中被用于前面提到的實(shí)施例中描述的相似部件或元件。半導(dǎo)體器件200類(lèi)似于圖1中的半導(dǎo)體器件100，然而，半導(dǎo)體器件200還包括定位在第一層級(jí)介電層103中的導(dǎo)電跡線132a。導(dǎo)電跡線132a基本垂直于半導(dǎo)體管芯101的側(cè)壁101d延伸。導(dǎo)電跡線132a在一端連接至屏蔽罩105并在另一端連接至TIV 132b。屏蔽罩105上的電荷能夠通過(guò)包括導(dǎo)電跡線132a和TIV 132b的路徑流至接地端子、接觸件126。相較于圖1中的半導(dǎo)體器件100，導(dǎo)電跡線132a為屏蔽罩105提供了附加的接地路徑。在一些實(shí)施例中，可以去除中間區(qū)域110中的導(dǎo)電跡線107b，從而使得屏蔽罩接地路徑僅僅設(shè)置在第一層級(jí)介電層103上。在一些實(shí)施例中，位于中間區(qū)域110中的導(dǎo)電跡線107b的一部分配置為密封環(huán)。圖6A至圖6C圖示了設(shè)置在邊緣處的導(dǎo)電跡線的一部分以作為密封環(huán)128。該密封環(huán)128配置為在一端128a處接觸EMI屏蔽罩并且在另一端處連接于接地端子126。密封環(huán)128可以具有若干層并且每一層都對(duì)應(yīng)于封裝件中的有源RDL。粘合層129可選地設(shè)置在第一介電層103上方或接觸該第一介電層。不管施加在密封環(huán)128上的任何拉力，粘合層129提供接合力以將密封環(huán)128固定在第一介電層103上方。

圖7中示出了將EMI屏蔽罩接地路徑插入在第一層級(jí)介電層103中的另一實(shí)施例。在圖7中，保持件135設(shè)置在半導(dǎo)體器件300的第一層級(jí)介電層103中。保持件135基本定位在集成半導(dǎo)體封裝件的周?chē)鷧^(qū)域處。保持件135是導(dǎo)電的并且從第一層級(jí)介電層103的底面103b延伸至頂面103a。保持件135的一端鄰近頂面103a并且還通過(guò)直接接觸(未示出)或通過(guò)偽導(dǎo)電跡線107b(如圖7)耦合至半導(dǎo)體器件300的屏蔽罩105，該偽導(dǎo)電跡線定位在中間區(qū)域110中。保持件的另一端鄰近底面103b并且耦合至接地接觸件126。保持件135為第一層級(jí)中的EMI屏蔽罩提供接地路徑。

圖7A是沿著圖7中的線AA’的俯視圖。保持件135鄰近第一層級(jí)介電層103的邊緣103d設(shè)置。耦合至半導(dǎo)體管芯101-a或101-b的一些有源導(dǎo)電部件(諸如襯墊、柱)定位在保持件135內(nèi)側(cè)。

在本發(fā)明中，半導(dǎo)體器件可以包括根據(jù)集成半導(dǎo)體封裝件的外表面的形貌的多種屏蔽罩設(shè)計(jì)。如圖1或圖6中的半導(dǎo)體器件100，屏蔽罩105的截面基本上是四邊形。圖7是另一屏蔽罩配置，其中，屏蔽罩105是階梯形配置。集成半導(dǎo)體封裝件的頂部不是平坦表面，從而使得共形屏蔽罩105也跟隨集成半導(dǎo)體封裝件的階梯形配置。該半導(dǎo)體器件300具有六個(gè)以上的外表面。

圖8A示出了半導(dǎo)體器件401，其具有覆蓋集成半導(dǎo)體封裝件的屏蔽罩105。該集成半導(dǎo)體封裝件可以包括位于第一層級(jí)中的兩個(gè)半導(dǎo)體管芯101-a和101-b以及電子組件102。電子組件102通過(guò)中間區(qū)域110中的導(dǎo)電跡線耦合于半導(dǎo)體管芯101-a和101-b。屏蔽罩105共形地覆蓋集成半導(dǎo)體封裝件并且具有鄰近電子組件102的錐形(tapered，或稱為“楔形”)表面。

圖8B示出了另一半導(dǎo)體器件402，其具有覆蓋集成半導(dǎo)體封裝件的屏蔽罩105。屏蔽罩105具有鄰近半導(dǎo)體管芯101-a和101-b的錐形部分。圖8C示出了由屏蔽罩105覆蓋的另一半導(dǎo)體器件403。第二層級(jí)104比第一層級(jí)介電層103窄，因此屏蔽罩105是階梯形配置。圖8D示出了由屏蔽罩105覆蓋的另一半導(dǎo)體器件404。第二層級(jí)104比第一層級(jí)介電層103寬，因此屏蔽罩105是階梯形配置。圖8E示出了由屏蔽罩105覆蓋的另一半導(dǎo)體器件404。第二層級(jí)104為基本像圓屋頂一樣的形狀，因此屏蔽罩105是圓屋頂形配置。共形屏蔽罩105跟隨集成半導(dǎo)體封裝件的外表面的一部分的形狀和形貌。

在本發(fā)明中，提供了一種在集成半導(dǎo)體封裝件上形成共形EMI屏蔽罩的方法。該集成半導(dǎo)體封裝件包括諸如邏輯或存儲(chǔ)器半導(dǎo)體管芯的若干電子組件。一些半導(dǎo)體跡線和通孔放置在封裝件中以重新分布這些電子組件之間的互連。為了更好理解而在下文示出形成受屏蔽罩保護(hù)的半導(dǎo)體器件的一些操作。

在圖9A中，襯底500被設(shè)置成承載件或支撐件。圖案化的層505設(shè)置在襯底500的頂面501上方。圖案化的層505可通過(guò)如下步驟形成：將毯式膜涂覆在頂面501上方并且隨后切除該毯式膜的一部分以形成若干開(kāi)口505a來(lái)暴露位于毯式件505下方的表面。在一些實(shí)施例中，諸如聚酰亞胺、PBO的光感材料用于在頂面501上形成毯式膜，隨后伴隨著光刻或蝕刻操作來(lái)形成圖案化的層505。界面層503可以可選地設(shè)置在圖案化層505和襯底500之間。

在圖9B中，導(dǎo)電材料填充在開(kāi)口505a中并且還從頂面501朝上延伸。形成對(duì)應(yīng)于圖1A中的TIV 132的導(dǎo)電柱。在晶圓級(jí)工藝中，在如圖9B中的預(yù)定圖案中形成了若干柱。一些相鄰的TIV以優(yōu)化的間距布置以便具有設(shè)置在其間的一些電子組件。

布置在TIV之間的電子組件可以是分割的半導(dǎo)體管芯或封裝組件。如圖9C中所示，對(duì)應(yīng)于圖6中的半導(dǎo)體管芯的兩個(gè)分割的半導(dǎo)體管芯101-a和101-b插入在兩個(gè)TIV之間。位于101-a和101-b右側(cè)的另外兩個(gè)管芯用于表示布置在襯底500上的重復(fù)部件。

模塑(molding)布置在頂面501上方并且填充TIV之間或半導(dǎo)體管芯101-a和101-b之間的間隙。該模塑可以過(guò)填充以覆蓋TIV的頂面以及半導(dǎo)體管芯101-a和101-b的頂面。引入研磨操作以去除過(guò)多的模塑以便暴露TIV以及半導(dǎo)體管芯101-a和101-b。如圖9D中所示，形成平坦表面510并且TIV以及半導(dǎo)體管芯101-a和101-b的接觸點(diǎn)被暴露以便接收稍后設(shè)置其上的其他導(dǎo)電結(jié)構(gòu)。在成型和磨削操作之后，形成對(duì)應(yīng)于圖1中的第一層級(jí)介電層103的介電層。

正如本文使用的，“模塑”指代利用復(fù)合材料形成的復(fù)合物。模塑材料的非限制性實(shí)例包括環(huán)氧樹(shù)脂、酚類(lèi)固化劑、二氧化硅、催化劑、色素、脫模劑等。用于形成模塑復(fù)合物的材料具有高導(dǎo)熱性、低吸濕率、在板安裝溫度處的高撓曲強(qiáng)度或它們的組合。

對(duì)于如圖6中所示的的一些實(shí)施例，額外的導(dǎo)電跡線132a嵌入在成型的第一層級(jí)介電層103中并且還附接至向上的TIV 132b。圖9E至圖9G示出了多層級(jí)填充操作，其中，至少兩個(gè)操作用于形成第一層級(jí)介電層103。在圖9E中，執(zhí)行部分填充操作以利用模塑材料部分地覆蓋半導(dǎo)體管芯101-a和101-b。TIV的一段132b-1形成在模塑中。在圖9F中，導(dǎo)電跡線132a沿著部分填充的模塑的曝光表面1032形成。在圖9G中，形成TIV的第二段132b-2以進(jìn)一步朝上延伸。執(zhí)行另一填充操作以使模塑?chē)@TIV以及半導(dǎo)體管芯101-a和101-b。正如在對(duì)應(yīng)于圖6的描述中所提到的，導(dǎo)電支路132a還可以連接至屏蔽罩105以便提供至屏蔽罩105的接地路徑。

對(duì)于一些實(shí)施例，導(dǎo)電環(huán)設(shè)置在襯底上方以在模塑填充在襯底上方之前將每一個(gè)都限制成為分割的封裝單元。導(dǎo)電環(huán)形成如圖7A中所示的保持件135。

在圖10A中，在形成第一層級(jí)介電層103之后，一些導(dǎo)電結(jié)構(gòu)107設(shè)置在第一層級(jí)介電層103上方并且連接于TIV 132以及半導(dǎo)體管芯101-a和101-b的接觸點(diǎn)。該導(dǎo)電結(jié)構(gòu)包括像RDL、PPI(鈍化后互連件)、通孔或密封環(huán)一樣的導(dǎo)電跡線。所有的導(dǎo)電結(jié)構(gòu)都可以被包括在如圖1A、圖3、圖6或其他類(lèi)似的實(shí)施例中所示的中間區(qū)域110中。一些導(dǎo)電跡線被配置為圖6中所示的有源RDL或PPI 107a以與半導(dǎo)體管芯101-a和101-b的接觸點(diǎn)電連接。一些導(dǎo)電跡線被配置為密封環(huán)或如圖1A中所示的導(dǎo)電跡線107b的接地路徑。

在圖10B中，在形成中間區(qū)域110之后，電子組件102安裝在半導(dǎo)體管芯101-a和101-b上方。電子組件102通過(guò)有源RDL或PPI 107a電耦合于半導(dǎo)體管芯101-a和101-b。還可以填充模塑以圍繞電子組件102來(lái)形成如圖1A中或其他相似的實(shí)施例中的第二層級(jí)104。

對(duì)于一些實(shí)施例，采用不同于模塑的介電材料來(lái)覆蓋并且圍繞電子組件102。介電材料可以是更為共形的以便跟隨如圖7中所示的中間介電層110上面的形貌。用于填充第二層級(jí)104的介電材料可以通過(guò)沉積來(lái)形成。正如本文所使用的，“汽相沉積”指代通過(guò)汽相階段將材料沉積在襯底上的工藝。汽相沉積工藝包括任意工藝，諸如但不限于化學(xué)汽相沉積(CVD)和物理汽相沉積(PVD)。汽相沉積方法的實(shí)例包括熱絲CVD、rf-CVD、激光CVD(LCVD)、共形金剛石涂覆工藝、金屬有機(jī)物CVD(MOCVD)、濺射、熱蒸發(fā)PVD、離子化金屬PVD(IMPVD)、電子束PVD(EBPVD)、反應(yīng)PVD、原子層沉積(ALD)等、PECVD、HDPCVD、LPCVD。

前面提到的方法中使用的襯底500可以包括硅、玻璃、藍(lán)膠帶、干膜等。原始襯底500可以在本公開(kāi)中所省略的轉(zhuǎn)移操作中由不同的襯底替代。

執(zhí)行分割操作以將晶圓級(jí)封裝件切割成若干獨(dú)立的集成半導(dǎo)體封裝件。在本發(fā)明中，提供了多種分割操作。下面示出了所采用的多級(jí)切割操作的實(shí)例以分割晶圓級(jí)封裝件。

在圖11A中，執(zhí)行粗切割以使第一切口(cleave)從模塑的頂面或第二層級(jí)介電層延伸。如圖11B中所示，該粗切割之后伴隨著精細(xì)切割。該精細(xì)切割從第一切口的底部開(kāi)始并進(jìn)一步延伸穿過(guò)第一層級(jí)并且將相鄰的集成半導(dǎo)體封裝件分離。如圖11C所示，每個(gè)分割的集成半導(dǎo)體封裝件都包括位于第二層級(jí)104中的錐形側(cè)壁711。如圖11D中所示，該集成半導(dǎo)體封裝件可以放置在臺(tái)階720上，并且應(yīng)用沉積或涂覆操作以在集成半導(dǎo)體封裝件的頂部和側(cè)壁上形成EMC屏蔽罩105。圖8A中所示的實(shí)施例401是通過(guò)采用圖11A至圖11D中的操作制造的實(shí)例。

在一些實(shí)施例中，粗切割從與模塑的頂面或第二層級(jí)的介電層相對(duì)的表面開(kāi)始。圖12A至圖12D圖示出了與圖11A至圖11D中相似的分割操作，然而，第一切口鄰近集成半導(dǎo)體封裝件的第一層級(jí)開(kāi)始。錐形側(cè)壁711圍繞第一層級(jí)103?？梢酝ㄟ^(guò)機(jī)械鋸片、激光或其他合適的切割工具來(lái)執(zhí)行切割操作。

在分割操作之前或之后，可以應(yīng)用屏蔽罩涂覆操作。圖11A至圖11D以及圖12A至圖12D圖示出了具有在屏蔽罩形成之前執(zhí)行的分割操作的實(shí)例。在圖13A至圖13B中，示出了具有在屏蔽罩形成之后執(zhí)行的分割操作的實(shí)例。

在圖13A中，提供了待分割晶圓級(jí)封裝件900并且將其設(shè)置在襯底或托盤(pán)720上。晶圓級(jí)封裝件900的形貌是不均勻的并且第二層級(jí)104中的電子組件102僅由介電層部分地覆蓋。

在圖13B中，執(zhí)行初步切割以在相鄰的待分割封裝單元之間產(chǎn)生凹槽905。在圖13C中，整個(gè)晶圓級(jí)封裝件900由作為屏蔽罩的導(dǎo)電層覆蓋。每個(gè)待分割封裝單元的頂面和側(cè)壁的一部分都被封閉在屏蔽罩105內(nèi)?？梢岳猛扛不虺练e操作設(shè)置導(dǎo)電層。在屏蔽罩形成之后執(zhí)行主切割以產(chǎn)生若干分割的被屏蔽的集成半導(dǎo)體封裝件。

一種半導(dǎo)體器件包括半導(dǎo)體管芯。介電材料圍繞半導(dǎo)體管芯以形成集成半導(dǎo)體封裝件。存在耦合至集成半導(dǎo)體封裝件并且配置為用于該半導(dǎo)體封裝件的接地端子的接觸件。該半導(dǎo)體器件還具有基本封閉集成半導(dǎo)體封裝件的EMI(電磁干擾)屏蔽罩，其中，該EMI屏蔽罩通過(guò)設(shè)置在集成半導(dǎo)體封裝件中的路徑耦合于該接觸件。

在一些實(shí)施例中，一種半導(dǎo)體器件包括半導(dǎo)體管芯和圍繞該半導(dǎo)體管芯的側(cè)壁的第一模塑。介電層位于該模塑和半導(dǎo)體管芯上方。該半導(dǎo)體器件還包括位于介電層中的導(dǎo)電結(jié)構(gòu)，其中，該導(dǎo)電結(jié)構(gòu)包括電耦合至半導(dǎo)體管芯的導(dǎo)電跡線。該半導(dǎo)體器件還包括位于介電層上方的第二模塑，其中，成型第一模塑、介電層和第二模塑以形成集成半導(dǎo)體封裝件。而且，存在至少覆蓋集成半導(dǎo)體封裝件的外表面的一部分的導(dǎo)電層，其中，該導(dǎo)電層電耦合至集成半導(dǎo)體封裝件的接地端子。

一種制造半導(dǎo)體器件的方法包括若干操作。該方法包括提供半導(dǎo)體管芯并且以介電材料圍繞半導(dǎo)體管芯的側(cè)壁。該方法還包括在半導(dǎo)體管芯上方形成后鈍化互連件(PPI)并且將PPI電耦合于半導(dǎo)體管芯。該方法還包括將半導(dǎo)體管芯和PPI成型到集成半導(dǎo)體封裝件中。該方法還包括以導(dǎo)電層覆蓋集成半導(dǎo)體封裝件的外表面的至少一部分，其中，該導(dǎo)電層與外表面的一部分的形貌共形。而且，該方法還包括在集成半導(dǎo)體封裝件的內(nèi)側(cè)形成耦合至集成半導(dǎo)體封裝件的導(dǎo)電層和接地端子的導(dǎo)電路徑。

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體管芯；介電材料，圍繞所述半導(dǎo)體管芯以形成集成半導(dǎo)體封裝件；接觸件，耦合至所述集成半導(dǎo)體封裝件并且配置為用于所述集成半導(dǎo)體封裝件的接地端子；以及電磁干擾(EMI)屏蔽罩，基本封閉所述集成半導(dǎo)體封裝件，其中，所述電磁干擾屏蔽罩通過(guò)設(shè)置在所述集成半導(dǎo)體封裝件中的路徑與所述接觸件耦合。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述路徑包括在一端連接至所述電磁干擾屏蔽罩的導(dǎo)電跡線，并且所述導(dǎo)電跡線是所述集成半導(dǎo)體封裝件的密封環(huán)的一部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述路徑包括導(dǎo)電的隔離件貫通孔(TIV)，其中，所述隔離件貫通孔從所述接觸件向上延伸并穿過(guò)所述介電材料。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述路徑包括嵌入在所述介電材料中的導(dǎo)電跡線，并且所述導(dǎo)電跡線在一端連接至所述電磁干擾屏蔽罩并且在另一端連接至導(dǎo)電的隔離件貫通孔(TIV)，其中，所述隔離件貫通孔連接至所述接觸件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述路徑包括位于所述介電材料中并且耦合至所述電磁干擾屏蔽罩的導(dǎo)電保持件，其中，所述保持件鄰近所述集成半導(dǎo)體封裝件的外圍。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述半導(dǎo)體管芯和所述介電材料上方的后鈍化互連件(PPI)，所述后鈍化互連件包括：有源部，電耦合至所述半導(dǎo)體管芯；以及偽部，與所述半導(dǎo)體管芯隔離，其中，所述偽部是所述路徑的一部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述介電材料中的多個(gè)導(dǎo)電的隔離件貫通孔(TIV)，并且所述多個(gè)導(dǎo)電的隔離件貫通孔中的每一個(gè)都包括耦合至所述接觸件的一端。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述介電材料中的多個(gè)導(dǎo)電的隔離件貫通孔(TIV)，其中，所述多個(gè)導(dǎo)電的隔離件貫通孔包括至少兩種不同的高度，并且所述多個(gè)導(dǎo)電的隔離件貫通孔電耦合至后鈍化互連件(PPI)的多個(gè)層級(jí)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述電磁干擾屏蔽罩的一部分覆蓋所述集成半導(dǎo)體封裝件的外表面的至少一部分的形貌并與所述形貌共形。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件還包括位于所述半導(dǎo)體管芯上方并通過(guò)后鈍化互連件(PPI)電耦合至所述半導(dǎo)體管芯的電子組件。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：半導(dǎo)體管芯；第一模塑，圍繞所述半導(dǎo)體管芯的側(cè)壁；介電層，位于所述模塑和所述半導(dǎo)體管芯上方；導(dǎo)電結(jié)構(gòu)，位于所述介電層中，其中，所述導(dǎo)電結(jié)構(gòu)包括電耦合至所述半導(dǎo)體管芯的導(dǎo)電跡線；第二模塑，位于所述介電層上方，其中，使所述第一模塑、所述介電層和所述第二模塑成型以形成集成半導(dǎo)體封裝件；以及導(dǎo)電層，至少覆蓋所述集成半導(dǎo)體封裝件的外表面的一部分，其中，所述導(dǎo)電層電耦合至所述集成半導(dǎo)體封裝件的接地端子。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述外表面是階梯結(jié)構(gòu)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述外表面是錐形表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第二模塑的外表面是圓屋頂形并且所述第二模塑的外表面被所述導(dǎo)電層覆蓋。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述導(dǎo)電結(jié)構(gòu)包括與所述半導(dǎo)體管芯電隔離的偽部，并且所述偽部位于所述集成半導(dǎo)體封裝件的外圍中。

本發(fā)明的實(shí)施例還提供了一種制造半導(dǎo)體器件的方法，包括：提供半導(dǎo)體管芯；利用介電材料圍繞所述半導(dǎo)體管芯的側(cè)壁；在所述半導(dǎo)體管芯上方形成后鈍化互連件(PPI)并且將所述后鈍化互連件與所述半導(dǎo)體管芯電耦合；將所述半導(dǎo)體管芯和所述后鈍化互連件成型到集成半導(dǎo)體封裝件中；利用導(dǎo)電層覆蓋所述集成半導(dǎo)體封裝件的外表面的至少一部分，其中，所述導(dǎo)電層與所述外表面的所述部分的形貌共形；以及在所述集成半導(dǎo)體封裝件內(nèi)側(cè)形成電耦合至所述集成半導(dǎo)體封裝件的接地端子和所述導(dǎo)電層的導(dǎo)電路徑。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，利用導(dǎo)電層覆蓋所述集成半導(dǎo)體封裝件的外表面的至少一部分包括汽相沉積操作。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括在所述后鈍化互連件上方沉積電子組件，其中，所述電子組件通過(guò)所述后鈍化互連件電耦合至所述半導(dǎo)體管芯。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括在所述介電材料中形成導(dǎo)電跡線，其中，所述導(dǎo)電跡線垂直于所述側(cè)壁。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，方法還包括：提供襯底；將多個(gè)半導(dǎo)體管芯設(shè)置在所述襯底上；執(zhí)行晶圓級(jí)封裝操作以形成多個(gè)集成半導(dǎo)體封裝件；以及執(zhí)行多級(jí)切割操作以分割所述多個(gè)集成半導(dǎo)體封裝件。

前面概述了若干實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地理解本公開(kāi)的各個(gè)方面。本領(lǐng)域的技術(shù)人員應(yīng)該理解，他們可以容易地使用本公開(kāi)作為用于設(shè)計(jì)或修改用于執(zhí)行與本公開(kāi)相同或類(lèi)似的目的和/或?qū)崿F(xiàn)相同或類(lèi)似優(yōu)點(diǎn)的其它工藝和結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域的技術(shù)人員還應(yīng)該意識(shí)到，這種等效結(jié)構(gòu)不背離本公開(kāi)的精神和范圍，并且可以進(jìn)行各種改變、替換和變更而不背離本公開(kāi)的精神和范圍。