本發(fā)明涉及一種多芯片封裝用的封裝基材；特別是一種具有提供多芯片封裝之芯片與芯片之間的橫向?qū)娐?lateral communication circuit)的封裝基材。

背景技術(shù)：

如圖1所示，美國專利US 8,901,748 B2公開了一個芯片封裝單元10，具有封裝基材12；封裝基材12埋設(shè)有一個橋接單元28，用以橋接上方的芯片14與芯片16。上蓋18覆蓋于封裝基材12和兩個芯片14,16的上方，散熱鰭片22設(shè)置于上蓋18上方；橋接單元28上方制作有電路34和金屬墊35提供CPU芯片16和內(nèi)存芯片14之間的電性連接。兩個芯片14,16借著焊錫球24與縱向?qū)ń饘?6電性耦合到外部的電源(圖中未顯示)。CPU芯片16與內(nèi)存芯片14借著焊錫球30,32與橋接單元28電性連接；CPU芯片16與內(nèi)存芯片14借著橋接單元28而互相耦合。

這個習(xí)知技術(shù)的缺點是制作復(fù)雜度較高，例如，其中的內(nèi)埋式橋接單元28，需要在一個單獨的制造方法中事先制備完成，然后再埋設(shè)于封裝基材12內(nèi)，包含熱膨脹系數(shù)(CTE)的匹配問題、單元切割、電路對位…等等復(fù)雜因素，都需要被考慮，使得整個封裝單元10的制作過程非常復(fù)雜。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)的上述不足，根據(jù)本發(fā)明的實施例，希望提供一種結(jié)構(gòu)簡單，制造過程具有較高的電路密度和更高可靠性的多芯片封裝用的封裝基材。

根據(jù)實施例，本發(fā)明提供的一種封裝基材，其創(chuàng)新點在于，包括第一電路重新分配層、第二電路重新分配層和橫向?qū)娐?，其中?/p>

第一電路重新分配層依據(jù)第一設(shè)計準(zhǔn)則制作完成，具有第一介電層以及埋設(shè)于第一介電層中的第一重新分配電路；第一重新分配電路包括第一左邊重新分配電路以及第一右邊重新分配電路；

第二電路重新分配層依據(jù)第二設(shè)計準(zhǔn)則制作完成，具有第二介電層以及埋設(shè)于第二介電層中的第二重新分配電路；第二重新分配電路包括第二左邊重新分配電路以及第二右邊重新分配電路；第二左邊重新分配電路設(shè)置于第一左邊重新分配電路的底部，并且電性耦合至第一左邊重新分配電路；第二右邊重新分配電路設(shè)置于第一右邊重新分配電路的底部，并且電性耦合至第一右邊重新分配電路；

橫向?qū)娐芬罁?jù)第一設(shè)計準(zhǔn)則制作完成，設(shè)置于第一左邊重新分配電路以及第一右邊重新分配電路之間；橫向?qū)娐冯娦择詈现恋谝蛔筮呏匦路峙潆娐芬约暗谝挥疫呏匦路峙潆娐罚?/p>

第二設(shè)計準(zhǔn)則具有比第一設(shè)計準(zhǔn)則低的電路密度。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，第二重新分配電路具有比第一重新分配電路較寬的導(dǎo)線寬度、較厚的導(dǎo)線厚度，以及具有比第一重新分配電路以及橫向?qū)娐返偷碾娐访芏取?/p>

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括至少兩個芯片，第一芯片設(shè)置于第一左邊重新分配電路的頂面，并且電性耦合至第一左邊重新分配電路；第二芯片設(shè)置于第一右邊重新分配電路的頂面，并且電性耦合至第一右邊重新分配電路。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括由金屬、玻璃、陶瓷或是硅所制成的支撐框架，該支撐框架設(shè)置于第一電路重新分配層上方；支撐框架整體設(shè)置于第一電路重新分配層以及第二電路重新分配層的上方。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括由金屬、玻璃、陶瓷或是硅所制成的支撐框架，該支撐框架至少部份埋設(shè)于第一電路重新分配層的介電層中以及第二電路重新分配層的介電層中。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括至少兩個芯片，第一芯片設(shè)置于第一左邊重新分配電路的頂面，并且電性耦合至第一左邊重新分配電路；第二芯片設(shè)置于第一右邊重新分配電路的頂面，并且電性耦合至第一右邊重新分配電路；支撐框架環(huán)繞兩個芯片的外圍，且在厚度方向上，不會與第一電路重新分配層以及第二電路重新分配層相重迭。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括至少兩個芯片，第一芯片設(shè)置于第一左邊重新分配電路的頂面，并且電性耦合至第一左邊重新分配電路；第二芯片設(shè)置于第一右邊重新分配電路的頂面，并且電性耦合至第一右邊重新分配電路；支撐框架至少環(huán)繞所述之第一重新分配電路的外圍；支撐框架整體設(shè)置于所述之兩個芯片的下方。

根據(jù)一個實施例，本發(fā)明前述封裝基材中，還包括第三電路重新分配層，該第三電路重新分配層依據(jù)第三設(shè)計準(zhǔn)則制作完成，具有第三介電層以及埋設(shè)于第三介電層中的第三重新分配電路；第三重新分配電路包括第三左邊重新分配電路以及第三右邊重新分配電路；第三左邊重新分配電路設(shè)置于第二左邊重新分配電路的底部，并且電性耦合至第二左邊重新分配電路；第三右邊重新分配電路設(shè)置于第二右邊重新分配電路的底部，并且電性耦合至所述之第二右邊重新分配電路；第三設(shè)計準(zhǔn)則具有比第二設(shè)計準(zhǔn)則低的電路密度。

相對于現(xiàn)有技術(shù)，本發(fā)明提供的一種多芯片封裝的簡化芯片之間的互相電性耦合的結(jié)構(gòu)，提供一種更可靠的封裝基材，其中的橫向?qū)娐吩O(shè)置于封裝基材上方，提供設(shè)置于上方的芯片與芯片之間的最短導(dǎo)通電路路徑。

附圖說明

圖1是習(xí)知技術(shù)之芯片封裝單元的結(jié)構(gòu)示意圖。

圖2為本發(fā)明的第一實施例的結(jié)構(gòu)示意圖。

圖3為使用圖2的封裝基材的多芯片封裝的結(jié)構(gòu)示意圖。

圖4A～4B為圖2的第一修飾實施例的結(jié)構(gòu)示意圖。

圖5A～5B為圖2的第二修飾實施例的結(jié)構(gòu)示意圖。

圖6為本發(fā)明的第二實施例的結(jié)構(gòu)示意圖。

圖7為使用圖6的封裝基材的多芯片封裝的結(jié)構(gòu)示意圖。

圖8A～8B為圖7的第一修飾實施例的結(jié)構(gòu)示意圖。

圖9A～圖9B為圖7的第二修飾實施例的結(jié)構(gòu)示意圖。

圖10A～10B為圖4B或圖8B的頂視圖。

其中：10T為第一上層金屬墊；1B為第一下層金屬墊；1T為第一上層金屬墊；20T為第二上層金屬墊；2B為第二下層金屬墊；2T為第二上層金屬墊；30T為第三上層金屬墊；501、502為橫向?qū)娐罚?03為頂部金屬墊；51為第一左邊重新分配電路；511為第一右邊重新分布電路；52為第二左邊重新分配電路；522為第二右邊重新分配電路；541、542為芯片；543為底部填充材料；544為封裝膠體；56為支撐框架；601、602為橫向?qū)娐罚?1為第一左邊重新分配電路；611為第一右邊重新分布電路；62為第二左邊重新分配電路；622為第二右邊重新分配電路；63為第三左邊重新分配電路；633為第三右邊重新分配電路；641、642為芯片；643為底部填充材料；644為封裝材料；66為支撐框架；D1為第一介電層；D10為第一介電層；D2為第二介電層；D20為第二介電層；D30為第三介電層；RDL1為第一電路重新分配層；RDL10為第一電路重新分配層；RDL2為第二電路重新分配層；RDL20為第二電路重新分配層；RDL30為第三電路重新分配層。

具體實施方式

下面結(jié)合附圖和具體實施例，進一步闡述本發(fā)明。這些實施例應(yīng)理解為僅用于說明本發(fā)明而不用于限制本發(fā)明的保護范圍。在閱讀了本發(fā)明記載的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對本發(fā)明作各種改動或修改，這些等效變化和修改同樣落入本發(fā)明權(quán)利要求所限定的范圍。

圖2顯示本發(fā)明的第一實施例。

圖2顯示一種多芯片封裝用的封裝基材。本實施例包含有兩個電路重新分配層，其中，第一電路重新分配層RDL1是依據(jù)第一設(shè)計準(zhǔn)則所制成，例如集成電路(IC)的設(shè)計準(zhǔn)則(design rule)，即是以具有相對較細(xì)的電路、較高密度的技術(shù)所構(gòu)建而成。第一電路重新分配層RDL1具有埋設(shè)于第一介電層D1中的第一重新分配電路(redistribution circuitry,RDC)。第一重新分配電路51、511還包括第一左邊重新分配電路51和第一右邊重新分配電路511；第一重新分配電路51、511具有多個第一上層金屬墊1T，第一上層金屬墊1T上方裸露，適合至少一個芯片安裝于上方。第一重新分配電路51、511具有多個第一下層金屬墊1B，第一下層金屬墊1B比所述第一上層金屬墊1T的分配密度低以便將電路向下展開。

第二電路重新分配層RDL2系依據(jù)第二設(shè)計準(zhǔn)則所制成，即是以具有相對較粗、較寬的電路、較低密度的技術(shù)所構(gòu)建而成，例如印刷電路板(PCB)的設(shè)計準(zhǔn)則(design rule)。第二電路重新分配層RDL2包含有埋設(shè)于第二介電層D2的第二重新分配電路。第二重新分配電路，包括有一個第二左邊重新分配電路52和一個第二右邊重新分配電路522；第二左邊重新分配電路52設(shè)置于第一左邊重新分配電路51的底部，并且電性耦合至上方的第一左邊重新分配電路51。第二右邊重新分配電路522設(shè)置于第一右側(cè)重新分配電路511的底部，并且電性耦合到上方的第一右邊重新分布電路511。第二重新分配電路52、522具有多個第二上層金屬墊2T和多個第二下層金屬墊2B；第二下層金屬墊2B的密度，比第二上層金屬墊2T的密度低。

橫向?qū)娐?01、502是依據(jù)第一設(shè)計準(zhǔn)則建立，埋設(shè)于第一電路重新分配層RDL1中，且安置在第一左邊重新分配電路51和第一右邊重新分配電路511之間；第一電路重新分配層RDL1的頂表面，具有多個裸露的金屬墊503，設(shè)置于第一左邊重新分配電路51的右側(cè)，也設(shè)置于第一右邊重新分配電路511的左側(cè)，即是左邊芯片下方右側(cè)、與右邊芯片下方左側(cè)位置，以便在后續(xù)步驟中，相鄰芯片可以藉此些金屬墊503互相以最短路徑做電性耦合。換句話說，橫向?qū)娐?01、502電性耦合第一左邊重新分配電路51和第一右邊重新分配電路511。第二重新分配電路52、522具有相對較寬、較粗的導(dǎo)線，因此，比起第一重新分配電路51、511而言，第二重新分配電路52、522具有較低的電路密度。

圖3顯示使用圖2的封裝基材的多芯片封裝。

圖中顯示一對芯片541、542，安置于第一電路重新分配層RDL1的頂表面，作為一個范例說明。左邊芯片541設(shè)置于第一左邊重新分配電路51上方；右邊芯片542設(shè)置于第一右邊重新分配電路511上方；芯片541、542分別電性耦合至下方金屬墊503。底部填充材料543填充在芯片541、542和第一介電層D1的頂表面之間的空間中，然后將封裝膠體544封裝芯片541、542的周邊，提供進一步的保護。

圖4A～4B顯示圖2的第一修飾實施例。

圖4A顯示在第一個重新分配層RDL1的頂表面，設(shè)置有一個矩形支撐框架56，用于加強下方的薄膜封裝基材，其厚度約在毫米(mm)或是微米(um)。支撐框架56的材料可以是金屬、玻璃、陶瓷、或是硅。

圖4B顯示使用圖4A的封裝基材的多芯片封裝

圖4B顯示一對芯片541、542，設(shè)置于第一電路重新分配層RDL1的頂表面。底部填充材料543填充在芯片541、542和第一介電層D1的頂表面之間的空間中。然后將封裝膠體544施加到封裝芯片541、542的周邊，提供進一步的保護，圖4B顯示支撐框架56環(huán)繞在兩個芯片541、542外圍。

圖5A～5B顯示圖2的第二修飾實施例。

圖5A顯示矩形支撐框架56埋設(shè)于介電層D1、D2內(nèi)，用以加強薄膜封裝基材的強度，矩形支撐框架56厚度為毫米或是微米。支撐框架56的材料可以是金屬，玻璃，陶瓷，或是硅。圖中顯示支撐框架56完全埋入于介電層D1、D2中，系作為范例說明，其他變化設(shè)計例如支撐框架56僅部分結(jié)構(gòu)埋設(shè)于介電層中(圖中未顯示)，也可依據(jù)設(shè)計需求而制作使用。圖中顯示支撐框架56的最上面的表面，與第一介電層D1的最上面的表面為共平面。

圖5B顯示使用圖5A的封裝基材的多芯片封裝

圖5B顯示一對芯片541、542，設(shè)置于第一電路重新分配層RDL1的頂表面。底部填充材料543填充在芯片541、542和第一介電層D1的頂表面之間的空間中。然后將封裝膠體544施加到封裝芯片541、542的周邊，提供進一步的保護；圖5B顯示支撐框架56環(huán)繞第一重新分配電路51、511外圍；且支撐框架56整體設(shè)置于芯片541、542的下方。

圖6顯示本發(fā)明的第二實施例。

圖6顯示一種多芯片封裝用的封裝基材，包含有三個電路重新分配層RDL10、RDL20和RDL30。第一電路重新分配層RDL10是依據(jù)第一設(shè)計準(zhǔn)則所制作，使用相對較細(xì)的電路、較高密度的技術(shù)所構(gòu)建，第一電路重新分配層RDL10具有埋設(shè)于第一介電層D10的第一重新分配電路。第一重新分配電路還包括第一左邊重新分配電路61和第一右邊重新分配電路611；第一重新分配電路61、611具有多個第一上層金屬墊10T裸露于上方，適合電性耦合至上方的芯片。第一重新分配電路61、611具有多個第一下層金屬墊10B，多個第一下層金屬墊10B的密度，比第一上層金屬墊10T的密度低；以便將電路向下展開。

第二電路重新分配層RDL2系依據(jù)第二設(shè)計準(zhǔn)則所制作，具有比第一設(shè)計準(zhǔn)則相對較寬的線寬、比第一設(shè)計準(zhǔn)則的密度較低。第二電路重新分配層RDL2具有埋設(shè)于第二介電層D20的第二重新分配電路62、622，第二重新分配電路還包括一個第二左邊重新分配電路62和第二右邊重新分配電路622；第二左邊重新分配電路62設(shè)置于第一左邊重新分配電路61的底部，并且電性耦合至第一左邊重新分配電路61；第二右邊重新分配電路622設(shè)置于第一右側(cè)重新分配電路611的底部，并且電性耦合到第一重新分布電路611。第二重新分配電路62、622具有多個第二上層金屬墊20T和多個第二下層金屬墊20B，第二下層金屬墊20B的密度比第二上層金屬墊20T的密度低；以便將電路向下展開。

第三電路重新分配層RDL30是依據(jù)第三設(shè)計準(zhǔn)則所建置，具有一個相對較寬的線寬，比第二設(shè)計準(zhǔn)則的密度低。第三電路重新分配層RDL30具有埋設(shè)于第三介電層D30中的第三重新分配電路63、633。第三重新分配電路還包括一個第三左邊重新分配電路63和第三右邊重新分布電路633。第三左側(cè)重新分配電路63設(shè)置于第二左邊重新分配電路62的底部，并且電性耦合至第二左邊重新分配電路62。第三右邊重新分布電路633設(shè)置于第二右邊重新分配電路622的底部，并且電性耦合到第二右邊重新分布電路622。第三重新分配電路63、633具有多個第三上層金屬墊30T和多個第三下層金屬墊30B，第三下層金屬墊30B的密度比第三上層金屬墊30T的密度低，以便將電路向下展開。

橫向?qū)娐?01、602是依據(jù)第一設(shè)計準(zhǔn)則建立，設(shè)置于第一重新分配層RDL10中，且設(shè)置在第一左邊重新分配電路61和第一右邊重新分配電路611中間。橫向?qū)娐?01,602具有多個裸露在頂部的金屬墊10T；金屬墊10T后續(xù)適合電性耦合至上方的芯片。第二重新分配電路62、622具有比第一重新分配電路61、611相對較寬的導(dǎo)線、較低電路密度。第三重新分配電路63、633具有比第二重新分配電路62、622相對較寬的線寬、較低電路密度，以便將電路向下展開。

圖7顯示使用圖6的封裝基材的多芯片封裝。

一對芯片641、642，設(shè)置于第一電路重新分配層RDL10的頂表面。底部填充材料643填充在芯片641、642和第一介電層D10的頂表面之間的空間中；然后將封裝膠體644施加到封裝芯片641、642的周邊，提供進一步的保護。

圖8A～8B顯示圖7的第一修飾實施例。

圖8A顯示在矩形支撐框架66設(shè)置于第一個重新分配層RDL10的頂表面，用于加強該薄膜封裝基材；矩形支撐框架66具有的厚度尺寸毫米或是微米級。支撐框架66的材料可以是金屬、玻璃、陶瓷或硅。

圖8B顯示使用圖8A的封裝基材的多芯片封裝。

圖8B顯示一對芯片641、642，設(shè)置于第一電路重新分配層RDL10的頂表面。底部填充材料643填充在芯片641、642和第一介電層D10的頂表面之間的空間中；然后將封裝膠體644施加到芯片641、642周邊，提供進一步的保護。圖8B表示支撐框架66環(huán)繞在兩個芯片641、642外圍。

圖9A～圖9B顯示圖7的第二修飾實施例。

圖9A顯示矩形支撐框架66埋設(shè)于介電層D10、D20、D30中，加強薄膜封裝基材的穩(wěn)定性；矩形支撐框架66的厚度在毫米(mm)或是微米(um)。矩形支撐框架66的材料可以是金屬、玻璃、陶瓷、或硅。圖中顯示支撐框架66整個埋設(shè)于介電層中，但是，部分埋入(圖中未顯示)于介電層中的結(jié)構(gòu)，也可以依據(jù)不同的設(shè)計而制作使用。

圖9B顯示使用圖9A的封裝基材的多芯片封裝。

圖9B顯示一對芯片641、642，設(shè)置于第一電路重新分配層RDL10的頂表面。底部填充材料643填充在芯片641、642和第一介電層D10的頂表面之間的空間中。然后將封裝膠體644施加到芯片641、642周圍，提供進一步的保護。圖9B顯示支撐框架66環(huán)繞第一重新分配電路61、611和第二重新分配電路62、622；局部環(huán)繞第三重新分配電路63、633。

圖10A～10B顯示圖4B或圖8B的頂視圖。

圖10A顯示支撐框架56,66包圍在兩個芯片的外圍。多個橫向?qū)娐?01、502、601、602分別設(shè)置在兩個芯片之間，提供相鄰芯片之間最短路徑的電性耦合。

圖10B顯示支撐框架56、66包圍在九個芯片的外圍。多個橫向?qū)娐?01、502、601、602被構(gòu)造為芯片之間最短路徑的電性耦合。