本申請要求于2015年11月30日提交的申請?zhí)枮?0-2015-0168595的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

本專利文件涉及半導(dǎo)體器件，更具體地，涉及包括垂直地層疊在襯底之上的多個存儲單元的電子設(shè)備及其制造方法。

背景技術(shù)：

與非型快閃存儲器等已經(jīng)被開發(fā)為即使在電源切斷的情況下也能存儲數(shù)據(jù)并且保持存儲的數(shù)據(jù)的半導(dǎo)體器件。

近來，用于改善2D存儲器件的集成密度的方法已經(jīng)達(dá)到其極限，在2D存儲器件中，存儲單元作為單層形成在硅襯底之上。因而，已經(jīng)提出了各種類型的3D非易失性存儲器件，其包括垂直地層疊在硅襯底之上的多個存儲單元。

技術(shù)實(shí)現(xiàn)要素：

各種實(shí)施例涉及這樣一種電子設(shè)備及其制造方法，其能夠降低工藝的難度水平，并且保證存儲單元特性和操作特性。

在一個實(shí)施例中，提供了一種包括半導(dǎo)體存儲器的電子設(shè)備。半導(dǎo)體存儲器可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。

以上半導(dǎo)體器件的實(shí)施方式可以包括以下中的一個或多個。

半導(dǎo)體存儲器還包括：絕緣材料，設(shè)置在第一溝道連接圖案與第一刻蝕停止圖案之間。第一溝道連接圖案具有比第一溝道層的上表面和第二溝道層的下表面大的寬度。半導(dǎo)體存儲器還包括：第一縫隙，穿過第一層疊結(jié)構(gòu)、第一刻蝕停止圖案和第二層疊結(jié)構(gòu)。第一刻蝕停止圖案，具有比第一縫隙大的寬度。半導(dǎo)體存儲器還包括：第三溝道層，穿過第一層疊結(jié)構(gòu)，其中，第一溝道層和第三溝道層布置成彼此平行，并且處于大體上相同的水平；第四溝道層，穿過第二層疊結(jié)構(gòu)，其中，第二溝道層和第四溝道層布置成彼此平行，并且處于大體上相同的水平；以及第二溝道連接圖案，形成在第三溝道層與第四溝道層之間，并且將第三溝道層和第四溝道層彼此耦接，其中，第一溝道連接圖案和第二溝道連接圖案中的每個具有島形狀。半導(dǎo)體存儲器還包括：第二刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一刻蝕停止圖案大體上相同的水平；以及第二縫隙，穿過第一層疊結(jié)構(gòu)、第二刻蝕停止圖案和第二層疊結(jié)構(gòu)。半導(dǎo)體存儲器還包括：第二縫隙，穿過第一層疊結(jié)構(gòu)、第一刻蝕停止圖案和第二層疊結(jié)構(gòu)。第一溝道連接圖案和第一刻蝕停止圖案中的每個包括導(dǎo)電材料。半導(dǎo)體存儲器還包括：第一外延層，其中，第一溝道層具有空心中心的管形狀，其中，第一存儲層包圍第一溝道層的外側(cè)壁和下表面，其中，第一外延層從襯底延伸至第一溝道層的空心中心，以及將襯底與第一溝道層彼此連接。半導(dǎo)體存儲器還包括第二外延層，其中，第二溝道層具有空心中心的管形狀，其中，第二存儲層包圍第二溝道層的外側(cè)壁和下表面，其中，第二外延層從襯底延伸至第二溝道層的空心中心，以將襯底與第二溝道層彼此連接。第一溝道層直接接觸襯底。第二溝道層直接接觸第一溝道連接圖案。第一存儲層還在第一層間電介質(zhì)層與第一柵電極層之間延伸。第二存儲層還在第二層間電介質(zhì)層與第二柵電極層之間延伸。半導(dǎo)體存儲器還包括：第三溝道層和連接構(gòu)件，其中，第三溝道層穿過第一層疊結(jié)構(gòu)，并且布置成與第一溝道層平行且在大體上相同的水平處，其中，連接構(gòu)件形成在襯底內(nèi)并且與第一溝道層和第三溝道層的底部耦接。半導(dǎo)體存儲器還包括：附加?xùn)烹姌O層和絕緣層，其中，附加?xùn)烹姌O層形成在襯底內(nèi)，其中，連接構(gòu)件由與第一溝道層相同的材料形成，并且形成在附加?xùn)烹姌O層內(nèi)，其中，絕緣層位于附加?xùn)烹姌O層與襯底之間。連接構(gòu)件包括導(dǎo)電材料。

電子設(shè)備還可以包括微處理器，微處理器包括：控制單元，被配置成接收來自微處理器外部的包括命令的信號，并且執(zhí)行命令的提取、解碼，或者控制微處理器的信號的輸入或輸出；操作單元，被配置成基于控制單元將命令解碼的結(jié)果而執(zhí)行運(yùn)算；以及存儲單元，被配置成存儲用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對應(yīng)的數(shù)據(jù)或者用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址，其中，半導(dǎo)體存儲器是微處理器中存儲單元的部件。

電子設(shè)備還可以包括處理器，處理器包括：核心單元，被配置成基于從處理器的外部輸入的命令，通過使用數(shù)據(jù)而執(zhí)行與命令相對應(yīng)的操作；高速緩沖存儲單元，被配置成存儲用于執(zhí)行運(yùn)算的的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對應(yīng)的數(shù)據(jù)或者用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址；以及總線接口，連接在核心單元與高速緩沖存儲單元之間，并且被配置成在核心單元與高速緩沖存儲單元之間傳送數(shù)據(jù)，其中，半導(dǎo)體存儲器是處理器中高速緩沖存儲單元的部件。

電子設(shè)備還可以包括處理系統(tǒng)，處理系統(tǒng)包括：處理器，被配置成將由處理器接收的命令解碼，并且基于將命令解碼的結(jié)果而控制對信息的操作；輔助存儲器件，被配置成存儲用于將命令解碼的程序和信息；主存儲器件，被配置成調(diào)用和存儲來自輔助存儲器件的程序和信息，使得處理器在執(zhí)行程序時能夠使用程序和信息而執(zhí)行操作；以及接口器件，被配置成在處理器、輔助存儲器件和主存儲器件中的至少一個與外部之間的執(zhí)行通信，其中，半導(dǎo)體存儲器是處理系統(tǒng)中的輔助存儲器件或者主存儲器件的部件。

電子設(shè)備還可以包括數(shù)據(jù)存儲系統(tǒng)，數(shù)據(jù)存儲系統(tǒng)包括：存儲器件，被配置成存儲數(shù)據(jù)并且無論電源供給與否均保持存儲的數(shù)據(jù)；控制器，被配置成根據(jù)從外部輸入的命令而控制數(shù)據(jù)輸入至存儲器件和從存儲器件輸出數(shù)據(jù)；暫時存儲器件，被配置成暫時地存儲在存儲器件與外部之間交換的數(shù)據(jù)；以及接口，被配置成在存儲器件、控制器和暫時存儲器件中的至少一個與外部之間的執(zhí)行通信，其中，半導(dǎo)體存儲器是數(shù)據(jù)存儲系統(tǒng)中的存儲器件或者暫時存儲器件的部件。

電子設(shè)備還可以包括存儲系統(tǒng)，存儲系統(tǒng)包括：存儲器，被配置成存儲數(shù)據(jù)并且無論電源供給與否均保持存儲的數(shù)據(jù)；存儲器控制器，被配置成根據(jù)從外部輸入的命令而控制數(shù)據(jù)輸入至存儲器件和從存儲器件輸出數(shù)據(jù)；緩沖存儲器，被配置成緩沖在存儲器與外部之間交換的數(shù)據(jù)；以及接口，被配置成在存儲器、存儲器控制器和緩沖存儲器中的至少一個與外部之間的執(zhí)行通信，其中，半導(dǎo)體存儲器是存儲系統(tǒng)中的存儲器或者緩沖存儲器的部件。

在一個實(shí)施例中，一種用于制造包括半導(dǎo)體存儲器的電子設(shè)備的方法可以包括：在襯底之上形成第一層疊結(jié)構(gòu)，第一層疊結(jié)構(gòu)包括彼此交替層疊的多個第一層間電介質(zhì)層和多個第一材料層；通過選擇性地刻蝕第一層疊結(jié)構(gòu)而形成第一溝道孔；在第一溝道孔內(nèi)形成第一溝道層；在第一層疊結(jié)構(gòu)之上形成溝道連接圖案和刻蝕停止圖案，其中，溝道連接圖案與第一溝道孔重疊，其中，刻蝕停止圖案由與溝道連接圖案相同的材料形成，與溝道連接圖案隔離，以及形成在與溝道連接圖案大體上相同的水平處；在溝道連接圖案和刻蝕停止圖案之上形成第二層疊結(jié)構(gòu)，第二層疊結(jié)構(gòu)包括彼此交替層疊的多個第二層間電介質(zhì)層和多個第二材料層；形成第二溝道孔，以通過選擇性地刻蝕第二層疊結(jié)構(gòu)而暴露出溝道連接圖案；在第二溝道孔內(nèi)形成第二溝道層；通過刻蝕第二層疊結(jié)構(gòu)而形成初始縫隙，以暴露出刻蝕停止圖案；以及通過刻蝕暴露出的刻蝕停止圖案和位于暴露出的刻蝕停止圖案之下的第一層疊結(jié)構(gòu)而形成最終縫隙。

以上方法的實(shí)施方式可以包括以下中的一個或多個。

所述方法還包括：在溝道連接圖案與刻蝕停止圖案之間設(shè)置絕緣材料。溝道連接圖案具有比第一溝道孔的上表面和第二溝道孔的下表面大的寬度?？涛g停止圖案具有比縫隙大的寬度。形成第一溝道層包括：在第一溝道孔內(nèi)形成存儲材料和溝道材料；以及經(jīng)由毯式刻蝕工藝來刻蝕存儲材料和溝道材料，直到暴露出第一溝道孔的下表面為止。形成第二溝道層包括：在第二溝道孔內(nèi)形成存儲材料和溝道材料；以及經(jīng)由毯式刻蝕工藝來刻蝕存儲材料和溝道材料，直到暴露出第二溝道孔的下表面為止。所述方法還包括：在刻蝕存儲材料和溝道材料之后，在第一溝道孔的下表面之上形成外延層。所述方法還包括：在刻蝕存儲材料和溝道材料之后，在第二溝道孔的下表面之上形成外延層。所述方法還包括：在第一溝道孔的側(cè)壁之上形成第一存儲層，其中，第一溝道層形成在第一存儲層之上。所述方法還包括：在第二溝道孔的側(cè)壁之上形成第二存儲層，其中，在第二存儲層之上形成第二溝道層。所述方法還包括：在形成最終縫隙之后，去除經(jīng)由最終縫隙暴露出的第一材料層和第二材料層，以分別形成第一空間和第二空間；以及將第一導(dǎo)電材料和第二導(dǎo)電材料分別填充在第一空間和第二空間中。所述方法還包括：沿著第一空間的內(nèi)壁形成第一存儲層；以及沿著第二空間的內(nèi)壁形成第二存儲層，其中，在第一存儲層之上形成第一導(dǎo)電材料，其中，在第二存儲層之上形成第二導(dǎo)電材料。所述方法還包括：在襯底內(nèi)形成柵電極層；在柵電極層內(nèi)形成犧牲層，使得柵電極層包圍犧牲層的側(cè)壁和下表面；通過選擇性地刻蝕第一層疊結(jié)構(gòu)而形成第三溝道孔，其中，第三溝道層布置成與第一溝道孔平行，并且處于大體上相同的水平處，其中，第一溝道孔和第三溝道孔暴露出犧牲層；經(jīng)由第一溝道孔和第三溝道孔去除犧牲層，以在柵電極層內(nèi)形成溝槽；以及在第一溝道孔、第三溝道孔和溝槽的內(nèi)表面之上形成存儲層。所述方法還包括：在襯底內(nèi)形成導(dǎo)電層；以及通過選擇性地刻蝕第一層疊結(jié)構(gòu)而形成第三溝道孔，其中，第三溝道層布置成與第一溝道孔平行，并且處于大體上相同的水平處，其中，第一溝道孔和第三溝道孔暴露出導(dǎo)電層。

在附圖、說明書和權(quán)利要求中更具體地描述這些和其它的方面、實(shí)施方式和相關(guān)的優(yōu)點(diǎn)。

附圖說明

圖1A至1D為用于描述根據(jù)對比示例的半導(dǎo)體器件的制造方法及相關(guān)問題的截面圖。

圖2A至圖2F為圖示了根據(jù)一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。

圖3A為根據(jù)一個實(shí)施例的溝道連接圖案和刻蝕停止圖案的平面圖。

圖3B為根據(jù)一個實(shí)施例的溝道連接圖案和刻蝕停止圖案的平面圖。

圖4A至圖4D為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。

圖5A至圖5D為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。

圖6A至圖6B為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。

圖7A和圖7B為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。

圖8為實(shí)施基于公開技術(shù)的存儲電路的微處理器的配置圖的示例。

圖9為實(shí)施基于公開技術(shù)的存儲電路的處理器的配置圖的示例。

圖10為實(shí)施基于公開技術(shù)的存儲電路的系統(tǒng)的配置圖的示例。

圖11為實(shí)施基于公開技術(shù)的存儲電路的數(shù)據(jù)存儲系統(tǒng)的配置圖的示例。

圖12為實(shí)施基于公開技術(shù)的存儲電路的存儲系統(tǒng)的配置圖的示例。

具體實(shí)施方式

將參照附圖更具體地描述各種實(shí)施例。然而，本發(fā)明可以采用不同的方式實(shí)施，而不應(yīng)解釋為限制于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例，使得本發(fā)明充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本發(fā)明中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相同的部件。

在描述本發(fā)明的實(shí)施例之前，將對在用于根據(jù)對比示例的半導(dǎo)體器件的制造工藝期間可能出現(xiàn)的問題描述如下。

圖1A至1D為用于描述根據(jù)對比示例的半導(dǎo)體器件的制造方法及相關(guān)問題的截面圖。

參見圖1A，可以在襯底10之上形成第一層疊結(jié)構(gòu)ST1，所述襯底10具有預(yù)定的下部結(jié)構(gòu)(未示出)，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層11和多個第一犧牲層12。

然后，可以選擇性地刻蝕第一層疊結(jié)構(gòu)ST1，以形成暴露出襯底10的一部分的溝道孔CH1，并且可以將柱體形狀的犧牲圖案13掩埋在第一溝道孔CH1中。

參見圖1B，可以在圖1A的所得結(jié)構(gòu)之上形成第二層疊結(jié)構(gòu)ST2，第二層疊結(jié)構(gòu)ST2包括交替層疊的多個第二層間電介質(zhì)層21和多個第二犧牲層22。第二層間電介質(zhì)層21和第二犧牲層22可以分別由與第一層間電介質(zhì)層11和第一犧牲層12相同的材料形成。

然后，可以選擇性地刻蝕第二層疊結(jié)構(gòu)ST2，以形成暴露出犧牲圖案13的上表面的第二溝道孔CH2。

參見圖1C，可以去除犧牲圖案13，以形成溝道孔CH1和CH2。第一溝道孔CH1和第二溝道孔CH2彼此連接。

然后，可以沿著具有溝道孔CH1和CH2的所得結(jié)構(gòu)的整個表面形成存儲層14和溝道層15。

參見圖1D，可以對存儲層14和溝道層15執(zhí)行毯式刻蝕工藝(參見向下的箭頭)，以在溝道孔CH1和溝道孔CH2的下表面暴露出襯底10。當(dāng)溝道孔CH1和溝道孔CH2的下表面被存儲層14覆蓋時，不可能將襯底10和溝道層15連接。因而，需要在溝道孔CH1和CH2的下表面暴露出襯底10。在現(xiàn)有的工藝期間，也可以去除在第二層疊結(jié)構(gòu)ST2的上表面的存儲層14和溝道層15。因此，可以在溝道孔CH1和溝道孔CH2的側(cè)壁上形成存儲層圖案14A和溝道層圖案15A。

可以選擇性地刻蝕第一層疊結(jié)構(gòu)ST1和第二層疊結(jié)構(gòu)ST2，以形成縫隙S，縫隙S位于相鄰的兩個溝道孔CH1和CH2之間，并且穿過第一層疊結(jié)構(gòu)ST1和第二層疊結(jié)構(gòu)ST2?？p隙S可以用作用于去除第一犧牲層12和第二犧牲層22的氣體或者化學(xué)制品的供應(yīng)路徑。

然后，盡管未示出，可以去除經(jīng)由縫隙S暴露出的第一犧牲層12和第二犧牲層22，以形成空間，并且可以通過將導(dǎo)電材料掩埋在去除了第一犧牲層12和第二犧牲層22的空間內(nèi)而形成柵電極。

因此，可以完成其包括沿著溝道層圖案15A層疊的多個存儲單元的半導(dǎo)體器件，溝道層圖案15A沿著與襯底10的上表面垂直的方向延伸。每個存儲單元可以包括與溝道層圖案15A連接的一個柵電極。存儲層圖案14A位于相鄰的兩個柵電極之間。沿著一個溝道層圖案15A形成的多個存儲單元可以串聯(lián)連接，以形成一個存儲單元串。

然而，當(dāng)制造上述半導(dǎo)體器件時，會發(fā)生以下問題。由于干法刻蝕工藝的特性，第一溝道孔CH1和第二溝道孔CH2中的每個的寬度自上而下減小。出于此原因，當(dāng)經(jīng)由毯式刻蝕工藝來刻蝕存儲層14和溝道層15以打開溝道層CH1和溝道層CH2的下表面時，由于溝道層圖案15A易受到刻蝕工藝的破壞，因此可能損耗位于第二溝道孔CH2的下側(cè)壁P1上的溝道層圖案15A。當(dāng)損耗溝道層圖案15A的一部分時，存儲單元的一部分可能損耗其功能，并且可能切斷存儲單元的串聯(lián)連接。然后，存儲單元可能不作為存儲單元串操作。

此外，當(dāng)?shù)谝粶系揽證H1和第二溝道孔CH2經(jīng)由分開的掩模和刻蝕工藝來形成時，縫隙S可以經(jīng)由一個掩模和刻蝕工藝來形成?？p隙S具有比第一溝道孔CH1和第二溝道孔CH2小的寬度。因而，當(dāng)在第一層疊結(jié)構(gòu)ST1內(nèi)的縫隙和在第二層疊結(jié)構(gòu)ST2內(nèi)的縫隙如同第一溝道孔CH1和第二溝道孔CH2而經(jīng)由分開的工藝來形成時，難以使第一層疊結(jié)構(gòu)ST1內(nèi)的縫隙與第二層疊結(jié)構(gòu)ST2內(nèi)的縫隙彼此對齊。因而，重疊裕度低并且制造工藝可能失敗。另外，根據(jù)區(qū)域，縫隙S可以形成為不同的深度。例如，一個縫隙S可以穿透第一層疊結(jié)構(gòu)ST1和第二層疊結(jié)構(gòu)ST2(參見P2)，而另一個縫隙S可以僅形成在第二層疊結(jié)構(gòu)ST2中，而不穿透第一層疊結(jié)構(gòu)ST1的一部分(參見P3)。即，難以將縫隙S的深度保持一致。

本實(shí)施例解決了上述問題，降低了工藝的難度，并且保證了存儲單元特性和操作特性。圖2A至2F為圖示根據(jù)一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。首先，將描述該制造方法。

參見圖2A，可以制備襯底100。襯底100可以包括半導(dǎo)體材料。盡管未示出，但是襯底100可以包括下部結(jié)構(gòu)(未示出)，例如與溝道層連接的雜質(zhì)區(qū)。

然后，可以在襯底100之上形成第一層疊結(jié)構(gòu)ST1，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層110和多個第一材料層120。第一材料層120可以包括犧牲層，犧牲層將在后續(xù)工藝期間被存儲單元的柵電極代替，或者被用作存儲單元的柵電極的導(dǎo)電層代替。

當(dāng)?shù)谝徊牧蠈?20為犧牲層時，第一材料層120可以由具有與第一層間電介質(zhì)層110不同的刻蝕率的材料形成。這防止了在用于去除第一材料層120的后續(xù)工藝期間第一層間電介質(zhì)層110的損耗。例如，當(dāng)?shù)谝粚娱g電介質(zhì)層110由氧化硅形成時，第一材料層120可以由氮化硅或者無定形碳形成。當(dāng)?shù)谝徊牧蠈?20為導(dǎo)電層時，第一材料層120可以由各種導(dǎo)電材料形成，例如金屬、金屬氮化物、摻雜有雜質(zhì)的多晶硅以及它們的組合。

第一層間電介質(zhì)層110可以用于將在垂直方向上彼此相鄰的存儲單元的柵電極絕緣，并且包括各種絕緣材料，例如，氧化硅、氮化硅、氮氧化硅以及它們的組合。

可以選擇性地刻蝕第一層疊結(jié)構(gòu)ST1，以形成暴露出襯底100的一部分的第一溝道孔CH1。然后，可以沿著具有第一溝道層CH1的所得結(jié)構(gòu)的整個表面形成第一存儲層140和第一溝道層150。

參見圖2A中的虛線圈，其圖示了第一存儲層140的一部分，第一存儲層140可以包括：第一隧道絕緣層142、第一電荷存儲層144和第一電荷阻擋層146，它們順序地布置在第一溝道層150之上。第一隧道絕緣層142可以使得電荷隧穿，并且包括氧化硅。第一電荷存儲層144可以存儲電荷，并且包括氮化硅或者多晶硅。第一電荷阻擋層146可以用于阻擋電荷遷移，并且可以包括氧化硅。第一溝道層150可以由例如多晶硅的各種半導(dǎo)體材料形成。

參見圖2B，可以對第一存儲層140和第一溝道層150執(zhí)行毯式刻蝕工藝，以在第一溝道孔CH1的下表面處暴露出襯底。在毯式刻蝕工藝期間，可以去除在第一層疊結(jié)構(gòu)ST1的上表面上的第一存儲層140和第一溝道層150。因此，可以在第一溝道孔CH1的側(cè)壁上形成第一存儲層圖案140A和第一溝道層圖案150A。第一存儲層圖案140A的最下面的部分可以稍微地向著第一溝道孔CH1的中心突出，并且與第一溝道孔CH1的側(cè)壁直接接觸。第一溝道層圖案150A可以位于第一存儲層圖案140A的突出的最下面的部分上，并且可以與第一存儲層圖案140A的側(cè)壁直接接觸。即，第一溝道層圖案150A可以不與襯底100直接接觸。

隨后，可以執(zhí)行外延生長工藝，以在襯底100之上、第一溝道孔CH1的下表面處形成第一外延層160。用于將第一溝道層圖案150A與襯底100連接的第一外延層160可以生長至等于或高于第一溝道層圖案150A的下表面的水平。

然后，可以將絕緣材料沉積在具有第一外延層160的所得結(jié)構(gòu)上?？梢詫⒔^緣材料沉積至足以充分地填充第一溝道孔CH1的厚度。然后，針對絕緣材料執(zhí)行平坦化工藝，直到暴露出第一層疊結(jié)構(gòu)ST1的上表面為止。因此，第一絕緣圖案170形成在第一溝道孔CH1中，并且在第一外延層160之上。

參見圖2C，可以在圖2B的所得結(jié)構(gòu)之上形成溝道連接圖案180A和刻蝕停止圖案180B。此時，溝道連接圖案180A可以形成為與第一溝道孔CH1重疊，而刻蝕停止圖案180B可以形成為與形成有縫隙的區(qū)域重疊?？梢酝ㄟ^預(yù)定的距離而使溝道連接圖案180A和刻蝕停止圖案180B彼此隔離，并且可以將絕緣材料190設(shè)置在溝道連接圖案180A與刻蝕停止圖案180B之間。

只要溝道連接圖案180A分別與多個第一溝道孔CH1重疊，并且刻蝕停止圖案180B分別與多個縫隙重疊，就可以采用各種方式修改溝道連接圖案180A和刻蝕停止圖案180B。圖3A和3B中圖示了溝道連接圖案180A和刻蝕停止圖案180B的平面形狀。

圖3A為溝道連接圖案和刻蝕停止圖案的平面圖，而圖2C為沿著圖3A的線A-A’截取的截面圖。

參見圖3A，溝道連接圖案180A可以具有與第一溝道孔CH1重疊的島形狀。為了保證溝道連接圖案180A與第一溝道孔CH1之間的重疊裕度，溝道連接圖案180A可以具有比第一溝道孔CH1的上表面大的寬度?？涛g停止圖案180B可以形成為覆蓋未形成有溝道連接圖案180A的其余區(qū)域，并且通過預(yù)定的距離與溝道連接圖案180A隔離。由于每個縫隙將在平行于線A-A’的第一方向上位于彼此相鄰的兩個第一溝道孔CH1之間，并且在垂直于線A-A’的第二方向上延伸，所以刻蝕停止圖案180B可以與隨后將形成的全部縫隙重疊。

圖3B為根據(jù)另一個實(shí)施例的溝道連接圖案和刻蝕停止圖案的平面圖，而圖2C為沿著圖3B的線B-B’截取的截面圖。

參見圖3B，溝道連接圖案180A可以具有與每個第一溝道孔CH1重疊的島形狀。刻蝕停止圖案180B可以與縫隙重疊，所述縫隙將在平行于線B-B’的第一方向上位于彼此相鄰的兩個第一溝道孔CH1之間，并且在垂直于線B-B’的第二方向上延伸。即，刻蝕停止圖案180B可以具有在第二方向上延伸的線形狀。為了保證縫隙與刻蝕停止圖案180B之間的重疊裕度，以線B-B’衡量的刻蝕停止圖案180B的寬度可以比以線B-B’衡量的縫隙的寬度大。

再次參見圖2C，可以經(jīng)由如下的一系列工藝來形成溝道連接圖案180A和刻蝕停止圖案180B：將導(dǎo)電材料(例如，含金屬材料或者摻雜有雜質(zhì)的半導(dǎo)體材料)沉積在圖2B的所得結(jié)構(gòu)之上，然后選擇性地刻蝕導(dǎo)電材料。即，溝道連接圖案180A和刻蝕停止圖案180B可以由相同的材料來形成并且在垂直方向上處于相同的水平處?？梢越?jīng)由如下的一系列工藝來形成絕緣材料190：將絕緣材料沉積，以覆蓋形成有溝道連接圖案180A和刻蝕停止圖案180B的所得結(jié)構(gòu)，然后執(zhí)行平坦化工藝，直到暴露出溝道連接圖案180A和刻蝕停止圖案180B的上表面為止。

參見圖2D，第二層疊結(jié)構(gòu)ST2可以形成在圖2C的所得結(jié)構(gòu)之上，第二層疊結(jié)構(gòu)ST2包括交替層疊的多個第二層間電介質(zhì)層210和多個第二材料層220。第二層間電介質(zhì)層210和第二材料層220可以分別由與第一層間電介質(zhì)層110和第一材料層120相同的材料形成。

可以選擇性地刻蝕第二層疊結(jié)構(gòu)ST2，以形成多個第二溝道孔CH2，所述多個第二溝道孔CH2穿過第二層疊結(jié)構(gòu)ST2而暴露出各個溝道連接圖案180A。為了保證重疊裕度，第二溝道孔CH2的下表面可以具有比溝道連接圖案180A小的寬度。

然后，可以在第二溝道孔CH2的側(cè)壁上形成第二存儲層圖案240A和第二溝道層圖案250A，并且可以執(zhí)行外延生長工藝，以在暴露在第二溝道孔CH2的下表面處的溝道連接圖案180A之上形成第二外延層260。第二外延層260可以使溝道連接圖案180A與第二溝道層圖案250A彼此連接。可以用第二絕緣圖案270來填充第二溝道孔CH2的其余空間。

參見圖2E和圖2F，縫隙S’可以形成為穿過第二層疊結(jié)構(gòu)ST2、刻蝕停止圖案180B和第一層疊結(jié)構(gòu)ST1。縫隙S’可以在第一方向上位于彼此相鄰的兩個第二溝道孔CH2之間，并且在第一方向上位于彼此相鄰的兩個第一溝道孔CH1之間?？p隙S’可以在第二方向上延伸。用于縫隙S’的形成工藝可以為兩個步驟。

首先，如圖2E中所示，可以在第二層疊結(jié)構(gòu)ST2之上形成掩模圖案(未示出)，以暴露出將形成縫隙S’的區(qū)域，并且可以使用掩模圖案作為刻蝕阻擋層來刻蝕第二層疊結(jié)構(gòu)ST2。將刻蝕工藝停止在刻蝕停止圖案180B處，以形成初始縫隙S。即，可以執(zhí)行刻蝕工藝直到暴露出刻蝕停止圖案180B為止。

然后，如圖2F中所示，可以額外地刻蝕初始縫隙S之下的結(jié)構(gòu)(即，刻蝕停止圖案180B和第一層疊結(jié)構(gòu)ST1)，以完成縫隙S’。

當(dāng)?shù)谝徊牧蠈?20和第二材料層220為犧牲層時，還可以執(zhí)行額外的工藝(未示出)。額外的工藝可以包括去除經(jīng)由縫隙S’暴露出的第一材料層120和第二材料層220以形成空間，并且通過將導(dǎo)電材料掩埋在去除了第一材料層和第二材料層的每個空間中來形成柵電極層。當(dāng)?shù)谝徊牧蠈?20和第二材料層220為導(dǎo)電層時，可以不執(zhí)行額外的工藝。

盡管未示出，但是可以將導(dǎo)電材料沉積在第二層疊結(jié)構(gòu)ST2之上，并且將導(dǎo)電材料圖案化以形成在平行于縫隙S’的第二方向上延伸的導(dǎo)電線。導(dǎo)電線可以接觸第二溝道層圖案250A。當(dāng)?shù)谝粶系缹訄D案150A的底部與形成在襯底100中的源極區(qū)連接時，導(dǎo)電線可以用作位線。

通過上述工藝，可以制造圖2F中所示的半導(dǎo)體器件。再次參見圖2F，根據(jù)本實(shí)施例的半導(dǎo)體器件可以包括：第一層疊結(jié)構(gòu)ST1、第二層疊結(jié)構(gòu)ST2、溝道連接圖案180A和刻蝕停止圖案180B。第一層疊結(jié)構(gòu)ST1可以包括：第一溝道層圖案150A、第一外延層160、第一存儲層圖案140A、第一層間電介質(zhì)層110和第一材料層120、以及第一存儲層圖案140A。第一溝道層圖案150A在襯底100之上沿著垂直方向延伸，并且具有空心中心的柱體形狀。第一外延層160形成在所述空心中心內(nèi)并且在第一溝道層圖案150A的底部，以將襯底100與第一溝道層圖案150A相連接。第一存儲層圖案140A包圍第一溝道層圖案150A的外側(cè)壁和底表面。第一層間電介質(zhì)層110和第一材料層120沿著第一溝道層圖案150A交替地層疊。第一存儲層圖案140A設(shè)置在第一材料層120與第一溝道層圖案150A之間。

第二層疊機(jī)構(gòu)ST2可以包括：第二溝道層圖案250A、第二外延層260、第二存儲層圖案240A、以及第二層間電介質(zhì)層210和第二材料層220。第二溝道層圖案250A在垂直方向上延伸且在第一層疊結(jié)構(gòu)ST1之上，并且具有空心中心的柱體形狀。第二外延層260形成在第二溝道層圖案250A的底部處的空的空間內(nèi)，以將第二外延層260與第二溝道層圖案250A相連接。第二存儲層圖案240A包圍第二溝道層圖案250A的外側(cè)壁和下表面。第二層間電介質(zhì)層210和第二材料層220沿著第二溝道層圖案250A交替地層疊，其中第二存儲層240A設(shè)置在第二層間電介質(zhì)層210和第二材料層220與第二溝道層圖案250A之間。

溝道連接圖案180A可以將第一溝道層圖案150A與第二溝道層圖案250A相連接，并且位于第一層疊結(jié)構(gòu)ST1與第二層疊結(jié)構(gòu)ST2之間?？涛g停止圖案180B可以與形成有第一層疊結(jié)構(gòu)ST1和第二層疊結(jié)構(gòu)ST2的縫隙的區(qū)域重疊?？p隙可以形成為穿過第一層疊結(jié)構(gòu)ST1、刻蝕停止圖案180B和第二層疊結(jié)構(gòu)ST2。

一個第一溝道層圖案150A、包圍第一溝道層圖案150A的一個第一材料層120(或者柵電極層)以及插置在第一溝道層圖案150A與第一材料層120之間的第一存儲層圖案140A可以形成一個存儲單元。類似地，一個第二溝道層圖案250A、包圍第二溝道層圖案250A的一個第二材料層220(或者柵電極層)以及插置在第二溝道層圖案250A與第二材料層220之間的第二存儲層圖案240A可以形成一個存儲單元。

根據(jù)施加至第一材料層120和第二材料層220(或者柵電極層)的電壓，電荷可以從第一溝道層圖案150A和第二溝道層圖案250A引入電荷存儲層144，或者電荷存儲層144的電荷可以被釋放至第一溝道層圖案150A和第二溝道層圖案250A。因而，存儲單元可以彼此存儲不同的數(shù)據(jù)。

上述半導(dǎo)體器件及其制造方法能夠獲得以下優(yōu)點(diǎn)。首先，由于第一溝道層圖案150A和第二溝道層圖案250A經(jīng)由分開的工藝來形成，并且經(jīng)由溝道連接圖案180A彼此連接，所以不同于對比示例，第一溝道層圖案150A和第二溝道層圖案250A可以不被刻蝕損壞。

此外，當(dāng)縫隙S形成時，通過一個掩模工藝能夠保證重疊裕度，并且可以經(jīng)由刻蝕停止圖案180B而使縫隙S的深度在整個區(qū)域中保持一致。此外，由于溝道連接圖案180A和刻蝕停止圖案180B經(jīng)由單個工藝形成，在不增加工藝難度水平的情況下能夠保證上述優(yōu)點(diǎn)。

可以采用各種方式來修改根據(jù)上述實(shí)施例的半導(dǎo)體器件及其制造方法。例如，只要第一溝道層圖案150與襯底100直接接觸，就可以省略第一外延層160。此外，只要第二溝道層圖案250A與溝道連接圖案180A直接接觸，就可以省略第二外延層260。以下將參照圖4A至圖4D來描述這種結(jié)構(gòu)。

此外，只要第一存儲層圖案140A插置在第一溝道層圖案150A與第一材料層120之間，就可以采用各種方式來修改第一存儲層圖案140A。類似地，只要第二存儲層圖案240A插置在第二溝道層圖案250A與第二材料層220之間，就可以采用各種方式來修改第二存儲層圖案240A。以下將參照圖5A至圖5C來描述這種結(jié)構(gòu)。

在上述實(shí)施例中，已經(jīng)以I形狀的存儲單元串作為示例。I形狀的存儲單元串包括存儲單元，存儲單元層疊在襯底100內(nèi)的源極區(qū)與第二層疊結(jié)構(gòu)ST2之上的位線之間。然而，本實(shí)施例不限于此。在另一個實(shí)施例中，可以形成U形狀的存儲單元串，并且源極線和位線可以與U形狀的存儲單元串的兩個端部耦接。以下將參照圖6A至圖7B來描述這種結(jié)構(gòu)。

圖4A至圖4D為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。在本文中省略了與上述實(shí)施例相同的部件的具體描述。

參見圖4A，可以在襯底100之上形成第一層疊結(jié)構(gòu)ST1，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層110和多個第一材料層120，并且被選擇性地刻蝕以形成溝道孔CH1。然后，可以沿著具有形成有第一溝道孔CH1的所得結(jié)構(gòu)的整個表面形成第一存儲層140。

參見圖4B，可以對第一存儲層140執(zhí)行毯式刻蝕工藝，以在第一溝道孔CH1的下表面處暴露出襯底100。在毯式刻蝕工藝期間，可以去除在第一層疊結(jié)構(gòu)ST1的上表面上的第一存儲層140。因此，可以在第一溝道孔CH1的側(cè)壁上形成第一存儲層圖案140B。

然后，可以沿著所得結(jié)構(gòu)的整個表面形成第一溝道層150。第一存儲層圖案140B形成在第一溝道層150與第一層疊結(jié)構(gòu)ST1之間。由于在溝道孔CH1的下表面處暴露出襯底100，所以第一溝道層150可以與襯底100直接接觸。

在另一個實(shí)施例中(未示出)，第一溝道層150可以具有完全地填充具有形成于其中的第一存儲層圖案140B的第一溝道孔CH1的厚度。在這種情況下，可以經(jīng)由后續(xù)工藝來形成柱體形狀的溝道層圖案，并且可以省略第一絕緣層圖案170B?？商孢x地，在另一個實(shí)施例中(未示出)，可以對第一溝道層150額外地執(zhí)行毯式刻蝕工藝。在這種情況下，第一溝道層150可以具有類似于第一存儲層圖案140B的中空柱體形狀，并且第一溝道層150的外側(cè)壁被第一存儲層圖案140B包圍。

參見圖4C，第一絕緣圖案170B可以形成為填充第一溝道孔CH1的其余空間。第一絕緣圖案170B可以經(jīng)由如下的一系列工藝來形成：將絕緣材料沉積在圖4B的所得結(jié)構(gòu)上，使得絕緣材料具有足以充分地填充第一溝道孔CH1的厚度，并且執(zhí)行平坦化工藝直到暴露出第一層疊結(jié)構(gòu)ST1的上表面為止。在平坦化工藝期間，可以去除在第一層疊結(jié)構(gòu)ST1的上表面上的第一溝道層150，以形成第一溝道層圖案150B。可以沿著具有形成于其中的第一存儲層圖案140B的第一溝道孔CH1的側(cè)壁和下表面形成第一溝道層圖案150B。

參見圖4D，溝道連接圖案180A和刻蝕停止圖案180B可以形成在圖4C的所得結(jié)構(gòu)之上，以分別與第一溝道孔CH1和其中將要形成縫隙的區(qū)域重疊。在溝道連接圖案180A與刻蝕停止圖案180B之間，可以設(shè)置絕緣材料190。

然后，可以形成第二層疊結(jié)構(gòu)ST2。在第二層疊結(jié)構(gòu)ST2中，多個第二層間電介質(zhì)層210和第二材料層220交替地層疊。可以選擇性地刻蝕第二層疊結(jié)構(gòu)ST2，以形成暴露出各個溝道連接圖案180A的多個第二溝道孔CH2。

然后，可以在第二溝道孔CH2的側(cè)壁上形成第二存儲層圖案240B，可以沿著具有第二存儲層圖案240B的第二溝道孔CH2的側(cè)壁和下表面形成第二溝道層圖案250B。第二溝道層圖案250B與溝道連接圖案180A直接接觸，并且第二絕緣圖案270B可以形成為填充第二溝道孔CH2的其余空間，第二存儲層圖案240B和第二溝道層圖案250B形成在第二溝道孔CH2上。

盡管未示出，但是采用與以上參照圖2E和2F所述的相同的方式來執(zhí)行上述后續(xù)工藝，例如，縫隙形成工藝和位線形成工藝。

本實(shí)施例的特征可以在于，第一溝道層圖案150B和第二溝道層圖案250B在第一存儲層圖案140B和第二存儲層圖案240B經(jīng)受毯式刻蝕工藝之后形成，以分別在第一溝道孔CH1的下表面暴露出襯底100和/或在第二溝道孔CH2的下表面暴露出溝道連接圖案180A。出于該原因，可以省略圖2B或者2D的外延生長工藝。

圖2A至圖2D的工藝的一部分和本實(shí)施例的工藝的一部分可以組合。例如，在本實(shí)施例中，圖2B中的第一存儲層圖案140A、第一溝道層圖案150A和第一外延層160(而不是第一存儲層圖案140B和第一溝道層圖案150B)可以形成在第一溝道孔CH1中。再例如，在本實(shí)施例中，圖2D中的第二存儲層圖案240A、第二溝道層圖案250A和第二外延層260(而不是第二存儲層圖案240B和第二溝道層圖案250B)可以形成在第二溝道孔CH2中。

圖5A至圖5D為圖示了根據(jù)另一個實(shí)施的半導(dǎo)體器件及其制造方法的截面圖。在本文中省略與上述實(shí)施例相同的部件的具體描述。

參見圖5A，可以形成在襯底100之上第一層疊結(jié)構(gòu)ST1，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層110和多個第一材料層120，并且被選擇性地刻蝕以形成第一溝道孔CH1。

然后，可以沿著其中形成有第一溝道孔CH1的所得結(jié)構(gòu)的整個表面來沉積第一溝道層，可以將絕緣材料沉積至足以完全地填充其中形成有第一溝道層的第一溝道孔CH1的厚度，并且可以執(zhí)行平坦化工藝直到暴露出第一層疊結(jié)構(gòu)ST1的上表面為止。因此，可以沿著第一溝道孔CH1的側(cè)壁和下表面形成第一溝道層圖案150C，并且第一絕緣圖案170C可以形成為填充其中形成有第一溝道層圖案150C的第一溝道孔CH1。

在另一個實(shí)施例中(未示出)，第一溝道層圖案150C可以具有完全地填充第一溝道孔CH1的柱體形狀。在這種情況下，可以省略第一絕緣圖案170C?？商孢x地，在另一個實(shí)施例中(未示出)，在將第一溝道層沉積之后，并且在將絕緣材料沉積之前，可以對第一溝道層額外地執(zhí)行毯式刻蝕工藝。

參見圖5B，溝道連接圖案180A和刻蝕停止圖案180B可以形成在圖5A的所得結(jié)構(gòu)之上，以分別與第一溝道孔CH1和其中將要形成縫隙的區(qū)域重疊。在溝道連接圖案180A與刻蝕停止圖案180B之間，可以設(shè)置絕緣材料190。

然后，可以形成第二層疊結(jié)構(gòu)ST2，第二層疊結(jié)構(gòu)ST2包括交替層疊的多個第二層間電介質(zhì)層210和多個第二材料層220?？梢赃x擇性地刻蝕第二層疊結(jié)構(gòu)ST2，以形成暴露出各個溝道連接圖案180A的多個第二溝道孔CH2。

然后，第二溝道層圖案250C可以沿著第二溝道孔CH2的側(cè)壁和下表面形成，以與溝道連接圖案180A直接接觸。第二絕緣圖案270C可以形成為填充其中形成有第二溝道層圖案250C的第二溝道孔CH2的其余空間。

然后，縫隙S’可以形成為穿過第二層疊結(jié)構(gòu)ST2、刻蝕停止圖案180B和第一層疊結(jié)構(gòu)ST1。

參見圖5C，可以經(jīng)由濕法刻蝕等來去除經(jīng)由縫隙S’暴露出的第一材料層120和第二材料層220。去除了第一材料層120和第二材料層220的空間可以被稱為凹槽G。

參見圖5D，可以沿著凹槽G的內(nèi)壁形成第一存儲層圖案140C和第二存儲層圖案240C，并且可以形成第一柵電極層180和第二柵電極層280，以填充其中形成有第一存儲層圖案140C和第二存儲層圖案240C的凹槽G的其余空間。

可以經(jīng)由如下的一系列工藝來形成第一存儲層圖案140C和第二存儲層圖案240C以及第一柵電極層180和第二柵電極層280：沿著圖5C的所得結(jié)構(gòu)沉積存儲層，將導(dǎo)電材料沉積至足以充分地填充其中形成有存儲層的凹槽G的其余空間的厚度，并且通過對存儲層和導(dǎo)電材料執(zhí)行干法刻蝕工藝來去除存在于縫隙S’中的存儲層和導(dǎo)電材料。

本實(shí)施例的特征可以在于，在形成第一溝道層圖案150C和第二溝道層圖案250C之后，在第一柵電極層180和第二柵電極層280的形成工藝的同時，分別執(zhí)行第一存儲層圖案140C和第二存儲層圖案240C的形成工藝。因而，第一存儲層圖案140C和第二存儲層圖案240C可以不沿著垂直方向延伸，并且用于布置在垂直方向上的每個存儲單元的第一存儲層圖案140C和第二存儲層圖案240C彼此分隔開。

圖6A和圖6B為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。本文省略了與上述實(shí)施例相同的部件的具體描述。

參見圖6A，柵電極層105可以通過將導(dǎo)電材料沉積在襯底100上來形成，而犧牲層107可以被掩埋在通過刻蝕柵電極層105的一部分而形成的凹槽內(nèi)。柵電極層105可以由各種導(dǎo)電材料形成，例如，金屬、金屬氮化物、摻雜有雜質(zhì)的半導(dǎo)體材料以及它們的組合。

犧牲層107的側(cè)壁和下表面可以被柵電極層105包圍。犧牲層107可以具有第一方向軸比第二方向軸長的條形狀，使得犧牲層107能夠與將布置在第一方向上的一對第一溝道孔重疊。

圖6A僅圖示了一個犧牲層107。然而，可以在柵電極層105內(nèi)形成多個凹槽，并且可以將多個犧牲層107掩埋在各個凹槽內(nèi)。一對第一溝道孔可以形成為與每個犧牲層107重疊。

然后，可以在柵電極層105和犧牲層107之上形成第一層疊結(jié)構(gòu)ST1，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層110和多個第一材料層120。

參見圖6B，可以選擇性地刻蝕第一層疊結(jié)構(gòu)ST1，以形成一對第一溝道孔CH1，每個第一溝道孔CH1暴露出犧牲層107的上表面?？梢匀コ┞冻龅臓奚鼘?07。因此，一對第一溝道孔CH1和去除了連接第一溝道孔CH1的底部的犧牲層107的空間可以形成U形狀的溝道孔。

然后，可以沿著U形狀的溝道孔的內(nèi)表面形成第一存儲層圖案140D和第一溝道層圖案150D，并且可以用第一絕緣圖案170D來填充U形狀的溝道孔的其余空間。

可以采用與上述實(shí)施例大體上相同的方式來執(zhí)行后續(xù)工藝。即，已經(jīng)參照圖2C至圖2F所述的溝道連接圖案180A和刻蝕停止圖案180B的形成工藝、第二層疊結(jié)構(gòu)ST2、第二存儲層圖案240A、第二溝道層圖案250A和第二外延層260以及第二絕緣圖案270的形成工藝、以及縫隙S’的形成工藝，可以在圖6B的工藝之后執(zhí)行。可替選地，圖4D的工藝可以在圖6B的工藝之后執(zhí)行?？商孢x地，圖5B至圖5D的工藝可以在圖6B的工藝之后執(zhí)行。

在本實(shí)施例中，由于一對溝道層在其底部彼此連接，所以可以形成U形狀的溝道層(參見150D)?？梢酝ㄟ^位線來控制U形狀的溝道層的一個端部，而可以通過源極線來控制U形狀的溝道層的另一個端部。

柵電極層105、面對柵電極層105的第一溝道層圖案150D以及位于柵電極層105和第一溝道層圖案150D之間的第一存儲層140D可以形成一種晶體管。根據(jù)施加至柵電極層105的電壓，晶體管可以導(dǎo)通或關(guān)斷，以控制一對溝道層。

圖7A和圖7B為圖示了根據(jù)另一個實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。在本文中省略了與上述實(shí)施例相同的部件的具體描述。

參見圖7A，可以將絕緣層106沿著通過刻蝕襯底100的一部分所形成的凹槽的內(nèi)壁沉積，并且可以將導(dǎo)電層108掩埋在其中沉積有絕緣層106的凹槽的其余空間內(nèi)。絕緣層106可以形成為將導(dǎo)電層108與襯底100彼此電絕緣。可以根據(jù)器件設(shè)計而省略絕緣層106。

導(dǎo)電層108可以與一對第一溝道層圖案150E直接接觸，以將一對第一溝道層圖案150E電耦接。導(dǎo)電層108可以由各種導(dǎo)電材料形成，例如金屬、金屬氮化物、摻雜有雜質(zhì)的半導(dǎo)體材料以及它們的組合。導(dǎo)電層108可以具有第一方向軸比第二方向軸長的條形狀，使得導(dǎo)電層108能夠與一對溝道孔重疊，每個溝道孔布置在第一方向上。

圖7A僅圖示了一個導(dǎo)電層108。然而，可以在襯底100內(nèi)形成多個凹槽，并且可以在各個凹槽內(nèi)掩埋多個導(dǎo)電層108。一對第一溝道孔可以形成為與每個導(dǎo)電層108重疊。然后，第一層疊結(jié)構(gòu)ST1可以形成在具有絕緣層106和導(dǎo)電層108的襯底100之上，第一層疊結(jié)構(gòu)ST1包括交替層疊的多個第一層間電介質(zhì)層110和多個第一材料層120。

參見圖7B，可以選擇性地刻蝕第一層疊結(jié)構(gòu)ST1，以形成一對第一溝道孔CH1，每個第一溝道孔CH1暴露出導(dǎo)電層108的上表面。然后，可以在一對第一溝道孔CH1內(nèi)形成第一存儲層圖案140E、第一溝道層圖案150E和第一絕緣圖案170E?？梢越?jīng)由圖4A至圖4C的工藝來形成第一存儲層圖案140E、第一溝道層圖案150E和第一絕緣圖案170E。然而，在另一個實(shí)施例中，可以經(jīng)由圖2A和圖2B的工藝而在一對第一溝道孔CH1內(nèi)形成第一存儲層圖案140A、第一溝道層圖案150A、第一外延層160和第一絕緣圖案170?？商孢x地，在另一個實(shí)施例中，可以經(jīng)由圖5A的工藝而在一對第一溝道孔CH1內(nèi)形成第一溝道層圖案150C和第一絕緣圖案170C。

作為本工藝的結(jié)果，一對第一溝道層圖案150E可以經(jīng)由導(dǎo)電層108彼此連接，并且形成U形狀的溝道層。

可以采用與上述實(shí)施例大體上相同的方式來執(zhí)行后續(xù)工藝。換言之，在圖7B的工藝之后，可以執(zhí)行圖2C至圖2F的工藝、圖4的工藝或者圖5B至圖5D的工藝。

根據(jù)實(shí)施例，電子設(shè)備及其制造方法能夠降低工藝的難度水平，而不折損存儲單元特性和操作特性。

基于公開技術(shù)的以上和其它的存儲電路或者半導(dǎo)體器件可以用于各種設(shè)備或系統(tǒng)。圖8至圖12提供了能夠?qū)嵤┍疚墓_的存儲電路的設(shè)備或系統(tǒng)的一些示例。

圖8為實(shí)施基于公開技術(shù)的存儲電路的微處理器的配置圖的示例。

參見圖8，微處理器1000可以執(zhí)行用于控制和調(diào)節(jié)一系列處理的任務(wù)：從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)以及將處理的結(jié)果輸出至外部設(shè)備。微處理器1000可以包括：存儲單元1010、操作單元1020、控制單元1030等。微處理器1000可以為各種數(shù)據(jù)處理單元，例如，中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號處理器(DSP)和應(yīng)用處理器(AP)。

存儲單元1010為如處理器寄存器、寄存器等將數(shù)據(jù)存儲在微處理器1000內(nèi)的部件。存儲單元1010可以包括：數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲單元1010可以包括各種寄存器。存儲單元1010可以執(zhí)行暫時地存儲通過操作單元1020執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的所得數(shù)據(jù)以及存儲有執(zhí)行運(yùn)算的數(shù)據(jù)的地址的功能。

存儲單元1010可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個或多個。例如，存儲單元1010可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證存儲單元1010的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善微處理器1000的操作特性。

操作單元1020可以根據(jù)控制單元1030將命令解碼的結(jié)果來執(zhí)行四項(xiàng)算術(shù)運(yùn)算或者邏輯運(yùn)算。操作單元1020可以包括至少一個算術(shù)邏輯單元(ALU)等。

控制單元1030可以接收來自微處理器1000的存儲單元1010、操作單元1020和外部設(shè)備的信號，執(zhí)行命令的提取、解碼，控制微處理器1000的信號的輸入和輸出，以及執(zhí)行由程序所表示的處理。

根據(jù)本實(shí)施方式的微處理器1000可以額外地包括高速緩沖存儲單元1040，高速緩沖存儲單元1040能夠暫時地存儲從外部設(shè)備(而不是存儲單元1010)輸入的數(shù)據(jù)或者輸出至外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩沖存儲單元1040可以經(jīng)由總線接口1050而與存儲單元1010、操作單元1020和控制單元1030交換數(shù)據(jù)。

圖9為實(shí)施基于公開技術(shù)的存儲電路的處理器的配置圖的示例

參見圖9，處理器1100可以通過包括除了微處理器執(zhí)行的任務(wù)之外的各種功能來改善性能并實(shí)現(xiàn)多功能性，微處理器執(zhí)行用于控制和調(diào)節(jié)一系列處理的任務(wù)為：接收來自各種外部設(shè)備的數(shù)據(jù)、處理數(shù)據(jù)以及將處理結(jié)果輸出至外部設(shè)備的。處理器1100可以包括：核心單元1110，其用作微處理器；高速緩沖存儲單元1120，其用于暫時地存儲數(shù)據(jù)；以及總線接口1130，其用于在內(nèi)部設(shè)備與外部設(shè)備之間傳送數(shù)據(jù)。處理器1100可以包括各種片上系統(tǒng)(SoC)，例如多核處理器、圖形處理單元(GPU)和應(yīng)用處理器(AP)。

本實(shí)施方式的核心單元1110為對從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運(yùn)算的部件，并且可以包括存儲單元1111、操作單元1112和控制單元1113。

存儲單元1111為如處理器寄存器、寄存器等將數(shù)據(jù)存儲在微處理器1100內(nèi)的部件。存儲單元1111可以包括：數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲單元1111可以包括各種寄存器。存儲單元1111可以執(zhí)行暫時地存儲要通過操作單元1112執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的結(jié)果數(shù)據(jù)以及存儲有執(zhí)行運(yùn)算的數(shù)據(jù)的地址的功能。操作單元1112為在處理器1100內(nèi)執(zhí)行運(yùn)算的部件。操作單元1112可以根據(jù)控制單元1113將命令解碼的結(jié)果來執(zhí)行四項(xiàng)算術(shù)運(yùn)算、邏輯運(yùn)算等。操作單元1112可以包括至少一個算術(shù)邏輯單元(ALU)等?？刂茊卧?113可以接收來自處理器1100的存儲單元1111、操作單元1112和外部設(shè)備的信號，執(zhí)行命令的提取、解碼，控制處理器1100的信號的輸入和輸出，以及執(zhí)行由程序所表示的處理。

高速緩沖存儲單元1120為暫時地存儲數(shù)據(jù)以補(bǔ)償以高速操作的核心單元1110與以低速操作的外部設(shè)備之間的數(shù)據(jù)處理速度之差的部件。高速緩沖存儲單元1120可以包括：主存儲部1121、二級存儲部1122和三級存儲部1123。通常，高速緩沖存儲單元1120包括主存儲部1121和二級存儲部1122，并且在需要高存儲容量的情況下可以包括三級存儲部1123。視情況需要，高速緩沖存儲單元1120可以包括數(shù)目增加的存儲部。也就是說，可以根據(jù)設(shè)計來改變包括在高速緩沖存儲單元1120中的存儲部的數(shù)目。主存儲部1121、二級存儲部1122和三級存儲部1123存儲和區(qū)分?jǐn)?shù)據(jù)的速度可以相同或者不同。在各個存儲部1121、1122和1123的速度不同的情況下，主存儲部1121的速度可以是最大的。高速緩沖存儲單元1120的主存儲部1121、二級存儲部1122和三級存儲部1123中的至少一個存儲部可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件的一個或多個。例如，高速緩沖存儲單元1120可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證高速緩沖存儲單元1120的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善處理器1100的操作特性。

盡管在圖9中示出了全部的主存儲部1121、二級存儲部1122和三級存儲部1123被配置在高速緩沖存儲單元1120的內(nèi)部，但是應(yīng)當(dāng)注意的是，高速緩沖存儲單元1120的全部的主存儲部1121、二級存儲部1122和三級存儲部1123都可以被配置在核心單元1110的外部，并且可以補(bǔ)償核心單元1110與外部設(shè)備之間的數(shù)據(jù)處理速度之差。同時，應(yīng)當(dāng)注意的是，高速緩沖存儲單元1120的主存儲部1121可以設(shè)置在核心單元1110的內(nèi)部，并且二級存儲部1122和三級存儲部1123可以配置在核心單元1110的外部，以加強(qiáng)用于補(bǔ)償數(shù)據(jù)處理速度之差的功能。在另一個實(shí)施方式中，主存儲部1121和二級存儲部1122可以設(shè)置在核心單元1110的內(nèi)部，并且三級存儲部1123可以設(shè)置在核心單元1110的外部。

總線接口1130為將核心單元1110、高速緩沖存儲單元1120與外部設(shè)備連接并且允許數(shù)據(jù)有效地傳輸?shù)牟考?/p>

根據(jù)本實(shí)施方式的處理器1100可以包括多個核心單元1110，并且多個核心單元1110可以共享高速緩沖存儲單元1120。多個核心單元1110和高速緩沖存儲單元1120可以直接地連接或者經(jīng)由總線接口1130來連接。多個核心單元1110可以采用與核心單元1110的上述配置相同的方式來配置。在處理器1100包括多個核心單元的情況下，高速緩沖存儲單元1120的主存儲部1121可以配置在每個核心單元1110內(nèi)，與多個核心單元1110的數(shù)目相對應(yīng)，而二級存儲部1122和三級存儲部1123可以配置在多個核心單元1110的外部，以這種方式經(jīng)由總線接口1130被共享。主存儲部1121的處理速度可以比二級存儲部1122和三級存儲部1123的處理速度快。在另一個實(shí)施方式中，主存儲部1121和二級存儲部1122可以配置在每個核心單元1110內(nèi)，與多個核心單元1110的數(shù)目相對應(yīng)，而三級存儲部1123可以配置在多個核心單元1110的外部，以這種方式經(jīng)由總線接口1130被共享。

根據(jù)本實(shí)施方式的處理器1100還可以包括：嵌入式存儲單元1140，存儲數(shù)據(jù)；通信模塊單元1150，能夠以有線或無線的方式將數(shù)據(jù)傳送至外部設(shè)備和從外部設(shè)備接收數(shù)據(jù)；存儲器控制單元1160，驅(qū)動外部存儲器件；以及媒體處理單元1170，處理在處理器1100中處理的數(shù)據(jù)或者從外部輸入設(shè)備輸入的數(shù)據(jù)，并且將處理的數(shù)據(jù)輸出至外部接口設(shè)備等。此外，處理器1100可以包括多個不同的模塊和器件。在這種情況下，附加的多個模塊可以經(jīng)由總線接口1130與核心單元1110和高速緩沖存儲單元1120交換數(shù)據(jù)，并且多個模塊彼此交換數(shù)據(jù)。

嵌入式存儲單元1140不僅可以包括易失性存儲器，還可以包括非易失性存儲器。易失性存儲器可以包括：DRAM(動態(tài)隨機(jī)存取存儲器)、移動DRAM、SRAM(靜態(tài)隨機(jī)存取存儲器)、以及具有與上述存儲器相似功能的存儲器等。非易失性存儲器可以包括：ROM(只讀存儲器)、或非(NOR)快閃存儲器、與非(NAND)快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)、具有相似功能的存儲器。

通信模塊單元1150可以包括：能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及能夠與有線網(wǎng)絡(luò)和無線網(wǎng)絡(luò)二者連接的模塊。有線網(wǎng)絡(luò)模塊可以包括諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備的局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)等。無線網(wǎng)絡(luò)模塊可以包括諸如在不需要傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備的紅外線數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

存儲器控制單元1160管理和處理在根據(jù)不同的通信標(biāo)準(zhǔn)操作的處理器1100與外部存儲設(shè)備之間傳送的數(shù)據(jù)。存儲器控制單元1160可以包括各種存儲器控制器，例如可以控制如下的設(shè)備：IDE(集成電路設(shè)備)、SATA(串行高級技術(shù)附件)、SCSI(小型計算機(jī)系統(tǒng)接口)、RAID(獨(dú)立磁盤的冗余陣列)、SSD(固態(tài)盤)、eSATA(外部SATA)、PCMCIA(個人計算機(jī)存儲卡國際協(xié)會)、USB(通用串行總線)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或者從外部輸入設(shè)備以圖像、聲音和其它形式輸入的數(shù)據(jù)，并且將數(shù)據(jù)輸出至外部接口設(shè)備。媒體處理單元1170可以包括：圖形處理單元(GPU)、數(shù)字信號處理器(DSP)、高清晰度音頻設(shè)備(HD音頻)、高清晰度多媒體接口(HDMI)控制器等。

圖10為實(shí)施基于公開技術(shù)的存儲電路的系統(tǒng)的配置圖的示例。

參見圖10，作為用于處理數(shù)據(jù)的裝置，系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、存儲等，以進(jìn)行用于數(shù)據(jù)的一系列操控。系統(tǒng)1200可以包括：處理器1210、主存儲器件1220、輔助存儲器件1230、接口器件1240等。本實(shí)施方式的系統(tǒng)1200可以為使用處理器來操作的各種電子系統(tǒng)，例如，計算機(jī)、服務(wù)器、PDA(個人數(shù)字助理)、便攜式計算機(jī)、上網(wǎng)本、無線電話、移動電話、智能電話、數(shù)字音樂播放器、PMP(便攜式多媒體播放器)、照相機(jī)、全球定位系統(tǒng)(GPS)、攝像機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、視聽(AV)系統(tǒng)、智能電視等。

處理器1210可以將輸入的命令解碼，處理針對存儲在系統(tǒng)1200中的數(shù)據(jù)的運(yùn)算、比較等，以及控制這些操作。處理器1210可以包括：微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號處理器(DSP)等。

主存儲器件1220為如下的存儲器，其在程序被執(zhí)行時能夠暫時地存儲、調(diào)用和執(zhí)行來自輔助存儲器件1230的程序代碼或者數(shù)據(jù)，并且即使電源被切斷也能保持存儲的內(nèi)容。主存儲器件1220可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個或多個。例如，主存儲器件1220可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證主存儲器件1220的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善系統(tǒng)1200的操作特性。

此外，主存儲器件1220還可以包括當(dāng)電源被切斷時全部內(nèi)容被擦除的易失性存儲器類型的靜態(tài)隨機(jī)存取存儲器(SRAM)、動態(tài)隨機(jī)存取存儲器(DRAM)等。與此不同，主存儲器件1220可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括當(dāng)電源被切斷時全部內(nèi)容被擦除的易失性存儲器類型的靜態(tài)隨機(jī)存取存儲器(SRAM)、動態(tài)隨機(jī)存取存儲器(DRAM)。

輔助存儲器件1230為用于存儲程序代碼或者數(shù)據(jù)的存儲器件。盡管輔助存儲器件1230的速度比主存儲器件1220慢，但是輔助存儲器件1230能夠存儲更大量的數(shù)據(jù)。輔助存儲器件1230可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證輔助存儲器件1230的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善系統(tǒng)1200的操作特性。

此外，輔助存儲器件1230還可以包括數(shù)據(jù)存儲系統(tǒng)(參見圖10中的附圖標(biāo)記1300)，例如，使用磁性的磁帶、磁盤、使用光學(xué)的光盤、使用磁性和光學(xué)二者的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。與此不同，輔助存儲器件1230可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括數(shù)據(jù)存儲系統(tǒng)(參見圖10中的附圖標(biāo)記1300)，例如，使用磁性的磁帶、磁盤、使用光學(xué)的光盤、使用磁性和光學(xué)二者的磁光盤、固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

接口器件1240可以執(zhí)行本實(shí)施方式的系統(tǒng)1200與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口器件1240可以為按鍵、鍵盤、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、各種人機(jī)接口設(shè)備(HID)、通信設(shè)備等。通信設(shè)備可以包括：能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及能夠與有線網(wǎng)絡(luò)和無線網(wǎng)絡(luò)二者連接的模塊。有線網(wǎng)絡(luò)模塊可以包括諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備的局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)等。無線網(wǎng)絡(luò)模塊可以包括諸如在不需要傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備的紅外線數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

圖11為實(shí)施基于所公開技術(shù)的存儲電路的數(shù)據(jù)存儲系統(tǒng)的配置圖的示例。

參見圖11，數(shù)據(jù)存儲系統(tǒng)1300可以包括：具有非易失性特性的存儲器件1310作為存儲數(shù)據(jù)的部件；控制存儲器件1310的控制器1320；用于與外部設(shè)備連接的接口1330；以及用于暫時地存儲數(shù)據(jù)的暫時存儲器件1340。數(shù)據(jù)存儲系統(tǒng)1300可以為盤型，例如硬盤驅(qū)動(HDD)、光盤只讀存儲器(CDROM)、數(shù)字多功能光盤(DVD)、固態(tài)盤(SSD)等，以及數(shù)據(jù)存儲系統(tǒng)1300可以為卡型，例如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

存儲器件1310可以包括半永久地存儲數(shù)據(jù)的非易失性存儲器。非易失性存儲器可以包括：ROM(只讀存儲器)、或非快閃存儲器、與非快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

控制器1320可以控制存儲器件1310與接口1330之間的數(shù)據(jù)交換。為此，控制器1320可以包括處理器1321，處理器1321用于執(zhí)行對從數(shù)據(jù)存儲系統(tǒng)1300的外部經(jīng)由接口1330輸入的命令進(jìn)行處理的操作等。

接口1330執(zhí)行在數(shù)據(jù)存儲系統(tǒng)1300與外部設(shè)備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)存儲系統(tǒng)1300為卡型的情況下，接口1300可以與在如下設(shè)備中使用的接口兼容，所述設(shè)備例如USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或者與在類似于上述設(shè)備的設(shè)備中使用的接口兼容。在數(shù)據(jù)存儲系統(tǒng)1300為盤型的情況下，接口1330可以與如下的接口兼容，例如IDE(集成設(shè)備電路)、SATA(串行高級技術(shù)附件)、SCSI(小型計算機(jī)系統(tǒng)接口)、eSATA(外部SATA)、PCMCIA(個人計算機(jī)存儲卡國際協(xié)會)、USB(通用串行總線)等，或者與類似于上述接口的接口兼容。接口1330可以與彼此具有不同類型的一個或多個接口兼容。

暫時存儲器件1340可以暫時地存儲數(shù)據(jù)，以用于根據(jù)與外部設(shè)備、控制器和系統(tǒng)的接口的多樣化和高性能而在接口1330與存儲器件1310之間高效地傳送數(shù)據(jù)。用于暫時地存儲數(shù)據(jù)的暫時存儲器件1340可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個或多個。暫時存儲器件1340可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證存儲器件1310或者暫時存儲器件1340的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善數(shù)據(jù)存儲系統(tǒng)1300的操作特性和數(shù)據(jù)存儲特性。

圖12為實(shí)施基于公開技術(shù)的存儲電路的存儲系統(tǒng)的配置圖的示例。

參見圖12，存儲系統(tǒng)1400可以包括：具有非易失性特性的存儲器1410作為存儲數(shù)據(jù)的部件；控制存儲器1410的存儲器控制器1420；用于與外部設(shè)備連接的接口1430；等等。存儲系統(tǒng)1400可以為卡型，例如固態(tài)盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

用于存儲數(shù)據(jù)的存儲器1410可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個或多個。例如，存儲器1410可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證存儲器1410的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善存儲系統(tǒng)1400的操作特性和數(shù)據(jù)存儲特性。

此外，根據(jù)本實(shí)施方式的存儲器1410還可以包括具有非易失性特性的ROM(只讀存儲器)、或非快閃存儲器、與非快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

存儲器控制器1420可以控制在存儲器1410與接口1430之間的數(shù)據(jù)交換。為此，存儲器控制器1420可以包括處理器1421，處理器1421用于執(zhí)行對從存儲系統(tǒng)1400的外部經(jīng)由接口1430輸入的命令進(jìn)行處理的操作。

接口1430執(zhí)行在存儲系統(tǒng)1400與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口1430可以與在如下設(shè)備中使用的接口兼容，所述設(shè)備例如，USB存儲器(通用串行總線存儲器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或者接口1430可以與在類似于上述設(shè)備的設(shè)備中使用的接口兼容。接口1430可以與彼此具有不同類型的一個或多個接口兼容。

根據(jù)本實(shí)施方式的存儲系統(tǒng)1400還可以包括緩沖存儲器1440，緩沖存儲器1440用于根據(jù)與外部設(shè)備、存儲器控制器和存儲系統(tǒng)的接口的多樣化和高性能，而在接口1430與存儲器1410之間高效地傳送數(shù)據(jù)。例如，用于暫時地存儲數(shù)據(jù)的緩沖存儲器1440可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件的一個或多個。緩沖存儲器1440可以包括：第一溝道層，形成在襯底之上并且沿著垂直方向延伸；第一層疊結(jié)構(gòu)，包括沿著第一溝道層交替層疊的多個第一層間電介質(zhì)層和多個第一柵電極層；第一存儲層，插置在第一溝道層與第一柵電極層之間；第二溝道層，形成在第一溝道層之上并且沿著垂直方向延伸；第二層疊結(jié)構(gòu)，包括沿著第二溝道層交替層疊的多個第二層間電介質(zhì)層和多個第二柵電極層；第二存儲層，插置在第二溝道層與第二柵電極層之間；第一溝道連接圖案，形成在第一溝道層與第二溝道層之間，并且將第一溝道層和第二溝道層彼此耦接；以及第一刻蝕停止圖案，形成在第一層疊結(jié)構(gòu)與第二層疊結(jié)構(gòu)之間，并且處于與第一溝道連接圖案大體上相同的水平，其中，第一刻蝕停止圖案包括與第一溝道連接圖案相同的材料，并且與第一溝道連接圖案隔離。經(jīng)由此，可以保證緩沖存儲器1440的存儲單元特性和操作特性，并且可以簡化工藝。因此，可以改善存儲系統(tǒng)1400的操作特性和數(shù)據(jù)存儲特性。

此外，根據(jù)本實(shí)施方式的緩沖存儲器1440還可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲器)、DRAM(動態(tài)隨機(jī)存取存儲器)等，以及具有非易失性特性的相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)等。與此不同，緩沖存儲器1440可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲器)、DRAM(動態(tài)隨機(jī)存取存儲器)等，以及具有非易失性特性的相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

盡管出于說明性的目的已經(jīng)描述了各種實(shí)施例，但是對于本領(lǐng)域的技術(shù)人員顯然的是，在不脫離以下權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種改變和修改。