本發(fā)明涉及一種封裝基板的制作方法，特別是以“面板等級封裝制程(panel-levelprocessing)”或“晶圓等級封裝制程(wafer-levelprocessing)”在一大片的原始基板(originalsubstrate)以及附加電路板(carriersubstrate)上使得相同的制程能夠同時制作大量封裝基板的方法。

背景技術(shù)：

新一代電子產(chǎn)品不僅追求輕薄短小的高密度，更有朝向高功率發(fā)展的趨勢；因此，集成電路(integratedcircuit，簡稱ic)技術(shù)及其后端的芯片封裝技術(shù)亦隨之發(fā)展，以符合此新一代電子產(chǎn)品的效能規(guī)格。電路芯片埋入封裝基板的內(nèi)埋元件技術(shù)，因為具有能夠降低封裝基板產(chǎn)品受到的噪聲干擾及產(chǎn)品尺寸減小的優(yōu)點，近年來已成為本領(lǐng)域制造商的研發(fā)重點。然而，此類內(nèi)埋元件封裝基板仍有制作成本偏高的缺點；因此，有必要發(fā)展新的封裝基板技術(shù)，以降低其制作成本。

技術(shù)實現(xiàn)要素：

為了達到上述目的，本發(fā)明提供了一種封裝基板的制作方法，包含以下步驟：(a)提供一第一附加電路板；(b)形成一第一導電線路與一第一連接單元于該第一附加電路板上；(c)形成一第一介電材料層于該第一附加電路板上，使得該第一介電材料層圍繞該第一導電線路與該第一連接單元，并露出該第一連接單元的一端面；(d)黏接一第二附加電路板于該第一介電材料層，并移除該第一附加電路板；(e)設(shè)置一第一電路芯片并形成一第二連接單元于該第一導電線路上；(f)形成一第二介電材料層于該第二附加電路板上，使得該第二介電材料層圍繞該第一電路芯片與該第二連接單元，并露出該第二連接單元的一端面；(g)形成一第二導電線路于該第二介電材料層上；(h)設(shè)置一第二電路芯片于該第二導電線路上；(i)形成一第三介電材料層于該第二附加電路板上；以及(j)移除該第二附加電路板。

在一實施例中，步驟(b)包含以下子步驟：形成該第一導電線路于該第一附加電路板上；以及形成該第一連接單元于該第一導電線路上。

在一實施例中，步驟(c)包含以下子步驟：形成該第一介電材料層于該第一附加電路板上，使得該第一介電材料層覆蓋該第一導電線路與該第一連接單元；以及部分移除該第一介電材料層，使得該第一連接單元的該端面被露出。

在一實施例中，步驟(e)為：先設(shè)置該第一電路芯片于該第一導電線路上，再形成該第二連接單元于該第一導電線路上。

在一實施例中，步驟(e)為：先形成該第二連接單元于該第一導電線路上，再設(shè)置該第一電路芯片于該第一導電線路上。

在一實施例中，該第一電路芯片與該第二連接單元上下不重迭。

在一實施例中，該第二連接單元為以電鍍方式形成的金屬柱狀物。

在一實施例中，步驟(f)包含以下子步驟：形成該第二介電材料層于該第二附加電路板上，使得該第二介電材料層覆蓋該第一電路芯片與該第二連接單元；以及部分移除該第二介電材料層，使得該第二連接單元的該端面被露出。

在一實施例中，步驟(g)進一步包含以下子步驟：使該第二導電線路連接該第二連接單元的該端面。

附圖說明

圖1為根據(jù)本發(fā)明實施例的封裝基板的剖面示意圖；

圖2為一片面板上同時安排900個封裝基板的平面示意圖；

圖3～圖9為分別對應(yīng)圖1實施例的封裝基板的各個制程步驟的剖面示意圖。

附圖標記說明：100-封裝基板；110-第一附加電路板；111-第二附加電路板；120-第一導電線路；122-第一次導電線路；123-第四介電材料層；124-次連接單元；126-第二次導電線路；130-第一連接單元；131-端面；140-第一介電材料層；150-第一電路芯片；151-外接腳墊；156-第二連接單元；157-端面；160-第二介電材料層；170-第二導電線路；180-第二電路芯片；181-外接腳墊；190-第三介電材料層；200-次面板；300-面板。

具體實施方式

為使對本發(fā)明的特征、目的及功能有更進一步的認知與了解，茲配合圖式詳細說明本發(fā)明的實施例如后。在所有的說明書及圖示中，將采用相同的元件編號以指定相同或類似的元件。

在各個實施例的說明中，當一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或間接地在該另一元素之上或之下的情況，其可能包含設(shè)置于其間的其他元素；所謂「直接地」指其間并未設(shè)置其他中介元素?！干戏?上」或「下方/下」等的描述以圖式為基準進行說明，但亦包含其他可能的方向轉(zhuǎn)變。所謂「第一」、「第二」、及「第三」用以描述不同的元素，這些元素并不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸以夸張或省略或概略的方式表示，且各元素的尺寸并未完全為其實際的尺寸。

圖1為根據(jù)本發(fā)明實施例的封裝基板100的剖面示意圖。該封裝基板100包含：一第一導電線路120、一第一連接單元130、一第一介電材料層140、一第一電路芯片150、一第二連接單元156、一第二介電材料層160、一第二導電線路170、一第二電路芯片180、以及一第三介電材料層190。該封裝基板100的結(jié)構(gòu)屬于該技術(shù)領(lǐng)域中的“封裝上封裝(packageonpackage，簡稱pop)”基板，也就是具有多個封裝單元且其形成多層堆棧結(jié)構(gòu)的封裝基板。如圖1所示，該第一導電線路120、該第一電路芯片150及該第二介電材料層160的組合可視為第一封裝單元，該第二導電線路170、該第二電路芯片180及該第三介電材料層190的組合可視為第二封裝單元，其堆棧于該第一封裝單元上；因此，該封裝基板100具有“封裝上封裝(pop)”的基板結(jié)構(gòu)。

該第一導電線路120代表該封裝基板100的主要線路布局，其可以是單層或多層的結(jié)構(gòu)。在本實施例中，該第一導電線路120具有多層的線路結(jié)構(gòu)，其包含：形成于一第四介電材料層123內(nèi)的一第一次導電線路122、一次連接單元124及一第二次導電線路126，如圖1所示。該第一次導電線路122代表該第一導電線路120的上層線路布局，該第二次導電線路126代表該第一導電線路120的下層線路布局，并通過該次連接單元124連接該第一次導電線路122與該第二次導電線路126。該第一次導電線路122及該第二次導電線路126可通過金屬的電鍍(electrolyticplating)或蒸鍍(evaporation)技術(shù)來制作，例如銅、鋁、或鎳，而其線路的圖案可通過光微影蝕刻(photolithography)技術(shù)來制作。該次連接單元124可以是金屬材質(zhì)的柱狀物，例如銅柱，其穿過該第四介電材料層123以連接該第一次導電線路122(該第一導電線路120的上層線路)與該第二次導電線路126(該第一導電線路120的下層線路)。

如上所述，該第一導電線路120、該第一電路芯片150及該第二介電材料層160的組合為第一封裝單元，該第二導電線路170、該第二電路芯片180及該第三介電材料層190的組合為第二封裝單元。其中，該第一電路芯片150及該第二電路芯片180可以是主動或被動元件，其以集成電路制程技術(shù)施加于半導體晶圓(wafer)，并切割成晶粒(die)及接上外接腳墊(例如，導電接腳(pin)、導電墊片(pad)或?qū)щ娡箟K(bump))151及181；該第一電路芯片150的外接腳墊151用以連接該第一導電線路120，該第二電路芯片180的外接腳墊181用以連接該第二導電線路170。在本實施例中，該第一電路芯片150為特殊應(yīng)用集成電路(application-specificintegratedcircuit，簡稱asic)，例如，微處理器，該第二電路芯片180為內(nèi)存。此外，該第一封裝單元可進一步包含該第二連接單元156，其可以是金屬材質(zhì)的柱狀物，例如銅柱，穿過該第二介電材料層160以連接該第一導電線路120與該第二導電線路170；或是說，該第二連接單元156用以電性連接該第一封裝單元與該第二封裝單元。該第二導電線路170代表該第二封裝單元的線路布局，其可以是單層或多層的結(jié)構(gòu)；在本實施例中其為單層的線路。該第二導電線路170亦可通過金屬的電鍍或蒸鍍技術(shù)來制作，例如銅、鋁或鎳，而其線路的圖案可通過光微影蝕刻技術(shù)來制作。

該第一連接單元130位于該封裝基板100的最下側(cè)，如圖1所示，其用以將該封裝基板100連接至一外部電路。例如，通過在該第一連接單元130下方制作錫球(solderball)，則可將該封裝基板100焊接至一印刷電路板上。該第一連接單元130可以是金屬材質(zhì)的柱狀物，例如銅柱，其穿過該第一介電材料層140以將該第一導電線路120連接至外部電路。

上述該第一介電材料層140、該第二介電材料層160、該第三介電材料層190及該第四介電材料層123可通過封裝膠體的鑄模技術(shù)來制作，例如，壓縮鑄模法(compressionmolding)，封裝膠體的組成材質(zhì)可以是酚醛基樹脂(novolac-basedresin)、環(huán)氧基樹脂(epoxy-basedresin)或硅基樹脂(silicone-basedresin)等絕緣材料；但不以此為限，例如，該第二介電材料層160及該第三介電材料層190亦可以是毛細作用(capillarity)較佳但成本較高的底部填充劑(underfill)，以使該第一電路芯片150的外接腳墊151之間以及該第二電路芯片180的外接腳墊181之間得到較佳的填充效果。該第二介電材料層160會包覆該第一電路芯片150，并充填該第一封裝單元中該第一電路芯片150與該第二連接單元156以外的空間，使得該第一封裝單元具有穩(wěn)固的結(jié)構(gòu)。該第三介電材料層190會包覆該第二電路芯片180，并充填該第二封裝單元中該第二電路芯片180以外的空間，使得該第二封裝單元具有穩(wěn)固的結(jié)構(gòu)。該第一介電材料層140、該第二介電材料層160、該第三介電材料層190及該第四介電材料層123可以選用相同的材料或是不同的材料，本發(fā)明對此不加以限制。此外，該第三介電材料層190超出該第二電路芯片180上表面的部分亦可作為該封裝基板100的外側(cè)保護層，用以保護該封裝基板100免于受到來自外部環(huán)境或后續(xù)制程(例如，焊接)的可能傷害。

以下將說明上述封裝基板100的制作方法及程序。請先留意，在本實施例中，該封裝基板100的制作建構(gòu)于所謂的“面板等級封裝制程”或“晶圓等級封裝制程”；也就是說，眾多的封裝基板100以類似矩陣方式排列于一大片的原始基板以及附加電路板上，使得相同的制程可同時制作大量的封裝基板100，直到整個制作程序完成后，再以切割方式分成各自獨立且如圖1所示的封裝基板100。由于該多個封裝基板100的制作程序都是在同一片面板等級或晶圓等級的基板上進行，因此稱之為“面板等級”或“晶圓等級”的封裝制程。例如，圖2為一片面板300上同時安排900個封裝基板100的平面示意圖；其中，75個封裝基板100以15×5的矩陣排列而形成一次面板(sub-panel)200，且12個次面板200以2×6的矩陣而排列于整個面板300上。

如圖3～圖9及圖1所示，其分別對應(yīng)上述實施例的封裝基板100的各個制程步驟的剖面示意圖。

首先，提供一第一附加電路板110，其為一導電材質(zhì)且面板或晶圓等級尺寸的基板，例如，金屬基板或是表面鍍有導電層的介電材質(zhì)基板，用以承載或支持該封裝基板100的整個制程，包含以下即將描述的各個制程步驟。上述金屬基板包含鐵(fe)、銅(cu)、鎳(ni)、錫(sn)、鋁(al)、鎳/金(ni/au)及其組合或合金，但本發(fā)明不以此為限。

接著，如圖3所示，形成一第一導電線路120于該第一附加電路板110上，再形成一第一連接單元130于該第一導電線路120上。該第一導電線路120包含至少一金屬走線，其可以是單層或多層的結(jié)構(gòu)，代表該封裝基板100的主要線路布局。以圖3為例，該第一導電線路120為多層線路結(jié)構(gòu)，其包含：形成于該第一附加電路板110上的第一次導電線路122、形成于該第一次導電線路122上的次連接單元124及形成于該次連接單元124上的第二次導電線路126；在該第一導電線路120所在的層中，一第四介電材料層123將占滿或充填該次導電線路122及216與該次連接單元124以外的空間。該第一次導電線路122代表該第一導電線路120的上層線路布局，該第二次導電線路126代表該第一導電線路120的下層線路布局，并通過該次連接單元124連接該第一次導電線路122與該第二次導電線路126。該第一次導電線路122及該第二次導電線路126可通過金屬的電鍍或蒸鍍技術(shù)來制作，例如銅、鎳、錫及鎳/金的組合或合金，而其線路的圖案可通過光微影蝕刻技術(shù)來制作。該次連接單元124可以是金屬材質(zhì)的柱狀物，例如銅柱，其穿過該第四介電材料層123以連接該第一次導電線路122(該第一導電線路120的上層線路)與該第二次導電線路126(該第一導電線路120的下層線路)。例如，我們可使用感光型的光阻材料，先在該第一附加電路板110上形成一光阻薄膜，再通過光微影蝕刻技術(shù)進行圖案化，形成金屬電鍍的阻鍍層，再電鍍金屬膜于其上，從而形成金屬走線的圖案于該第一附加電路板110上。或者是，我們可使用非感光型的介電材料，先在該第一附加電路板110上形成一介電薄膜，再通過激光轉(zhuǎn)印技術(shù)對該介電薄膜進行圖案化，再蒸鍍或濺鍍金屬膜于其上，最后以舉離法(lift-off)移除該介電薄膜，同時將金屬走線的圖案留在該第一附加電路板110上該第四介電材料層123可通過封裝膠體的鑄模技術(shù)來制作，例如壓縮鑄模法，封裝膠體的組成材質(zhì)可以是酚醛基樹脂、環(huán)氧基樹脂或硅基樹脂等絕緣材料。

接著，如圖4所示，形成一第一介電材料層140于該第一附加電路板110上，使得該第一介電材料層140圍繞該第一導電線路120與該第一連接單元130，并露出該第一連接單元130的一端面131。該第一介電材料層140可通過封裝膠體的鑄模技術(shù)來制作，例如壓縮鑄模法，封裝膠體的組成材質(zhì)可以是酚醛基樹脂、環(huán)氧基樹脂或硅基樹脂等絕緣材料，但不以此為限。該第一介電材料層140會覆蓋該第一連接單元130與該第一導電線路120，在該第一介電材料層140硬化后，該第一連接單元130將得以形成穩(wěn)固的結(jié)構(gòu)。接著，移除該第一介電材料層140超出該第一連接單元130的部分，例如，采用研磨方式，自上而下移除該第一介電材料層140的上半部，而以該第一連接單元130的端面131為研磨停止點，使得該第一連接單元130的該端面131被露出。

接著將進行附加電路板的轉(zhuǎn)換。如圖5所示，將該第一附加電路板110上下翻轉(zhuǎn)，黏接于一第二附加電路板111上，使得該第一連接單元130的該端面131與該第二附加電路板111彼此面對面密合，再將該第一附加電路板110移除；至此，該第一導電線路120被翻轉(zhuǎn)為在該第二附加電路板111的最上層，且該封裝基板100將由該第二附加電路板111接手承載或支持其后續(xù)制程。該第二附加電路板111亦為一導電材質(zhì)且面板或晶圓等級尺寸的基板，例如，金屬基板或是表面鍍有導電層的介電材質(zhì)基板，其中的金屬材質(zhì)包含鐵、銅、鎳、錫、鋁、鎳/金及其組合或合金，但本發(fā)明不以此為限。

接著，設(shè)置一第一電路芯片150并形成一第二連接單元156于該第一導電線路120上，如圖6所示。在本步驟中，可以先設(shè)置該第一電路芯片150于該第一導電線路120上，再形成該第二連接單元156于該第一導電線路120上，亦可以先形成該第二連接單元156于該第一導電線路120上，再設(shè)置該第一電路芯片150于該第一導電線路120上，根據(jù)實際制程的需要而定。其中，該第一電路芯片150與該多個第二連接單元156并排于該第一導電線路120上，亦即該第一電路芯片150與該第二連接單元156在垂直方向上并不重迭。該第一電路芯片150可以是主動或被動元件，其以集成電路制程技術(shù)施加于半導體晶圓，并切割成晶粒及接上外接腳墊(例如，導電接腳、導電墊片或?qū)щ娡箟K)151；例如，圖6的該第一電路芯片150具有八個外接腳墊151，以分別電性連接該第一導電線路120的金屬走線。在本實施例中，該第一電路芯片150為特殊應(yīng)用集成電路(asic)的微處理器。此外，該第二連接單元156可以是金屬材質(zhì)的柱狀物，例如銅柱，其可通過金屬的電鍍或蒸鍍技術(shù)來制作，例如銅、鎳、錫及鎳/金的組合或合金，其柱狀物的圖案可通過光微影蝕刻技術(shù)來制作。

接著，如圖7所示，形成一第二介電材料層160于該第二附加電路板111上，使得該第二介電材料層160圍繞該第一電路芯片150與該第二連接單元156，并露出該第二連接單元156的端面157。該第二介電材料層160可通過封裝膠體的鑄模技術(shù)來制作，例如壓縮鑄模法，封裝膠體的組成材質(zhì)可以是酚醛基樹脂、環(huán)氧基樹脂或硅基樹脂等絕緣材料；但不以此為限，其亦可以是毛細作用較佳但成本較高的底部填充劑(underfill)。該第二介電材料層160會覆蓋該第一電路芯片150與該第二連接單元156，并充填該第一電路芯片150下方的外接腳墊151之間的空間，在該第二介電材料層160硬化后，該第一電路芯片150與該第二連接單元156將能夠形成穩(wěn)固結(jié)構(gòu)的如上所述的第一封裝單元。接著，移除該第二介電材料層160超出該第二連接單元156的部分，例如，采用研磨方式，自上而下移除該第二介電材料層160的上半部，而以該第二連接單元156的端面157為研磨停止點，使得該第二連接單元156的該端面157被露出。

接著將進行第二封裝單元的制作。先形成一第二導電線路170于該第二介電材料層160上，使得該第二導電線路170連接該第二連接單元156的該端面157，如圖8所示。該第二導電線路170代表該第二封裝單元的線路布局，其可以是單層或多層的結(jié)構(gòu)；在本實施例中，其為包含至少一金屬走線的單層線路。該第二導電線路170亦可通過金屬的電鍍或蒸鍍技術(shù)來制作，例如銅、鋁或鎳，其線路的圖案可通過光微影蝕刻技術(shù)來制作。

接著，設(shè)置一第二電路芯片180于該第二導電線路170上，如圖9所示。該第二電路芯片180可以是主動或被動元件，其以集成電路制程技術(shù)施加于半導體晶圓，并加以切割成晶粒及接上外接腳墊(例如，導電接腳、導電墊片或?qū)щ娡箟K)181；例如，圖9的該第二電路芯片180具有八個外接腳墊181，以分別電性連接該第二導電線路170的金屬走線。在本實施例中，該第一電路芯片150為內(nèi)存晶粒。

接著仍如圖9所示，形成一第三介電材料層190于該第二附加電路板111上，使得該第三介電材料層190圍繞該第二電路芯片180。該第三介電材料層190可通過封裝膠體的鑄模技術(shù)來制作，例如，壓縮鑄模法，而封裝膠體的組成材質(zhì)可以是酚醛基樹脂、環(huán)氧基樹脂或硅基樹脂等絕緣材料；但不以此為限，其亦可以是毛細作用較佳但成本較高的底部填充劑。該第三介電材料層190會覆蓋該第二電路芯片180，并充填該第二電路芯片180下方的外接腳墊181之間的空間，在該第三介電材料層190硬化后，該第二電路芯片180將形成穩(wěn)固結(jié)構(gòu)的如上所述的第二封裝單元。此外，該第三介電材料層190超出該第二電路芯片180上表面的部分亦可作為該封裝基板100的外側(cè)保護層，用以保護該封裝基板100免于受到來自外部環(huán)境或后續(xù)制程(例如，焊接)的可能傷害。

最后，將該第二附加電路板111移除，即可完成如圖1所示的封裝基板100。且如上所述，眾多的該封裝基板100都是在同一片承載基板上進行“面板等級”或“晶圓等級”的封裝制程，因此可有效降低單片封裝基板的制造成本。

以上所述僅為本發(fā)明的較佳實施例，當不能以之限制本發(fā)明的范圍。即大凡依本發(fā)明權(quán)利要求范圍所做的均等變化及修飾，仍將不失本發(fā)明的要義所在，亦不脫離本發(fā)明的精神和范圍，故都應(yīng)視為本發(fā)明的進一步實施狀況。