本發(fā)明涉及功率半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及到一種積累型功率DMOS(雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。

背景技術(shù)：

功率DMOS開關(guān)速度快，開關(guān)損耗小；輸入阻抗高，驅(qū)動功率??；頻率特性好；跨導(dǎo)高度線性。大電流時它具有負(fù)的溫度系數(shù)，沒有雙極功率器件的二次擊穿問題，安全工作區(qū)大。功率DMOS器件的發(fā)展是在MOS器件自身優(yōu)點(diǎn)的基礎(chǔ)上，努力提高耐壓和降低損耗的過程。

功率DMOS的導(dǎo)通電阻包括：源區(qū)電阻、溝道電阻、積累電阻、JFET電阻、漂移區(qū)電阻和漏區(qū)電阻。對于低壓DMOS來說，溝道電阻在總導(dǎo)通電阻中也占有較重要的比重。為了降低功率DMOS的溝道電阻，以適應(yīng)低功耗場合的應(yīng)用，研究者提出了積累型的功率DMOS器件，即用與襯底相同摻雜的積累型溝道替代傳統(tǒng)的反型層溝道。但是，積累型功率DMOS由于在柵上不加電壓時始終處于導(dǎo)通狀態(tài)，是一種常開型器件，因此具有較大的靜態(tài)功耗。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種積累型功率DMOS，解決常規(guī)積累型功率DMOS為常開型器件的問題。本發(fā)明提出的積累型功率DMOS除了是一種常關(guān)型器件，還具有閾值電壓較低、導(dǎo)通電阻較小、體二極管反向恢復(fù)特性好、不存在寄生三極管等優(yōu)點(diǎn)。

本發(fā)明所采用的技術(shù)方案：一種積累型功率DMOS，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N漂移區(qū)3和金屬化源極10；所述N漂移區(qū)3上層具有N-型輕摻雜區(qū)8；所述N-型輕摻雜區(qū)8正上方具有N+重?fù)诫s區(qū)9；所述N+重?fù)诫s區(qū)9的上表面與金屬化源極10接觸；所述N漂移區(qū)3內(nèi)部還具有第一溝槽和第二溝槽；所述第一溝槽沿N+重?fù)诫s區(qū)9上表面中部垂直向下依次貫穿N+重?fù)诫s區(qū)9和N-型輕摻雜區(qū)8后延伸入N漂移區(qū)3中；所述第二溝槽位于第一溝槽兩側(cè)，第二溝槽沿N+重?fù)诫s區(qū)9上表面垂直向下依次貫穿N+重?fù)诫s區(qū)9和N-型輕摻雜區(qū)8后延伸入N漂移區(qū)3中；所述第一溝槽中具有多晶硅柵電極4和厚氧化層51，所述多晶硅柵電極4位于厚氧化層51的正上方，所述多晶硅柵電極4兩側(cè)具有柵氧化層53，所述多晶硅柵電極4正上方具有隔離氧化層54；所述第二溝槽的上部填充金屬7，所述金屬7的頂部與金屬化源極10直接接觸，所述金屬7的正下方具有多晶硅場板6和氧化層52，所述多晶硅場板6的側(cè)面及底部被氧化層52包圍；所述金屬7與N-型輕摻雜區(qū)8形成肖特基接觸，金屬7與N+重?fù)诫s區(qū)9形成歐姆接觸；所述N-型輕摻雜區(qū)8的寬度等于或小于金屬7與N-型輕摻雜區(qū)8形成的肖特基結(jié)在不加偏置時的勢壘區(qū)寬度；所述N-型輕摻雜區(qū)8下表面的深度大于金屬7的下表面的深度，N-型輕摻雜區(qū)8下表面的深度小于多晶硅柵電極4下表面的深度。

進(jìn)一步的，所述氧化層5為二氧化硅或者二氧化硅和氮化硅的復(fù)合材料。

進(jìn)一步的，在氧化層52和厚柵氧化層51下方，注入了P型埋層11。

進(jìn)一步的，所述多晶硅柵電極4的下表面延長到與多晶硅場板6下表面平齊。

本發(fā)明的有益效果為，本發(fā)明所提供一種積累型功率DMOS，解決常規(guī)積累型功率DMOS為常開型器件的問題。本發(fā)明提出的積累型功率DMOS除了是一種常關(guān)型器件，還具有閾值電壓較低、導(dǎo)通電阻較小、體二極管反向恢復(fù)特性好、不存在寄生三極管等優(yōu)點(diǎn)。

附圖說明

圖1是本發(fā)明實施例1所提供的積累型功率DMOS的剖面結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施例2所提供的積累型功率DMOS剖面結(jié)構(gòu)示意圖；

圖3是本發(fā)明實施例3所提供的積累型功率DMOS剖面結(jié)構(gòu)示意圖；

圖4是本發(fā)明實施例4所提供的積累型功率DMOS剖面結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：

實施例1

如圖1所示一種積累型功率DMOS，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N漂移區(qū)3和金屬化源極10；所述N漂移區(qū)3上層具有N-型輕摻雜區(qū)8；所述N-型輕摻雜區(qū)8正上方具有N+重?fù)诫s區(qū)9；所述N+重?fù)诫s區(qū)9的上表面與金屬化源極10接觸；所述N漂移區(qū)3內(nèi)部還具有第一溝槽和第二溝槽；所述第一溝槽沿N+重?fù)诫s區(qū)9上表面中部垂直向下依次貫穿N+重?fù)诫s區(qū)9和N-型輕摻雜區(qū)8后延伸入N漂移區(qū)3中；所述第二溝槽位于第一溝槽兩側(cè)，第二溝槽沿N+重?fù)诫s區(qū)9上表面垂直向下依次貫穿N+重?fù)诫s區(qū)9和N-型輕摻雜區(qū)8后延伸入N漂移區(qū)3中；所述第一溝槽中具有多晶硅柵電極4和厚氧化層51，所述多晶硅柵電極4位于厚氧化層51的正上方，所述多晶硅柵電極4兩側(cè)具有柵氧化層53，所述多晶硅柵電極4正上方具有隔離氧化層54；所述第二溝槽的上部填充金屬7，所述金屬7的頂部與金屬化源極10直接接觸，所述金屬7的正下方具有多晶硅場板6和氧化層52，所述多晶硅場板6的側(cè)面及底部被氧化層52包圍；所述金屬7與N-型輕摻雜區(qū)8形成肖特基接觸，金屬7與N+重?fù)诫s區(qū)9形成歐姆接觸；所述N-型輕摻雜區(qū)8的寬度等于或小于金屬7與N-型輕摻雜區(qū)8形成的肖特基結(jié)在不加偏置時的勢壘區(qū)寬度；所述N-型輕摻雜區(qū)8下表面的深度大于金屬7的下表面的深度，N-型輕摻雜區(qū)8下表面的深度小于多晶硅柵電極4下表面的深度。

本發(fā)明的工作原理為：

(1)器件的正向?qū)?/p>

本發(fā)明所提供的積累型功率DMOS，其正向?qū)〞r的電極連接方式為：槽型柵電極4接正電位，金屬化漏極1接正電位，金屬化源極10接零電位。當(dāng)槽型柵電極4為零電壓或所加正電壓非常小時，由于金屬7和N-型輕摻雜區(qū)8形成的肖特基結(jié)存在勢壘區(qū)，同時柵電極4和N-型輕摻雜區(qū)8存在功函數(shù)差，且N-型輕摻雜區(qū)8非常窄，故造成N-型輕摻雜區(qū)8完全耗盡，電子通道被阻斷，此時積累型功率DMOS仍處于關(guān)閉狀態(tài)。因此，該器件為常關(guān)型器件。

隨著槽型柵電極4所加正電壓的增加，N-型輕摻雜區(qū)8內(nèi)的耗盡區(qū)逐漸縮小，器件由關(guān)斷狀態(tài)向開啟狀態(tài)轉(zhuǎn)換。由于采用N-型輕摻雜區(qū)8代替了常規(guī)功率MOS中的P型體區(qū)，器件更容易開啟，從而降低了閾值電壓。當(dāng)槽型柵電極4所加正電壓等于或大于開啟電壓之后，由于柵氧化層53側(cè)面處的N-型輕摻雜區(qū)8內(nèi)產(chǎn)生多子電子的積累層，這為多子電流的流動提供了一條低阻通路，導(dǎo)通電阻從而得到降低，此時積累型功率DMOS導(dǎo)通，多子電子在金屬化漏極1正電位的作用下從N+重?fù)诫s區(qū)9流向金屬化漏極1。由于本發(fā)明采取了更高的漂移區(qū)3摻雜濃度，有利于進(jìn)一步降低導(dǎo)通電阻。另外，由于槽型柵電極4底部的柵氧化層51采取厚氧工藝，所以柵漏電容Cgd得到較大的改善。

(2)器件的反向阻斷

本發(fā)明所提供的積累型功率DMOS，其反向阻斷時的電極連接方式為：槽型柵電極4和金屬化源極10短接且接零電位，金屬化漏極1接正電位。

由于零偏壓時金屬7和柵氧化層53之間的N-型輕摻雜區(qū)8已經(jīng)被完全耗盡，多子電子的導(dǎo)電通路被夾斷。增大反向電壓時，金屬7和N-型輕摻雜區(qū)8形成的肖特基結(jié)反向偏置，勢壘區(qū)展寬，N漂移區(qū)3開始承受反向耐壓，由于體內(nèi)場板6和厚柵氧化層51的存在，使N漂移區(qū)中形成橫向電場，可以輔助N漂移區(qū)3耗盡，使漂移區(qū)電場接近矩形分布，因此可以提高擊穿電壓，減小肖特基結(jié)的漏電。

(3)體二極管反向恢復(fù)特性

由于本發(fā)明所提供的積累型功率DMOS的寄生體二極管不是PN結(jié)，而是肖特基結(jié)，在體二極管正向?qū)〞r，漂移區(qū)不存在過剩的少數(shù)載流子，因此體二極管的反向恢復(fù)時間短，反向恢復(fù)特性好。

此外，由于本發(fā)明所提供的積累型功率DMOS不存在P型體區(qū)，也就不存在寄生雙極型晶體管，故沒有寄生雙極型晶體管開啟帶來的一系列可靠性問題。

實施例2

如圖2所示，本例的結(jié)構(gòu)為在實施例1的基礎(chǔ)上，在體內(nèi)場板6和厚柵氧化層5底部，注入了P型埋層11，這樣在器件反向阻斷時，P型埋層11和N漂移區(qū)3形成橫向電場，進(jìn)一步的增加了器件的擊穿電壓。

實施例3

如圖3所示，本例的結(jié)構(gòu)為在實施例1的基礎(chǔ)上，沒有在柵電極4下做厚氧化層，雖然這樣器件的Cgd增加，但是電流路徑得到了拓寬，有利于降低導(dǎo)通電阻。

實施例4

如圖4所示，本例的結(jié)構(gòu)為在實施例1的基礎(chǔ)上，增加了柵電極4的長度。這樣在N漂移區(qū)也形成電子積累層，增加了器件導(dǎo)通時漂移區(qū)電子的濃度，使器件的導(dǎo)通電阻降低。

制作器件時，還可用碳化硅、砷化鎵或鍺硅等半導(dǎo)體材料替代硅。