本發(fā)明涉及LED技術(shù)領(lǐng)域，尤其涉及一種GaN基LED外延結(jié)構(gòu)及其制造方法。

背景技術(shù)：

發(fā)光二極管（Light-Emitting Diode，LED）是一種能發(fā)光的半導(dǎo)體電子元件。這種電子元件早在1962年出現(xiàn)，早期只能發(fā)出低光度的紅光，之后發(fā)展出其他單色光的版本，時(shí)至今日能發(fā)出的光已遍及可見光、紅外線及紫外線，光度也提高到相當(dāng)?shù)墓舛?。而用途也由初時(shí)作為指示燈、顯示板等；隨著技術(shù)的不斷進(jìn)步，發(fā)光二極管已被廣泛的應(yīng)用于顯示器、電視機(jī)采光裝飾和照明。

參圖1所示為現(xiàn)有技術(shù)中GaN基LED外延結(jié)構(gòu)的示意圖，其依次包括圖形化藍(lán)寶石襯底1’、緩沖層2’、u-GaN層3’、n-GaN層4’、低溫快長(zhǎng)GaN層5’、應(yīng)力緩沖層6’、多量子阱發(fā)光層7’、電子阻擋層8’、p-GaN層9’、p型接觸層10’。為了提高GaN基LED外延結(jié)構(gòu)的發(fā)光效率，需在n-GaN層和多量子阱發(fā)光層之間引入應(yīng)力釋放層，現(xiàn)有技術(shù)中的應(yīng)力釋放層由低溫快長(zhǎng)GaN層配合應(yīng)力緩沖層組合而成，低溫快長(zhǎng)GaN層為低溫且快速生長(zhǎng)的GaN層，應(yīng)力緩沖層為InGaN/GaN超晶格層，此生長(zhǎng)條件下晶體質(zhì)量將受到一定程度的影響，導(dǎo)致此區(qū)域電阻值較高，從而導(dǎo)致操作電壓過高的問題，若采用高摻雜以降低電阻容易造成反向漏電進(jìn)而影響發(fā)光二極管特性，并使器件壽命下降。

有鑒于此，為了解決上述技術(shù)問題，有必要提供一種GaN基LED外延結(jié)構(gòu)及其制造方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種GaN基LED外延結(jié)構(gòu)及其制造方法，以降低LED外延結(jié)構(gòu)的串聯(lián)電阻，降低器件的操作電壓。

為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供的技術(shù)方案如下：

一種GaN基LED外延結(jié)構(gòu)，所述LED外延結(jié)構(gòu)依次包括襯底及位于襯底上的u-GaN層、n-GaN層、電子隧穿層、應(yīng)力緩沖層、多量子阱發(fā)光層、電子阻擋層、p-GaN層，所述電子隧穿層包括n型Al_xIn_yGa_(1-x-y)N層、In_zGa_(1-z)N勢(shì)阱層、n型Al_vIn_wGa_(1-v-w)N層，所述In_zGa_(1-z)N勢(shì)阱層位于n型Al_xIn_yGa_(1-x-y)N層與n型Al_vIn_wGa_(1-v-w)N層之間，所述應(yīng)力緩沖層為由InGaN層和GaN層形成的InGaN/GaN超晶格層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述電子隧穿層包括一個(gè)周期或多個(gè)周期堆疊的n型Al_xIn_yGa_(1-x-y)N層與In_zGa_(1-z)N層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述n型Al_xIn_yGa_(1-x-y)N層中Al組分x為0~0.2，In組分y為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³，厚度為10~100 nm。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述In_zGa_(1-z)N勢(shì)阱層中In組分z為0~0.1，厚度為3~50 nm。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述In_zGa_(1-z)N勢(shì)阱層為不摻雜或濃度為0~1*10¹⁸ /cm³的n型摻雜。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述n型Al_vIn_wGa_(1-v-w)N層中Al組v為0~0.2，In組分w為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³，厚度為10~50 nm。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述LED外延結(jié)構(gòu)還包括位于襯底上的緩沖層、和/或位于p-GaN層上的p型接觸層。

本發(fā)明另一實(shí)施例提供的技術(shù)方案如下：

一種GaN基LED外延結(jié)構(gòu)的制造方法，所述制造方法包括以下步驟：

S1、將襯底放置在MOCVD反應(yīng)室中的載盤上，在1080~1100℃下進(jìn)行表面清潔處理；

S2、1040~1100℃、100~300Torr條件下，生長(zhǎng)2~4um厚度的u-GaN層；

S3、1040~1070℃、100~200Torr條件下，生長(zhǎng)2~4um厚度的n-GaN層，摻雜濃度為5*10¹⁸/cm³~1*10¹⁹/cm³；

S4、780~880℃、200~300Torr條件下，依次生長(zhǎng)10~100nm厚度的n型Al_xIn_yGa_(1-x-y)N層、3~50nm厚度的In_zGa_(1-z)N勢(shì)阱層及10~50nm厚度的n型Al_vIn_wGa_(1-v-w)N層，形成電子隧穿層；

S5、700~850℃、200~300Torr條件下，依次生長(zhǎng)1~50nm厚度的InGaN層和GaN層，重復(fù)生長(zhǎng)3~15個(gè)周期，形成InGaN/GaN超晶格結(jié)構(gòu)的應(yīng)力緩沖層；

S6、750~900℃、100~300Torr條件下，生長(zhǎng)一層6~12nm厚度的AlInGaN量子壘層，然后再生長(zhǎng)一層2~4nm厚度的InGaN量子阱層，重復(fù)生長(zhǎng)6~10個(gè)周期，形成InGaN/AlGaN發(fā)光層；

S7、750~900℃、100~400Torr條件下，生長(zhǎng)30~60nm厚度的AlGaN電子阻擋層；

S8、800~1000℃、100~400Torr條件下，生長(zhǎng)30~100nm厚度的p-GaN層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S4的電子隧穿層包括一個(gè)周期或多個(gè)周期生長(zhǎng)的n型Al_xIn_yGa_(1-x-y)N層與In_zGa_(1-z)N層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S4還包括：

控制n型Al_xIn_yGa_(1-x-y)N層中Al組分x為0~0.2，In組分y為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³；

控制In_zGa_(1-z)N勢(shì)阱層中In組分z為0~0.1，In_zGa_(1-z)N勢(shì)阱層為不摻雜或濃度為0~1*10¹⁸ /cm³的n型摻雜；

控制n型Al_vIn_wGa_(1-v-w)N層中Al組v為0~0.2，In組分w為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S2前還包括：

500~550℃、200~500Torr條件下，生長(zhǎng)10~30nm厚度的GaN層或AlGaN層作為緩沖層。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S8后還包括：

800~1000℃、100~400Torr條件下，生長(zhǎng)5~20nm厚度的p型GaN接觸層。

與現(xiàn)有技術(shù)相比，本發(fā)明通過Al_xIn_yGa_(1-x-y)N/In_zGa_(1-z)N/Al_vIn_wGa_(1-v-w)N結(jié)構(gòu)的電子隧穿層，使得載流子傳輸時(shí)透過In_zGa_(1-z)N層進(jìn)行隧穿，在不進(jìn)行高摻雜的前提下仍能得到足夠低的串聯(lián)電阻，有效降低芯片操作電壓從而提升電光轉(zhuǎn)換效率，提高了器件工作的穩(wěn)定性和可靠性。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中GaN基LED外延結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一具體實(shí)施方式中GaN基LED外延結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖3為本發(fā)明一具體實(shí)施方式中電子隧穿層的結(jié)構(gòu)示意圖；

圖4為本發(fā)明另一實(shí)施方式中電子隧穿層的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明中的技術(shù)方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

本發(fā)明中公開了一種GaN基LED外延結(jié)構(gòu)，該LED外延結(jié)構(gòu)依次包括襯底及位于襯底上的u-GaN層、n-GaN層、電子隧穿層、應(yīng)力緩沖層、多量子阱發(fā)光層、電子阻擋層、p-GaN層，電子隧穿層包括n型Al_xIn_yGa_(1-x-y)N層、In_zGa_(1-z)N勢(shì)阱層、n型Al_vIn_wGa_(1-v-w)N層， In_zGa_(1-z)N勢(shì)阱層位于n型Al_xIn_yGa_(1-x-y)N層與n型Al_vIn_wGa_(1-v-w)N層之間，應(yīng)力緩沖層為由InGaN層和GaN層形成的InGaN/GaN超晶格層。

相應(yīng)地，本發(fā)明還公開了一種GaN基LED外延結(jié)構(gòu)的制造方法，包括以下步驟：

S1、將襯底放置在MOCVD反應(yīng)室中的載盤上，在1080~1100℃下進(jìn)行表面清潔處理；

S2、1040~1100℃、100~300Torr條件下，生長(zhǎng)2~4um厚度的u-GaN層；

S3、1040~1070℃、100~200Torr條件下，生長(zhǎng)2~4um厚度的n-GaN層，摻雜濃度為5*10¹⁸/cm³~1*10¹⁹/cm³；

S4、780~880℃、200~300Torr條件下，依次生長(zhǎng)10~100nm厚度的n型Al_xIn_yGa_(1-x-y)N層、3~50nm厚度的In_zGa_(1-z)N勢(shì)阱層及10~50nm厚度的n型Al_vIn_wGa_(1-v-w)N層，形成電子隧穿層；

S5、700~850℃、200~300Torr條件下，依次生長(zhǎng)1~50nm厚度的InGaN層和GaN層，重復(fù)生長(zhǎng)3~15個(gè)周期，形成InGaN/GaN超晶格結(jié)構(gòu)的應(yīng)力緩沖層；

S6、750~900℃、100~300Torr條件下，生長(zhǎng)一層6~12nm厚度的AlInGaN量子壘層，然后再生長(zhǎng)一層2~4nm厚度的InGaN量子阱層，重復(fù)生長(zhǎng)6~10個(gè)周期，形成InGaN/AlGaN發(fā)光層；

S7、750~900℃、100~400Torr條件下，生長(zhǎng)30~60nm厚度的AlGaN電子阻擋層；

S8、800~1000℃、100~400Torr條件下，生長(zhǎng)30~100nm厚度的p-GaN層。

以下結(jié)合具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步說明。

參圖2所示，本發(fā)明一具體實(shí)施方式中的GaN基LED外延結(jié)構(gòu)，該LED外延結(jié)構(gòu)依次包括襯底1及位于襯底上的緩沖層2、u-GaN層3、n-GaN層4、電子隧穿層5、應(yīng)力緩沖層6、多量子阱發(fā)光層7、電子阻擋層8、p-GaN層9、p型接觸層10。

其中，襯底1可以是藍(lán)寶石、Si、SiC、GaN、ZnO等，其可以為平片襯底，也可以為圖形化襯底，本實(shí)施方式中以藍(lán)寶石圖形化襯底為例進(jìn)行說明。

緩沖層2可以為低溫GaN層或低溫AlGaN層，其在500~550℃的低溫條件下生長(zhǎng)而成，厚度為10~30nm。

u-GaN層3在1040~1100℃的高溫條件下生長(zhǎng)，其厚度為2~4um。

n-GaN層4在1040~1070℃的高溫條件下生長(zhǎng)，其厚度為2~4um厚度，摻雜濃度為5*10¹⁸/cm³~1*10¹⁹/cm³。

結(jié)合圖3所示，本實(shí)施方式中的電子隧穿層5包括n型Al_xIn_yGa_(1-x-y)N層51、In_zGa_(1-z)N勢(shì)阱層52、n型Al_vIn_wGa_(1-v-w)N層53，In_zGa_(1-z)N勢(shì)阱層位于n型Al_xIn_yGa_(1-x-y)N層與n型Al_vIn_wGa_(1-v-w)N層之間。

其中：

n型Al_xIn_yGa_(1-x-y)N層51中Al組分x為0~0.2，In組分y為0~0.1，通過調(diào)整x和y的數(shù)值來調(diào)整n型Al_xIn_yGa_(1-x-y)N層51的禁帶寬度，n型摻雜濃度為1~6*10¹⁸ /cm³，厚度為10~100 nm；

In_zGa_(1-z)N勢(shì)阱層52中In組分z為0~0.1，通過調(diào)整z的數(shù)值調(diào)整In_zGa_(1-z)N勢(shì)阱層52的禁帶寬度，該層厚度為3~50 nm。另外，本實(shí)施方式中的In_zGa_(1-z)N勢(shì)阱層52可以為不摻雜或濃度為0~1*10¹⁸ /cm³的n型摻雜；

n型Al_vIn_wGa_(1-v-w)N層53中Al組v為0~0.2，In組分w為0~0.1，通過調(diào)整v和w的數(shù)值來調(diào)整n型Al_vIn_wGa_(1-v-w)N層53的禁帶寬度，n型摻雜濃度為1~6*10¹⁸ /cm³，厚度為10~50 nm。

本實(shí)施方式中以一個(gè)周期的n型Al_xIn_yGa_(1-x-y)N層51和In_zGa_(1-z)N勢(shì)阱層52為例進(jìn)行說明，在其他實(shí)施方式中，如圖4所示，n型Al_xIn_yGa_(1-x-y)N層51與In_zGa_(1-z)N層52也可以呈多個(gè)周期堆疊，n型Al_xIn_yGa_(1-x-y)N層51和In_zGa_(1-z)N層52與上述實(shí)施方式完全相同，此處不再進(jìn)行贅述。

應(yīng)力緩沖層6為InGaN/GaN超晶格結(jié)構(gòu)，其在700~850℃的低溫條件下生長(zhǎng)，包括3~15個(gè)周期，每個(gè)周期包括1~50nm厚度的InGaN層和GaN層。

多量子阱發(fā)光層7為InGaN/AlGaN發(fā)光層，其在750~900℃的溫度下生長(zhǎng)，包括6~10個(gè)周期，每個(gè)周期包括6~12nm厚度的AlInGaN量子壘層和2~4nm厚度的InGaN量子阱層，其中，AlInGaN量子壘層中Al組分為0~0.2，In組分為0~0.3，通過調(diào)節(jié)In組分能夠使得發(fā)光波長(zhǎng)在所需的范圍。

電子阻擋層8為p型AlGaN電子阻擋層，在750~900℃的溫度下生長(zhǎng)，厚度為30~60nm。

p-GaN層9在800~1000℃的高溫條件下生長(zhǎng)，厚度為30~100nm。

p型接觸層10為p型GaN接觸層，在800~1000℃的高溫條件下生長(zhǎng)，厚度為5~20nm。

本實(shí)施方式中GaN基LED外延結(jié)構(gòu)的制造方法，具體包括以下步驟：

1）、將襯底放置在MOCVD反應(yīng)室中的載盤上，在1080~1100℃下進(jìn)行表面清潔處理；

2）、500~550℃、200~500Torr條件下，生長(zhǎng)10~30nm厚度的GaN層或AlGaN層作為緩沖層；

3）、1040~1100℃、100~300Torr條件下，生長(zhǎng)2~4um厚度的u-GaN層；

4）、1040~1070℃、100~200Torr條件下，生長(zhǎng)2~4um厚度的n-GaN層，摻雜濃度為5*10¹⁸/cm³~1*10¹⁹/cm³；

5）、780~880℃、200~300Torr條件下，依次生長(zhǎng)10~100nm厚度的n型Al_xIn_yGa_(1-x-y)N層、3~50nm厚度的In_zGa_(1-z)N勢(shì)阱層及10~50nm厚度的n型Al_vIn_wGa_(1-v-w)N層，形成電子隧穿層，其中：

控制n型Al_xIn_yGa_(1-x-y)N層中Al組分x為0~0.2，In組分y為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³；

控制In_zGa_(1-z)N勢(shì)阱層中In組分z為0~0.1，In_zGa_(1-z)N勢(shì)阱層為不摻雜或濃度為0~1*10¹⁸ /cm³的n型摻雜；

控制n型Al_vIn_wGa_(1-v-w)N層中Al組v為0~0.2，In組分w為0~0.1，n型摻雜濃度為1~6*10¹⁸ /cm³；

6）、700~850℃、200~300Torr條件下，依次生長(zhǎng)1~50nm厚度的InGaN層和GaN層，重復(fù)生長(zhǎng)3~15個(gè)周期，形成InGaN/GaN超晶格結(jié)構(gòu)的應(yīng)力緩沖層；

7）、750~900℃、100~300Torr條件下，生長(zhǎng)一層6~12nm厚度的AlInGaN量子壘層，然后再生長(zhǎng)一層2~4nm厚度的InGaN量子阱層，重復(fù)生長(zhǎng)6~10個(gè)周期，形成InGaN/AlGaN發(fā)光層；

8）、750~900℃、100~400Torr條件下，生長(zhǎng)30~60nm厚度的AlGaN電子阻擋層；

9）、800~1000℃、100~400Torr條件下，生長(zhǎng)30~100nm厚度的p-GaN層；

10）、800~1000℃、100~400Torr條件下，生長(zhǎng)5~20nm厚度的p型GaN接觸層。

本實(shí)施方式中通過Al_xIn_yGa_(1-x-y)N/In_zGa_(1-z)N/Al_vIn_wGa_(1-v-w)N結(jié)構(gòu)的電子隧穿層，使得載流子傳輸時(shí)透過In_zGa_(1-z)N層進(jìn)行隧穿，In_zGa_(1-z)N層無(wú)需進(jìn)行高摻雜，在不摻雜或低摻雜的情況下仍能得到足夠低的串聯(lián)電阻，電子隧穿層串聯(lián)電阻的阻值與芯片的面積等相關(guān)，與現(xiàn)有技術(shù)中的LED外延結(jié)構(gòu)相比，相同的芯片面積下，本實(shí)施方式中電子隧穿層串聯(lián)電阻的阻值能夠降低5%~10%，進(jìn)而能夠有效降低芯片操作電壓。

應(yīng)當(dāng)理解的是，本發(fā)明中的LED外延結(jié)構(gòu)并不限于上述實(shí)施方式，上述實(shí)施方式僅為本發(fā)明的一優(yōu)選實(shí)施方式，在其他實(shí)施方式中也可以不設(shè)置緩沖層及p型接觸層等，也可以在LED外延結(jié)構(gòu)中加入其他插入層、鈍化層等，只要設(shè)置了Al_xIn_yGa_(1-x-y)N/In_zGa_(1-z)N/Al_vIn_wGa_(1-v-w)N結(jié)構(gòu)的電子隧穿層的GaN基LED外延結(jié)構(gòu)均屬于本發(fā)明所保護(hù)的范圍。

如在本發(fā)明的一具體實(shí)施例中，GaN基LED外延結(jié)構(gòu)依次包括藍(lán)寶石襯底、GaN緩沖層、u-GaN層、n-GaN層、電子隧穿層、應(yīng)力緩沖層、多量子阱發(fā)光層、AlGaN電子阻擋層、p-GaN層。

其中，在電子隧穿層中：

n型Al_xIn_yGa_(1-x-y)N層中Al組分x為0，In組分y為0，n型摻雜濃度為3*10¹⁸ /cm³，厚度為50 nm；

In_zGa_(1-z)N勢(shì)阱層中In組分z為0.03，厚度為10 nm，In_zGa_(1-z)N勢(shì)阱層不摻雜；

n型Al_vIn_wGa_(1-v-w)N層中Al組v為0，In組分w為0，n型摻雜濃度為3*10¹⁸ /cm³，厚度為15nm。

對(duì)應(yīng)地，該實(shí)施例中GaN基LED外延結(jié)構(gòu)的制造方法，具體包括以下步驟：

1）、將襯底放置在MOCVD反應(yīng)室中的載盤上，在1080~1100℃下進(jìn)行表面清潔處理5~10min；

2）、540℃、300Torr條件下，生長(zhǎng)30nm厚度的GaN層作為緩沖層；

3）、1080℃、200Torr條件下，生長(zhǎng)3厚度的u-GaN層；

4）、1060℃、200Torr條件下，生長(zhǎng)3um厚度的n-GaN層，摻雜濃度為8*10¹⁸/cm³；

5）、800℃、250Torr條件下，依次生長(zhǎng)50nm厚度的n型Al_xIn_yGa_(1-x-y)N層、10nm厚度的In_zGa_(1-z)N勢(shì)阱層及15nm厚度的n型Al_vIn_wGa_(1-v-w)N層，形成電子隧穿層，其中：

控制n型Al_xIn_yGa_(1-x-y)N層中Al組分x為0，In組分y為0，n型摻雜濃度為3*10¹⁸ /cm³；

控制In_zGa_(1-z)N勢(shì)阱層中In組分z為0.03，In_zGa_(1-z)N勢(shì)阱層不摻雜；

控制n型Al_vIn_wGa_(1-v-w)N層中Al組v為0，In組分w為0，n型摻雜濃度為3*10¹⁸ /cm³；

6）、800℃、250Torr條件下，依次生長(zhǎng)InGaN層和GaN層，形成InGaN/GaN超晶格結(jié)構(gòu)的應(yīng)力緩沖層；

7）、750℃、250Torr條件下，生長(zhǎng)AlInGaN量子壘層和InGaN量子阱層，形成InGaN/AlGaN發(fā)光層；

8）、850℃、200Torr條件下，生長(zhǎng)30nm厚度的AlGaN電子阻擋層；

9）、930℃、200Torr條件下，生長(zhǎng)40nm厚度的p-GaN層。

由以上技術(shù)方案可以看出，本發(fā)明具有以下有益效果：

本發(fā)明通過Al_xIn_yGa_(1-x-y)N/In_zGa_(1-z)N/Al_vIn_wGa_(1-v-w)N結(jié)構(gòu)的電子隧穿層，使得載流子傳輸時(shí)透過In_zGa_(1-z)N層進(jìn)行隧穿，在不進(jìn)行高摻雜的前提下仍能得到足夠低的串聯(lián)電阻，有效降低芯片操作電壓從而提升電光轉(zhuǎn)換效率，提高了器件工作的穩(wěn)定性和可靠性。

對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論從哪一點(diǎn)來看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。

此外，應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。