本發(fā)明的實施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體器件結(jié)構(gòu)及其形成方法。

背景技術(shù)：

在諸如個人電腦、手機、數(shù)碼相機、和其它電子設(shè)備的各種電子應(yīng)用中使用半導(dǎo)體器件。半導(dǎo)體器件通常通過在半導(dǎo)體襯底上方依次沉積絕緣層或介電層、導(dǎo)電層、和半導(dǎo)體層、并且使用光刻圖案化各種材料層以形成電路組件和元件制造。

提高半導(dǎo)體器件性能的重要驅(qū)動因素之一是電路的更高水平的集成。這是通過小型化或縮小給定的芯片上的器件尺寸實現(xiàn)的。容差在能夠縮小芯片的尺寸方面起著重要的作用。

然而，盡管形成半導(dǎo)體器件的現(xiàn)有的制造工藝一般都足夠用于其預(yù)期目的，但是隨著器件不斷按比例縮小，它們沒有在所有方面都完全令人滿意。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)；第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；以及第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極結(jié)構(gòu)的第一厚度大于所述第二柵極結(jié)構(gòu)的第二厚度，并且所述第一柵極結(jié)構(gòu)的第一柵極寬度小于所述第二柵極結(jié)構(gòu)的第二柵極寬度。

本發(fā)明的實施例還提供一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)域；第一柵極堆疊件，所述第一柵極堆疊件位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；第二柵極堆疊件，所述第二柵極堆疊件位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極堆疊件的第一柵極寬度小于所述第二柵極堆疊件的第二柵極寬度；第一間隔件，所述第一間隔件圍繞所述第一柵極堆疊件；以及第二間隔件，所述第二間隔件圍繞所述第二柵極堆疊件，其中，所述第一間隔件的第一厚度大于所述第二間隔件的第二厚度。

本發(fā)明的實施例還提供一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：在襯底上方形成導(dǎo)電層，其中，所述導(dǎo)電層具有第一厚部和比所述第一厚部薄的第一薄部；在所述導(dǎo)電層上方形成第一掩模層，其中，所述第一掩模層具有第一帶狀部和第二帶狀部，所述第二帶狀部比所述第一帶狀部寬，所述第一帶狀部位于所述第一厚部上方，并且所述第二帶狀部位于所述第一薄部上方；以及實施第一各向異性蝕刻工藝以去除由所述第一掩模層暴露的所述導(dǎo)電層。

附圖說明

當(dāng)結(jié)合附圖進行閱讀時，從以下詳細(xì)描述可最佳理解本發(fā)明的實施例。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A至圖1J是根據(jù)一些實施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個階段的俯視圖。

圖1A-1至圖1J-1是根據(jù)一些實施例的示出了分別沿著圖1A至圖1J中的截面線Ⅰ-Ⅰ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖1C-2至圖1D-2是根據(jù)一些實施例的示出了分別沿著圖1C至圖1D中的截面線Ⅱ-Ⅱ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖1C-3至圖1D-3是根據(jù)一些實施例的示出了分別沿著圖1C至圖1D中的截面線Ⅲ-Ⅲ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

圖2A是根據(jù)一些實施例的圖1B的半導(dǎo)體器件結(jié)構(gòu)的透視圖。

圖2B是根據(jù)一些實施例的圖1I的半導(dǎo)體器件結(jié)構(gòu)的透視圖。

圖2C是根據(jù)一些實施例的圖1J的半導(dǎo)體器件結(jié)構(gòu)的透視圖。

圖3A至圖3H是根據(jù)一些實施例的形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個階段的俯視圖。

圖3A-1至圖3H-1是根據(jù)一些實施例的示出了分別沿著圖3A至圖3H中的截面線Ⅰ-Ⅰ’的半導(dǎo)體器件結(jié)構(gòu)的截面圖。

具體實施方式

下列公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下文描述組件和布置的具體實例以簡化本公開。當(dāng)然，這些僅為實例并且不旨在限制本發(fā)明。例如，下列描述中，第二部件上方或上形成第一部件可包括其中第一和第二部件直接接觸形成的實施例，并且還可包括在第一和第二部件之間可形成附加的部件，使得第一和第二部件可以不直接接觸的實施例。此外，本公開在各個實施例中可重復(fù)參考標(biāo)號和/或字符。該重復(fù)是為了簡單和清楚的目的，并且本身并不指示所討論的各個實施例和/或配置之間的關(guān)系。

此外，為便于描述，本文中使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間相對術(shù)語以用于描述附圖中示出的一個元件或部件與另一元件或部件的關(guān)系。除附圖中描述的方位之外，空間相對術(shù)語旨在包括器件在使用中或運行中的不同方位。裝置可以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，本文使用的空間相對描述符可同樣地作相應(yīng)解釋。應(yīng)該理解，可以在方法之前、期間和之后提供附加的操作，對于該方法的其他的實施例，可以替代或消除描述的一些操作。

圖1A至圖1J是根據(jù)一些實施例的用于形成半導(dǎo)體器件結(jié)構(gòu)100的工藝的各個階段的俯視圖。圖1A-1至1J-1是根據(jù)一些實施例的示出了分別沿著圖1A至圖1J中截面線Ⅰ-Ⅰ’的半導(dǎo)體器件結(jié)構(gòu)100的截面圖。圖1C-2至1D-2是根據(jù)一些實施例的示出了分別沿著圖1C至圖1D中截面線Ⅱ-Ⅱ’的半導(dǎo)體器件結(jié)構(gòu)100的的截面圖。圖1C-3至1D-3是根據(jù)一些實施例的示出了分別沿著圖1C至圖1D中的截面線Ⅲ-Ⅲ’的半導(dǎo)體器件結(jié)構(gòu)100的截面圖。

如圖1A和圖1A-1所示，根據(jù)一些實施例，提供了襯底110。襯底110可以是諸如硅晶圓的半導(dǎo)體晶圓。可選地或附加地，襯底110可以包括元素半導(dǎo)體材料、化合物半導(dǎo)體材料、和/或合金半導(dǎo)體材料。

元素半導(dǎo)體材料的實例可以是，但不限于，晶體硅、多晶硅、非晶硅、鍺、和/或金剛石?；衔锇雽?dǎo)體材料的實例可以是，但不限于，碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦。合金半導(dǎo)體材料的實例可以是，但不限于，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP。

如圖1A所示，根據(jù)一些實施例，在半導(dǎo)體襯底110中形成的隔離結(jié)構(gòu)120。根據(jù)一些實施例，隔離結(jié)構(gòu)120圍繞半導(dǎo)體襯底110的有源區(qū)域111、112、113、114、115、和116。根據(jù)一些實施例，隔離結(jié)構(gòu)120配置為限定并且電隔離半導(dǎo)體襯底110中形成的各種器件元件(未示出)。

器件元件的實例可以包括，但不限于，晶體管、二極管、和/或其他適用的元件。晶體管的實例可以包括，但不限于，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高電壓晶體管、高頻晶體管、p-溝道和/或n-溝道場效應(yīng)晶體管(PFETs/NFETs)等。實施諸如沉積、蝕刻、注入、光刻、退火、和/或其他適用的工藝的各個工藝以形成器件元件。

圖2A是根據(jù)一些實施例的圖1B的半導(dǎo)體器件結(jié)構(gòu)100的透視圖。如圖1B、圖1B-1和圖2A所示，在半導(dǎo)體襯底110上方形成柵極介電層130以覆蓋有源區(qū)域111、112、113、114、115、和116(如圖1A所示)。柵極介電層130由氧化硅、氮氧化硅、它們的組合、或其他合適的材料制成。

根據(jù)一些實施例，在一些實施例中，柵極介電層130包括高介電常數(shù)材料(高-k材料)。根據(jù)一些實施例，高-k材料包括金屬氧化物、金屬氮化物、金屬硅酸鹽、過渡金屬-氧化物、過渡金屬-氮化物、過渡金屬-硅酸鹽、金屬的氮氧化物、氧化鋁、二氧化鉿-氧化鋁(HfO₂-Al₂O₃)合金、其它合適的材料，或它們的組合。

根據(jù)一些實施例，高-k材料包括氧化鉿(HfO₂)、氧化鉿硅(HfSiO)、氮氧化鉿硅(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、或它們的組合。使用化學(xué)汽相沉積工藝或其它合適的工藝形成柵極介電層130。

如圖1B、圖1B-1、和圖2A所示，根據(jù)一些實施例，在柵極介電層130上方形成導(dǎo)電層140。根據(jù)一些實施例，導(dǎo)電層140具有厚部142和薄部144。根據(jù)一些實施例，薄部144比厚部142薄。

根據(jù)一些實施例，厚部142具有厚度T1。根據(jù)一些實施例，薄部144具有厚度T2。根據(jù)一些實施例，厚度T1大于厚度T2。根據(jù)一些實施例，厚度T1和厚度T2之間的差值的范圍從約1nm至約3nm。

根據(jù)一些實施例，導(dǎo)電層140包括多晶硅材料、金屬材料、或其它合適的導(dǎo)電材料。根據(jù)一些實施例，使用化學(xué)汽相沉積工藝(或物理汽相沉積工藝)、光刻工藝、和蝕刻工藝形成導(dǎo)電層140。根據(jù)一些實施例，厚部142和薄部144之間的邊界由圖1B中的虛線D示出。

如圖1B、圖1B-1、和圖2A所示，根據(jù)一些實施例，在導(dǎo)電層140上方形成掩模層150。根據(jù)一些實施例，掩模層150也稱作掩模材料層。根據(jù)一些實施例，掩模層150包括氧化硅、氮化硅(例如，Si₃N₄)、SiON、SiC、SiOC、或它們的組合。根據(jù)一些實施例，使用化學(xué)汽相沉積(CVD)工藝、物理汽相沉積(PVD)工藝、原子層沉積(ALD)工藝、旋涂工藝、或其他合適的工藝形成掩模層150。根據(jù)一些實施例，掩模層150共形覆蓋導(dǎo)電層140。

如圖1C、圖1C-1、圖1C-2、和圖1C-3所示，根據(jù)一些實施例，去除掩模層150的一部分。根據(jù)一些實施例，去除工藝包括光刻工藝和蝕刻工藝。根據(jù)一些實施例，去除工藝之后，在掩模層150中形成溝槽151、152、153、154、和155。根據(jù)一些實施例，溝槽151、152、和155暴露厚部142的一部分。根據(jù)一些實施例，溝槽153和154暴露薄部144的一部分。

在一些實施例中，溝槽151和152之間(或溝槽152和155之間)的距離D1小于溝槽153和154之間的距離D2。在一些實施例中，厚部142上方的掩模層150的溝槽密度大于薄部144上方的掩模層150的溝槽密度。

根據(jù)一些實施例，厚部142上方的掩模層150的溝槽密度是溝槽151、152和155的面積與厚部142的面積的比率。根據(jù)一些實施例，薄部144上方的掩模層150的溝槽密度是溝槽153和154的面積與薄部144的面積的比率。

如圖1D、圖1D-1、圖1D-2、和圖1D-3所示，根據(jù)一些實施例，在掩模層150和導(dǎo)電層140上方形成掩模層160。在一些實施例中，掩模層160的一部分填充到溝槽151、152、153、154、和155內(nèi)。掩模層160包括聚合物材料或其它合適的材料。通過涂敷工藝、CVD工藝、或者其它合適的工藝形成掩模層160。

厚部142上方的掩模層150的溝槽密度大于薄部144上方的掩模層150的溝槽密度。因此，在導(dǎo)電層140的相同面積上，厚部142上方的溝槽(即151、152、和155)可以容納的掩模層160多于薄部144上方的溝槽(即153和154)容納的掩模層160。

結(jié)果，根據(jù)一些實施例，厚部142上方的掩模層160比薄部144上方的掩模層160更薄。因此，根據(jù)一些實施例，掩模層160具有薄部162和厚部164。根據(jù)一些實施例，薄部162比厚部164更薄。根據(jù)一些實施例，薄部162位于厚部142上方。根據(jù)一些實施例，厚部164位于薄部144上方。

根據(jù)一些實施例，薄部162具有厚度T3。根據(jù)一些實施例，厚部164具有厚度T4。根據(jù)一些實施例，厚度T3小于厚度T4。在一些實施例中，厚度T4和厚度T3之間的差值的范圍是從約1nm至約3nm。

如圖1D、圖1D-1、圖1D-2、和圖1D-3所示，根據(jù)一些實施例，在掩模層160上方形成中間層170。在一些實施例中，中間層170由含硅材料(例如，含硅的聚合物材料)的制成。在一些實施例中，掩模層150和160以及中間層170由不同材料制成的。通過涂覆工藝、CVD工藝、或者其它合適的工藝形成中間層170。

如圖1D、圖1D-1、圖1D-2、和圖1D-3所示，根據(jù)一些實施例，在中間層170上方形成光刻膠層180。根據(jù)一些實施例，光刻膠層180由光刻膠材料制成。例如，通過涂覆工藝形成光刻膠層180。

如圖1E和1E-1所示，根據(jù)一些實施例，去除光刻膠層180的一部分。根據(jù)一些實施例，去除工藝包括光刻工藝。根據(jù)一些實施例，去除工藝后，在光刻膠層180中形成彼此隔離的溝槽181、182、183、184、和185。

根據(jù)一些實施例，光刻膠層180具有通過溝槽182、183、和184彼此隔離的帶狀部186、187、188、和189。根據(jù)一些實施例，帶狀部186、187、188、和189具有相同的寬度W1。根據(jù)一些實施例，帶狀部186和187均與溝槽151、152、和155之間的掩模層150重疊。根據(jù)一些實施例，帶狀部188和189均與溝槽153和154之間的掩模層150重疊。

如圖1E和圖1E-1所示，根據(jù)一些實施例，去除由溝槽181、182、183、184、和185暴露的掩模層160和中間層170。根據(jù)一些實施例，去除工藝包括蝕刻工藝。根據(jù)一些實施例，蝕刻工藝包括諸如干式蝕刻工藝的各向異性蝕刻工藝。

如圖1E和圖1E-1所示，在去除工藝期間，當(dāng)蝕刻穿過薄部162時，尚未蝕刻穿過厚部164。根據(jù)一些實施例，薄部162在帶狀部186和187下面分別具有帶狀部162a和162b。根據(jù)一些實施例，中間層170在帶狀部186、187、188、和189下方分別具有帶狀部172、174、176、和178。

根據(jù)一些實施例，由于蝕刻穿過薄部162而未蝕刻穿過厚部164，所以蝕刻劑以比蝕刻厚部164的側(cè)壁S2更高的速率蝕刻帶狀部162a和162b的側(cè)壁S1。類似地，根據(jù)一些實施例，蝕刻劑以比蝕刻帶狀部176、178、188、和189的側(cè)壁更高的速率蝕刻帶狀部172、174、186、和187的側(cè)壁。

因此，如圖1F和圖1F-1所示，根據(jù)一些實施例，去除工藝之后，帶狀部162a、162b、172、174、186、和187變窄，并且蝕刻穿過厚部164。根據(jù)一些實施例，厚部164具有帶狀部164a和164b。根據(jù)一些實施例，帶狀部162a或162b比帶狀部164a或164b更薄、更窄。

根據(jù)一些實施例，帶狀部162a或162b具有寬度W2。根據(jù)一些實施例，帶狀部164a或164b具有寬度W3。根據(jù)一些實施例，寬度W2小于寬度W3或W1。根據(jù)一些實施例，寬度W3基本等于或接近寬度W1。

如圖1F、圖1F-1、圖1G和圖1G-1所示，根據(jù)一些實施例，去除掩模層150的被掩模層160和170以及光刻膠層180暴露的部分。根據(jù)一些實施例，去除工藝包括使用掩模層160和170以及光刻膠層180作為刻蝕掩模實施蝕刻工藝。根據(jù)一些實施例，蝕刻工藝包括諸如干式蝕刻工藝的各向異性蝕刻工藝。根據(jù)一些實施例，蝕刻工藝之后，掩模層150具有彼此隔離的帶狀部156a、156b、156c、156d、156e、156f。

根據(jù)一些實施例，帶狀部156e或156f比帶狀部156a、156b、156c、或156d更寬。根據(jù)一些實施例，帶狀部156a、156b、156c、或156d具有寬度W4。根據(jù)一些實施例，帶狀部156e或156f具有寬度W5。根據(jù)一些實施例，寬度W4小于寬度W5。

如圖1H和圖1H-1所示，根據(jù)一些實施例，去除由掩模層150暴露的導(dǎo)電層140。根據(jù)一些實施例，去除工藝包括蝕刻工藝。根據(jù)一些實施例，蝕刻工藝包括各向異性蝕刻工藝。根據(jù)一些實施例，各向異性蝕刻工藝包括干式蝕刻工藝。

如圖1H和圖1H-1所示，根據(jù)一些實施例，在蝕刻工藝期間，當(dāng)蝕刻穿過薄部144，尚未蝕刻穿過厚部142。根據(jù)一些實施例，薄部144在帶狀部156e和156f下分別具有柵極結(jié)構(gòu)144a和144b。

根據(jù)一些實施例，由于蝕刻穿過薄部144而未蝕刻穿過厚部142，所以蝕刻劑以比蝕刻厚部142的側(cè)壁S4更高的速率蝕刻柵極結(jié)構(gòu)144a和144b的側(cè)壁S3。類似地，根據(jù)一些實施例，蝕刻劑以比蝕刻帶狀部156a、156b、156c、和156d的側(cè)壁更高的速率蝕刻帶狀部156e和156f的側(cè)壁。

圖2B是根據(jù)一些實施例的圖1I的半導(dǎo)體器件結(jié)構(gòu)100的透視圖。如圖1I、圖1I-1、和圖2B所示，根據(jù)一些實施例，蝕刻工藝之后，柵極結(jié)構(gòu)144a和144b以及帶狀部156e和156f變窄，并且蝕刻穿過厚部142。根據(jù)一些實施例，厚部142具有柵極結(jié)構(gòu)142a、142b、142c、和142d。根據(jù)一些實施例，每個柵極結(jié)構(gòu)142a、142b、142c、或142d均具有柵極長度GL1和柵極寬度GW1。

根據(jù)一些實施例，每個柵極結(jié)構(gòu)144a或144b均具有柵極長度GL2和柵極寬度GW2。根據(jù)一些實施例，柵極長度GL1基本等于或接近柵極長度GL2。在一些實施例中，柵極長度GL1和GL2之間的差值與柵極長度GL1或GL2的比率的范圍從約0.1％至2.5％。根據(jù)一些實施例，柵極寬度GW1小于柵極寬度GW2。

根據(jù)一些實施例，由于厚部142和薄部144分別具有厚度T1和T2，所以每個柵極結(jié)構(gòu)142a、142b、142c、或142d均具有厚度T1，并且每個柵極結(jié)構(gòu)144a或144b均具有厚度T2。根據(jù)一些實施例，厚度T1大于厚度T2。

根據(jù)一些實施例，厚度T1和厚度T2之間的差值的范圍從約1nm至約3nm。根據(jù)一些實施例，厚度T1和厚度T2之間的差值與厚度T1或T2比率的范圍為從約1％至約3％。

根據(jù)一些實施例，柵極寬度GW1小于柵極寬度GW2。如圖1C所示，根據(jù)一些實施例，柵極寬度GW1基本等于或接近于距離D1。如圖1C所示，根據(jù)一些實施例，柵極寬度GW2基本等于或接近于距離D2。

圖2C是根據(jù)一些實施例的圖1J的半導(dǎo)體器件結(jié)構(gòu)的透視圖。如圖1J、圖1J-1、和圖2C所示，根據(jù)一些實施例，形成間隔件191、192、193、194、195、和196。根據(jù)一些實施例，間隔件191、192、193、194、195、和196分別圍繞柵極結(jié)構(gòu)142a、142b、142c、142d、144a、和144b。

根據(jù)一些實施例，間隔件191、192、193、194、195、和196還分別圍繞帶狀部156a、156b、156c、156d、156e、和156f。根據(jù)一些實施例，間隔件191、192、193、194、195、和196包括諸如氮化硅、氮氧化硅、或它們的組合的介電材料。

如圖1J和圖1J-1所示，根據(jù)一些實施例，每個帶狀部156a、156b、156c、或156d的頂面P1均不與每個帶狀部156e或156f的頂面P2對準(zhǔn)。如圖1J和圖1J-1所示，根據(jù)一些實施例，每個間隔件191、192、193、或194的厚度T5均大于每個間隔件195或196的厚度T6。

如圖1J和圖1J-1所示，根據(jù)一些實施例，在有源區(qū)域111、112、113、114、115、和116中形成摻雜區(qū)域D。根據(jù)一些實施例，分別在柵極結(jié)構(gòu)142a、142b、142c、142d、144a、和144b的相對側(cè)處形成摻雜區(qū)域D。即，根據(jù)一些實施例，每個柵極結(jié)構(gòu)142a、142b、142c、142d、144a、或144b均形成在相應(yīng)的兩個摻雜區(qū)域D之間。

根據(jù)一些實施例，使用離子注入工藝形成摻雜區(qū)域D。根據(jù)一些實施例，摻雜區(qū)域D包括重?fù)诫s源極區(qū)域和重?fù)诫s漏極區(qū)域。根據(jù)一些實施例，形成間隔件191、192、193、194、195、和196之后形成摻雜區(qū)域D。

由于導(dǎo)電層140具有厚部142和薄部144(如圖1G-1所示)，所以即使帶狀部156a、156b、156c、或156d的寬度W4小于帶狀部156e或156f的寬度W5，柵極長度GL1也基本等于或接近柵極長度GL2(如圖1I-1所示)。即，厚部142和薄部144之間的厚度差能夠補償帶狀部156a、156b、156c、和156d與帶狀部156e和156f之間的寬度差以形成具有相同或相似的柵極長度的柵極結(jié)構(gòu)142a、142b、142c、142d、144a、和144b。

因此，根據(jù)一些實施例，提高了柵極結(jié)構(gòu)142a、142b、142c、142d、144a、和144b的關(guān)鍵尺寸統(tǒng)一性(或柵極長度統(tǒng)一性)。結(jié)果，根據(jù)一些實施例，也提高了漏極飽和電流(Idsat)的統(tǒng)一性。因此，根據(jù)一些實施例，提高了半導(dǎo)體器件結(jié)構(gòu)100的電性能和產(chǎn)率。

圖3A至圖3H是根據(jù)一些實施例的用于形成半導(dǎo)體器件結(jié)構(gòu)100的工藝的各個階段的俯視圖。圖3A-1至圖3H-1是根據(jù)一些實施例的示出了分別沿著圖3A至圖3H中的截面線Ⅰ-Ⅰ’的半導(dǎo)體器件結(jié)構(gòu)100的截面圖。

如圖3A和圖3A-1所示，根據(jù)一些實施例，在襯底110、掩模層150、和間隔件191、192、193、194、195、和196上方形成介電層310。根據(jù)一些實施例，介電層310包括絕緣材料。根據(jù)一些實施例，絕緣材料包括氧化硅、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟硅酸鹽玻璃(FSG)、低k材料、多孔介電材料、或它們的組合。根據(jù)一些實施例，使用CVD工藝、HDPCVD工藝、旋涂工藝、濺射工藝、或它們的組合形成介電層310。

如圖3B和與3B-1所示，根據(jù)一些實施例，然后對介電層310實施平坦化工藝直到暴露帶狀部156a、156b、156c和156d的頂面。根據(jù)一些實施例，平坦化工藝包括化學(xué)機械拋光(CMP)工藝。根據(jù)一些實施例，實施平坦化工藝之后，介電層310具有基本平坦的表面以促進后續(xù)的工藝步驟。

如圖3B和圖3B-1所示，根據(jù)一些實施例，在介電層310上方形成掩模層320。根據(jù)一些實施例，掩模層320具有開口321、322、323、324、325、和326。根據(jù)一些實施例，開口321、322、323、和324分別暴露帶狀部156a、156b、156c、和156d。

根據(jù)一些實施例，開口325和326暴露介電層310的位于帶狀部156e和156f上方的部分。根據(jù)一些實施例，掩模層320包括氮化硅(例如，Si₃N₄)、SiON、SiC、SiOC、或它們的組合。根據(jù)一些實施例，使用沉積工藝和蝕刻工藝形成掩模層320。

如圖3B、圖3B-1、圖3C、和圖3C-1所示，根據(jù)一些實施例，通過開口321、322、323、324、325、和326去除柵極介電層130、導(dǎo)電層140、掩模層150、和部分介電層310。

根據(jù)一些實施例，去除工藝之后，分別在間隔件191、192、193、194、195、和196中形成開口311、312、313、314、315、和316。根據(jù)一些實施例，開口311、312、313、314、315、和316是溝槽。根據(jù)一些實施例，去除工藝包括濕式蝕刻工藝、干式蝕刻工藝、或它們的組合。

如圖3D和圖3D-1所示，根據(jù)一些實施例，在介電層310上方和開口311、312、313、314、315、和316的側(cè)壁和底部上方沉積柵極介電層330。根據(jù)一些實施例，柵極介電層330由氧化硅、氮氧化硅、它們的組合、或其他合適的材料制成。

根據(jù)一些實施例，在一些實施例中，柵極介電層330包括高介電常數(shù)材料(高-k材料)。根據(jù)一些實施例，高-k材料包括金屬氧化物、金屬氮化物、金屬硅酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅酸鹽、金屬的氮氧化物、氧化鋁、二氧化鉿-氧化鋁(HfO₂-Al₂O₃)合金、其它合適的材料、或它們的組合。

根據(jù)一些實施例，高-k材料包括氧化鉿(HfO₂)、氧化鉿硅(HfSiO)、氮氧化鉿硅(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、或它們的組合。使用化學(xué)汽相沉積工藝或其它合適的工藝形成柵極介電層330。

如圖3D和圖3D-1所示，根據(jù)一些實施例，在柵極介電層330上方沉積功函數(shù)金屬層340。根據(jù)一些實施例，功函數(shù)金屬層340為晶體管提供了所期望的功函數(shù)以增強包括改善的閾值電壓的器件性能。

在形成NMOS晶體管的實施例中，功函數(shù)金屬層340可以是能夠提供適合于器件的諸如等于或小于約4.5eV的功函數(shù)值的n型金屬。根據(jù)一些實施例，n型金屬包括金屬、金屬碳化物、金屬氮化物、或它們的組合。例如，n型金屬由鉭、氮化鉭、或它們的組合制成。

另一方面，在形成PMOS晶體管的實施例中，功函數(shù)金屬層340可以是能夠提供適合于器件的諸如等于或大于約4.8eV的功函數(shù)值的p型金屬。根據(jù)一些實施例，p型金屬包括金屬、金屬碳化物、金屬氮化物、其它合適的材料、或它們的組合。例如，p型金屬由鈦、氮化鈦、其它合適的材料、或它們的組合制成。

根據(jù)一些實施例，功函數(shù)金屬層340包括鉿、鋯、鈦、鉭、鋁、金屬碳化物、鋁化物、釕化物或它們的組合。根據(jù)一些實施例，金屬碳化物包括碳化鉿或碳化物鋯。通過使用PVD工藝、CVD工藝、ALD工藝、鍍敷工藝、其它合適的方法、或它們的組合沉積功函數(shù)金屬層340。

如圖3D和圖3D-1所示，根據(jù)一些實施例，在功函數(shù)金屬層340上方沉積柵電極層350以填充開口311、312、313、314、315、和316。根據(jù)一些實施例，柵電極層350也被稱為金屬柵電極層。

根據(jù)一些實施例，柵電極層350包括諸如鋁、鎢、金、鉑、鈷、其它合適的金屬、它們的合金、或它們的組合的合適的金屬材料。根據(jù)一些實施例，通過使用PVD工藝、CVD工藝、鍍敷工藝等、或它們的組合沉積柵電極層350。

如圖3E和圖3E-1所示，根據(jù)一些實施例，實施平坦化工藝以去除開口311、312、313、314、315、和316外部的柵電極層350、功函數(shù)金屬層340、和柵極介電層330。根據(jù)一些實施例，保留在開口311、312、313、314、315、和316中的柵電極層350分別形成柵極結(jié)構(gòu)351、352、353、354、355、和356。

根據(jù)一些實施例，開口311中的柵極結(jié)構(gòu)351、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G1。根據(jù)一些實施例，開口312中的柵極結(jié)構(gòu)352、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G2。

根據(jù)一些實施例，開口313中的柵極結(jié)構(gòu)353、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G3。根據(jù)一些實施例，開口314中的柵極結(jié)構(gòu)354、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G4。

根據(jù)一些實施例，開口315中的柵極結(jié)構(gòu)355、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G5。根據(jù)一些實施例，開口316中的柵極結(jié)構(gòu)356、功函數(shù)金屬層340、和柵極介電層330一起形成柵極堆疊件G6。

根據(jù)一些實施例，介電層310圍繞柵極堆疊件G1、G2、G3、G4、G5和G6。根據(jù)一些實施例，平坦化工藝之后，柵極堆疊件G1、G2、G3、G4、G5和G6的頂面F1、F2、F3、F4、F5、和F6彼此對準(zhǔn)并且與介電層310的頂面317對準(zhǔn)。根據(jù)一些實施例，平坦化工藝包括化學(xué)機械拋光(CMP)工藝等。

如圖3F和圖3F-1所示，根據(jù)一些實施例，在介電層310和柵極堆疊件G1、G2、G3、G4、G5和G6上方沉積蝕刻停止層360。在一些實施例中，蝕刻停止層360與柵極堆疊件G1、G2、G3、G4、G5和G6直接接觸。根據(jù)一些實施例，蝕刻停止層360由氮化硅或其他合適的材料制成。

如圖3F和圖3F-1所示，根據(jù)一些實施例，在蝕刻停止層360上方形成保護層370。根據(jù)一些實施例，保護層370配置為在隨后的工藝期間保護蝕刻停止層360免受損壞。例如，保護層370包括等離子體增強的氧化物(PEOX)層。

如圖3G和圖3G-1所示，根據(jù)一些實施例，圖案化保護層370、蝕刻停止層360、和介電層310以形成接觸開口C。根據(jù)一些實施例，接觸開口C分別穿過保護層370、蝕刻停止層360、和介電層310以暴露摻雜區(qū)域D。根據(jù)一些實施例，使用光刻工藝和蝕刻工藝進行圖案化。

如圖3G和圖3G-1所示，根據(jù)一些實施例，在保護層370上方沉積導(dǎo)電層380并且填充到接觸開口C中以電連接至摻雜區(qū)域D。例如，通過PVD工藝或其他合適的工藝形成導(dǎo)電層380。例如，導(dǎo)電層380由鎢或其它合適的導(dǎo)電材料制成。

如圖3H和圖3H-1所示，根據(jù)一些實施例，實施化學(xué)機械拋光(CMP)工藝以去除接觸開口C外部的導(dǎo)電層380以及去除保護層370。根據(jù)一些實施例，CMP工藝之后，保留在接觸開口C中的導(dǎo)電層380形成接觸結(jié)構(gòu)380a。

根據(jù)一些實施例，接觸結(jié)構(gòu)380a穿過蝕刻停止層360和介電層310以電連接至摻雜區(qū)域D(即，S/D區(qū))。根據(jù)一些實施例，接觸結(jié)構(gòu)380a也被稱為接觸塞。

根據(jù)一些實施例，半導(dǎo)體器件結(jié)構(gòu)100是n-型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或p-型MOSFET。根據(jù)一些實施例，在每個柵極堆疊件G1、G2、G3、G4、G5或G6的相對側(cè)上形成摻雜區(qū)域D。即，根據(jù)一些實施例，每個柵極堆疊件G1、G2、G3、G4、G5或G6均介于相應(yīng)的兩個摻雜區(qū)域D之間。

根據(jù)一些實施例，每個柵極堆疊件G1、G2、G3、或G4均具有柵極長度GL1和柵極寬度GW1。根據(jù)一些實施例，每個柵極堆疊件G5或G6均具有柵極長度GL2和柵極寬度GW2。根據(jù)一些實施例，柵極長度GL1基本等于或接近柵極長度GL2。在一些實施例中，柵極長度GL1和GL2之間的差值與柵極長度GL1或GL2的比率的范圍從約0.1％至2.5％。根據(jù)一些實施例，柵極寬度GW1小于柵極寬度GW2。

根據(jù)一些實施例，每個柵極堆疊件G1、G2、G3或G4均具有厚度T7。根據(jù)一些實施例，每個柵極堆疊件G5或G6均具有厚度T8。根據(jù)一些實施例，厚度T7基本等于或接近于厚度T8。

根據(jù)一些實施例，間隔件191、192、193、194、195、和196分別圍繞柵極堆疊件G1、G2、G3、G4、G5和G6。根據(jù)一些實施例，每個間隔件191、192、193、或194的厚度T5均大于每個間隔件195或196的厚度T6。根據(jù)一些實施例，厚度T8大于厚度T6。

根據(jù)一些實施例，間隔件191、192、193、和194分別覆蓋柵極堆疊件G1、G2、G3、和G4的整個側(cè)壁SG1、SG2、SG3、和SG4。根據(jù)一些實施例，間隔件195和196僅覆蓋柵極堆疊件G5和G6的側(cè)壁SG5和SG6的第一部分。即，根據(jù)一些實施例，間隔件195和196暴露側(cè)壁SG5和SG6的第二部分。

根據(jù)一些實施例，提供了半導(dǎo)體器件結(jié)構(gòu)和用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。方法(用于形成半導(dǎo)體器件結(jié)構(gòu))形成了具有厚部和薄部的導(dǎo)電層。方法在導(dǎo)電層上方形成了掩模層。掩模層具有第一帶狀部和比第一帶狀部更寬的第二帶狀部。第一帶狀部和第二帶狀部分別位于厚部和薄部上方。方法去除由掩模層暴露的導(dǎo)電層以在第一帶狀部和第二帶狀部下面形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)具有相似或相同的柵極長度。因此，提高了第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的關(guān)鍵尺寸的統(tǒng)一性(或柵極長度統(tǒng)一性)。結(jié)果，也提高了漏極飽和電流(Idsat)的統(tǒng)一性。

根據(jù)一些實施例，提供了半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域、和第二漏極區(qū)域的襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第一源極區(qū)域和第一漏極區(qū)域之間的第一柵極結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第二源極區(qū)域和第二漏極區(qū)域之間的第二柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)的第一厚度大于第二柵極結(jié)構(gòu)的第二厚度。第一柵極結(jié)構(gòu)的第一柵極寬度小于第二柵極結(jié)構(gòu)的第二柵極寬度。

根據(jù)一些實施例，提供了半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域、和第二漏極區(qū)域的襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第一源極區(qū)域和第一漏極區(qū)域之間的第一柵極堆疊件。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方并且介于第二源極區(qū)域和第二漏極區(qū)域之間的第二柵極堆疊件。第一柵極堆疊件的第一柵極寬度小于第二柵極堆疊件的第二柵極寬度。半導(dǎo)體器件結(jié)構(gòu)包括圍繞第一柵極堆疊件的第一間隔件。半導(dǎo)體器件結(jié)構(gòu)包括圍繞第二柵極堆疊件的第二間隔件。第一間隔件的第一厚度大于第二間隔件的第二厚度。

根據(jù)一些實施例，提供了用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。方法包括在襯底上方形成導(dǎo)電層。導(dǎo)電層具有第一厚部和比第一厚部更薄的第一薄部。方法包括在導(dǎo)電層上方形成第一掩模層。第一掩模層具有第一帶狀部和第二帶狀部。第二帶狀部比第一帶狀部更寬。第一帶狀部位于第一厚部上方。第二帶狀部位于第一薄部上方。方法包括實施第一各向異性蝕刻工藝以去除由第一掩模層暴露的導(dǎo)電層。

本發(fā)明的實施例提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)；第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；以及第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極結(jié)構(gòu)的第一厚度大于所述第二柵極結(jié)構(gòu)的第二厚度，并且所述第一柵極結(jié)構(gòu)的第一柵極寬度小于所述第二柵極結(jié)構(gòu)的第二柵極寬度。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)由相同的材料制成。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)包括多晶硅材料。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極結(jié)構(gòu)的第一柵極長度等于所述第二柵極結(jié)構(gòu)的第二柵極長度。

根據(jù)本發(fā)明的一個實施例，半導(dǎo)體器件結(jié)構(gòu)還包括：掩模層，所述掩模層具有彼此隔離的第一部分和第二部分，其中，所述第一部分位于所述第一柵極結(jié)構(gòu)上方，并且所述第二部分位于所述第二柵極結(jié)構(gòu)上方。

根據(jù)本發(fā)明的一個實施例，半導(dǎo)體器件結(jié)構(gòu)還包括：第一間隔件，所述第一間隔件圍繞所述第一柵極結(jié)構(gòu)并且圍繞所述掩模層的所述第一部分；以及第二間隔件，所述第二間隔件圍繞所述第二柵極結(jié)構(gòu)并且圍繞所述掩模層的所述第二部分。

根據(jù)本發(fā)明的一個實施例，其中，所述第一間隔件的第三厚度大于所述第二間隔件的第四厚度。

根據(jù)本發(fā)明的一個實施例，其中，所述第一部分的第一頂面未與所述第二部分的第二頂面對準(zhǔn)。

本發(fā)明的實施例還提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，所述襯底具有第一源極區(qū)域、第二源極區(qū)域、第一漏極區(qū)域和第二漏極區(qū)域；第一柵極堆疊件，所述第一柵極堆疊件位于所述襯底上方并且介于所述第一源極區(qū)域和所述第一漏極區(qū)域之間；第二柵極堆疊件，所述第二柵極堆疊件位于所述襯底上方并且介于所述第二源極區(qū)域和所述第二漏極區(qū)域之間，其中，所述第一柵極堆疊件的第一柵極寬度小于所述第二柵極堆疊件的第二柵極寬度；第一間隔件，所述第一間隔件圍繞所述第一柵極堆疊件；以及第二間隔件，所述第二間隔件圍繞所述第二柵極堆疊件，其中，所述第一間隔件的第一厚度大于所述第二間隔件的第二厚度。

根據(jù)本發(fā)明的一個實施例，其中，所述第一間隔件覆蓋所述第一柵極堆疊件的整個第一側(cè)壁，并且所述第二間隔件僅覆蓋所述第二柵極堆疊件的第二側(cè)壁的一部分。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極堆疊件的第三厚度等于所述第二柵極堆疊件的第四厚度。

根據(jù)本發(fā)明的一個實施例，其中，所述第二柵極堆疊件的所述第四厚度大于所述第二間隔件的所述第二厚度。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極堆疊件的第一頂面與所述第二柵極堆疊件的第二頂面對準(zhǔn)。

根據(jù)本發(fā)明的一個實施例，其中，所述第二間隔件暴露所述第二柵極堆疊件的第二側(cè)壁的一部分。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極堆疊件的第一柵極長度等于所述第二柵極堆疊件的第二柵極長度。

本發(fā)明的實施例還提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：在襯底上方形成導(dǎo)電層，其中，所述導(dǎo)電層具有第一厚部和比所述第一厚部薄的第一薄部；在所述導(dǎo)電層上方形成第一掩模層，其中，所述第一掩模層具有第一帶狀部和第二帶狀部，所述第二帶狀部比所述第一帶狀部寬，所述第一帶狀部位于所述第一厚部上方，并且所述第二帶狀部位于所述第一薄部上方；以及實施第一各向異性蝕刻工藝以去除由所述第一掩模層暴露的所述導(dǎo)電層。

根據(jù)本發(fā)明的一個實施例，其中，在所述第一各向異性蝕刻工藝后，所述導(dǎo)電層具有第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一帶狀部和所述第二帶狀部分別位于所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)上方，以及所述第一柵極結(jié)構(gòu)的第一柵極長度等于所述第二柵極結(jié)構(gòu)的第二柵極長度。

根據(jù)本發(fā)明的一個實施例，其中，所述第一柵極結(jié)構(gòu)具有的第一厚度大于所述第二柵極結(jié)構(gòu)的第二厚度。

根據(jù)本發(fā)明的一個實施例，方法還包括：形成介電層，所述介電層圍繞所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)，其中，所述介電層覆蓋所述第二柵極結(jié)構(gòu)；去除所述第一柵極結(jié)構(gòu)、所述第二柵極結(jié)構(gòu)以及去除所述第二柵極結(jié)構(gòu)上方的所述介電層以在所述介電層中形成第一溝槽和第二溝槽；以及分別在所述第一溝槽和所述第二溝槽中形成第一柵極堆疊件和第二柵極堆疊件。

根據(jù)本發(fā)明的一個實施例，其中，所述第一掩模層的形成包括：在所述導(dǎo)電層上方形成第一掩模材料層，其中，所述第一掩模材料層具有第一溝槽、第二溝槽、第三溝槽和第四溝槽，所述第一溝槽和所述第二溝槽暴露所述第一厚部，所述第三溝槽和所述第四溝槽暴露所述第一薄部，以及所述第一溝槽和所述第二溝槽之間的第一距離小于所述第三溝槽和所述第四溝槽之間的第二距離；在所述導(dǎo)電層和所述第一掩模材料層上方形成第二掩模層，其中，所述第二掩模層具有第一帶狀部和第二帶狀部，所述第一帶狀部與介于所述第一溝槽和所述第二溝槽之間的所述第一掩模材料層重疊，所述第二帶狀部與介于所述第三溝槽和所述第四溝槽之間的所述第一掩模材料層重疊，以及所述第一帶狀部比所述第二帶狀部更薄并且更窄；實施第二各向異性蝕刻工藝以去除由所述第二掩模層暴露的所述第一掩模材料層；以及去除所述第二掩模層。

上面概述了若干實施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的實施例。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實施與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。