本發(fā)明涉及一種半導(dǎo)體封裝領(lǐng)域，尤其是涉及一種雙面貼裝的扇出封裝結(jié)構(gòu)及封裝方法。

技術(shù)背景

扇出WLP是一種晶圓級加工的嵌入式封裝，也是I/O數(shù)較多，集成靈活性好的主要先進封裝之一，而且它可以不用基板在一個封裝中實現(xiàn)垂直和水平方向的多芯片集成，所以，目前扇出WLP技術(shù)正朝著諸如多芯片、薄型封裝和3D SiP(系統(tǒng)級封裝)這些下一代封裝方向發(fā)展。為了滿足不斷增長的互連間距的失配、加入具有不同功能的各種芯片、以及在同樣的占用面積下減少封裝尺寸，需要開發(fā)新的3D晶圓級扇出封裝解決方案。

技術(shù)實現(xiàn)要素：

本發(fā)明為滿足上述挑戰(zhàn)，提供了一種雙面貼裝的扇出封裝結(jié)構(gòu)及其封裝方法。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

一種雙面貼裝的扇出封裝結(jié)構(gòu)，包括硅基體和芯片，所述硅基體具有第一表面和與其相對的第二表面，所述第一表面上形成有至少一個朝向第二表面的下沉凹槽，至少一個所述芯片背面朝下貼裝到所述下沉凹槽的槽底，所述芯片正面包含有導(dǎo)電墊；所述芯片周側(cè)與所述下沉凹槽側(cè)壁之間用第一介質(zhì)層填充；所述芯片正面及所述第一表面上形成有第二介質(zhì)層；所述第二介質(zhì)層上形成有至少一層與所述芯片的導(dǎo)電墊連接的第一金屬重布線，最外一層第一金屬重布線上覆蓋有第一鈍化層；所述芯片背面或所述下沉凹槽槽底設(shè)有焊盤所述焊盤與所述第二表面之間刻有通孔；所述第二表面上形成有第三介質(zhì)層；所述第三介質(zhì)層上及所述通孔內(nèi)形成有至少一層與所述焊盤電連接的第二金屬重布線，最外一層第二金屬重布線上覆蓋有第二鈍化層；其中所述第一金屬重布線或所述第二金屬重布線中至少有一條線路延伸到所述芯片區(qū)域外的硅基體表面上。

進一步的，所述焊盤為：芯片背面本身包含有焊盤，或者在將所述芯片正面的導(dǎo)電墊電性引至所述芯片背面的金屬線路上形成的焊盤，或在將所述芯片正面的導(dǎo)電墊電性引至所述下沉凹槽槽底的金屬線路上形成的焊盤。

進一步的，所述下沉凹槽的側(cè)壁與所述芯片之間的距離大于1微米。

進一步的，所述芯片正面和所述硅基體的第一表面之間的高度差小于50微米。

進一步的，所述第一介質(zhì)層及所述第二介質(zhì)層的材料均為聚合物膠。

進一步的，所述第一金屬重布線和/或所述第二金屬重布線上連接有焊球/凸點。

進一步的，所述芯片背面通過黏結(jié)膠貼裝到所述下沉凹槽的槽底，所述黏結(jié)膠的厚度小于50微米，大于1微米。

進一步的，所述黏結(jié)膠為聚合物膠。

進一步的，埋入同一下沉凹槽的芯片數(shù)量大于等于2。

一種雙面貼裝的扇出封裝結(jié)構(gòu)的封裝方法，包括以下步驟：

A.提供一具有第一表面和與其相對的第二表面硅基體圓片，所述第一表面上形成有至少一個朝向第二表面的下沉凹槽，至少一個芯片背面朝下貼裝到所述下沉凹槽的槽底，所述芯片正面包含有導(dǎo)電墊，所述芯片背面包含有焊盤；所述芯片正面與所述硅基體第一表面平齊或接近平齊，所述芯片正面的導(dǎo)電墊由芯片正面上形成的第一金屬重布線引出，至少一條第一金屬重布線延伸至硅基體第一表面上；所述芯片背面通過黏結(jié)膠粘貼到所述下沉凹槽的槽底上；

B.在所述硅基體圓片第二表面上對應(yīng)芯片背面焊盤的位置進行通孔；

C.在所述硅基體圓片第二表面上及所述通孔內(nèi)壁制作連接所述芯片背面焊盤的第二金屬重布線；

D.對硅基體圓片進行劃片，形成單片雙面貼裝的扇出封裝結(jié)構(gòu)。

本發(fā)明的有益技術(shù)效果如下：

本發(fā)明雙面貼裝的扇出封裝結(jié)構(gòu)及其封裝方法，采用埋入硅基體扇出封裝技術(shù)，提高了I/O密度；形成雙面貼裝結(jié)構(gòu)進行芯片堆疊，不需要轉(zhuǎn)接板，降低了整體封裝體的高度，同時該封裝結(jié)構(gòu)的熱膨脹系數(shù)比基板小得多，封裝結(jié)構(gòu)焊接后可靠性提高；硅基體導(dǎo)熱性好，增強了芯片的散熱性能。該封裝結(jié)構(gòu)作為雙面有焊球結(jié)構(gòu)的扇出型封裝體，提供了更好的3D晶圓級扇出封裝選擇。

附圖說明

圖1a為本發(fā)明中芯片一實施例的剖面示意圖；

圖1b為本發(fā)明中芯片另一實施例的剖面示意圖；

圖2為本發(fā)明一實施例步驟A埋入芯片后的封裝結(jié)構(gòu)剖面示意圖；

圖3為本發(fā)明一實施例步驟B制作通孔后的封裝結(jié)構(gòu)剖面示意圖；

圖4為本發(fā)明一實施例步驟C在通孔內(nèi)制作第二金屬重布線后的封裝結(jié)構(gòu)剖面示意圖；

圖5為本發(fā)明一實施例在第二金屬重布線上制作焊球/凸點后的封裝結(jié)構(gòu)剖面示意圖；

圖6為本發(fā)明一實施例雙面貼裝的扇出封裝結(jié)構(gòu)剖面示意圖；

圖7為本發(fā)明另一實施例雙面貼裝的扇出封裝結(jié)構(gòu)剖面示意圖；

結(jié)合附圖，作以下說明：

100——硅基體 101——第一表面

102——第二表面 200——芯片

201——導(dǎo)電墊 202——焊盤

203——金屬線路

300——通孔 1——黏結(jié)膠

2——第一介質(zhì)層 3——第二介質(zhì)

4——第一金屬重布線 5——第一鈍化層

6——第一焊球/第一凸點 7——第三介質(zhì)層

8——第二金屬重布線 9——第二鈍化層

10——第二焊球/第二凸點

具體實施方式

為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實施例詳細說明，其目的僅在于更好理解本發(fā)明的內(nèi)容而非限制本發(fā)明的保護范圍。實施例附圖的結(jié)構(gòu)中各組成部分未按正常比例縮放，故不代表實施例中各結(jié)構(gòu)的實際相對大小。

實施例1

如圖6所示，一種雙面貼裝的扇出封裝結(jié)構(gòu)，包括硅基體100和芯片200，芯片正面包含有導(dǎo)電墊201，所述硅基體具有第一表面101和與其相對的第二表面102，所述第一表面上形成有至少一個朝向第二表面的下沉凹槽，該下沉凹槽最好為直槽或側(cè)壁與底面角度在80～120的斜槽，這里不做限制。本實施例示意圖為直槽形狀。所述下沉凹槽內(nèi)可放置至少一顆芯片200，本實施例中為放置了一顆芯片，且所述芯片正面接近所述第一表面；所述芯片背面與所述下沉凹槽的槽底之間具有黏結(jié)膠1，芯片通過黏結(jié)膠與下沉凹槽的槽底黏結(jié)并固化，實現(xiàn)芯片的貼裝，以更好的固定芯片，防止芯片偏移。

芯片四周與下沉凹槽側(cè)壁之間用第一介質(zhì)層2填充；所述芯片正面及所述第一表面上形成有第二介質(zhì)層3；所述第二介質(zhì)層上形成有至少一層與所述芯片正面的導(dǎo)電墊201連接的第一金屬重布線4，最外一層金屬重布線上覆蓋有第一鈍化層5，且該第一金屬重布線上形成有用于植焊球的凸點下金屬層，所述第一鈍化層上開設(shè)有對應(yīng)該凸點下金屬層的開口，所述凸點下金屬層上植有第一焊球或第一凸點6；本實施例中至少有一個焊球或凸點及其對應(yīng)的凸點下金屬層位于所述硅基體的第一表面上。

芯片背面的焊盤202，與下沉凹槽的槽底相對，芯片背面的焊盤可以為芯片本身的導(dǎo)電墊，也可以為在將芯片正面的導(dǎo)電墊電性引至芯片背面的金屬線路203上形成的焊盤202，將芯片正面的導(dǎo)電墊電性引至芯片背面可以為位于芯片中部的垂直導(dǎo)電通孔結(jié)構(gòu),參見圖1a，還可以為位于芯片邊緣的金屬連通線路,參見圖1b；在其他實施例中,還可以在將芯片正面的導(dǎo)電墊電性引至下沉凹槽槽底的金屬線路203上形成焊盤202；具體為沿硅基體的下沉凹槽內(nèi)壁延伸至槽體的金屬連通線路，焊盤通過與硅基體第一表面的第一金屬重布線連接，實現(xiàn)將芯片正面焊墊電性引致背部，參見圖7。

芯片背面的焊盤202與硅基體第二表面之間刻有通孔300；所述硅基體第二表面上形成有第三介質(zhì)層7；第三介質(zhì)層上形成有至少一層與芯片背面的焊盤202連接的第二金屬重布線8，最外一層第二金屬重布線上覆蓋有第二鈍化層9，且該第二金屬重布線上形成有用于植焊球的凸點下金屬層，所述第二鈍化層上開設(shè)有對應(yīng)該凸點下金屬層的開口，所述凸點下金屬層上植有第二焊球或第二凸點10；本實施例中第二焊球或第二凸點與芯片背面相對,在其他實施例中,可以通過第二金屬重布線延伸到芯片區(qū)域外的硅基體第二表面上，即有第二焊球或第二凸點及其對應(yīng)的凸點下金屬層位于芯片區(qū)域外的硅基體第二表面上。

優(yōu)選的，所述下沉凹槽的側(cè)壁與所述芯片之間的距離大于1微米，以方便芯片放入下沉凹槽的槽底。

優(yōu)選的，所述下沉凹槽的槽底與所述硅基體的第二表面之間的距離大于1微米，以利于硅基體對芯片的支撐。

優(yōu)選的，所述芯片正面和所述硅基體的第一表面之間的高度差小于50微米，以保證封裝體表面材料的均一性。

優(yōu)選的，所述第一介質(zhì)層的材料為聚合物膠，附加真空涂布，使下沉凹槽間隙內(nèi)填充滿該聚合物膠，以固定芯片，同時保證絕緣性能。

優(yōu)選的，所述第一介質(zhì)層及所述第二介質(zhì)層的材料均為同一種聚合物膠，以提高封裝體的可靠性。

優(yōu)選的，所述黏結(jié)膠為非導(dǎo)電聚合物膠或薄膜，粘接芯片于下沉凹槽的槽底，保證在接下來的工藝中，芯片位置不發(fā)生偏移，以便于獲得較好的對準精度，獲得更細的再布線線條。聚合物膠可以通過在芯片晶圓背面涂布方式制備，薄膜可以通過在芯片晶圓背面壓膜方式制備。

優(yōu)選的，所述第一、第二金屬重布線的材質(zhì)為銅或鋁。

優(yōu)選的，所述第一、第二焊球為錫球。

優(yōu)選的，所述凸點下金屬層為Ni/Au、CrW/Cu、Ti/W/Cu/Ni/Au、Ti/Cu中的一種，圖示未畫出。

作為一種優(yōu)選實施例，該埋入硅基體扇出型封裝結(jié)構(gòu)的制造方法按如下步驟實施：

A.提供一芯片埋入硅基體圓片第一表面的封裝體，芯片正面與硅基體表面平齊，且芯片正面具有導(dǎo)電墊，芯片正面導(dǎo)電墊由芯片上第一金屬重布線引出；芯片背面位于硅基體下沉凹槽槽底，芯片背面具有焊盤，芯片背面通過黏結(jié)膠與下沉凹槽槽底粘結(jié)。

具體為，硅基體圓片具有第一表面和與其相對的第二表面，在所述硅基體圓片的第一表面刻蝕形成至少一個具有設(shè)定形狀和深度的下沉凹槽；在所述下沉凹槽內(nèi)放置至少一個待封裝的芯片，所述芯片正面接近所述硅基體的第一表面，且所述芯片與所述下沉凹槽的側(cè)壁之間具有間隙；通過涂布工藝，在所述下沉凹槽的側(cè)壁與所述芯片之間的間隙內(nèi)填充膠體，形成第一介質(zhì)層；在所述芯片正面上以及所述硅基體的第一表面上，形成一層絕緣的第二介質(zhì)層；打開所述芯片的導(dǎo)電墊上面的第二介質(zhì)層，并在第二介質(zhì)層上面制作連接芯片整面導(dǎo)電墊的第一金屬重布線；在第一金屬重布線上面制作一層第一鈍化層，在第一金屬重布線上需要植焊球的位置打開第一鈍化層，在露出的第一金屬重布線上制備所需的凸點下金屬層，然后進行凸點制備或植焊球，形成如圖2所示封裝結(jié)構(gòu)；

較佳的，涂布工藝采用聚合物膠，第二介質(zhì)層與第一介質(zhì)層為同一種聚合物膠，以提高封裝體的可靠性。

優(yōu)選的，硅基體第一表面在凸點制備或植焊球前后，將硅基體圓片的第二表面減薄到所需厚度。

優(yōu)選的，所述芯片背面涂有黏結(jié)膠，所述芯片通過黏結(jié)膠與所述下沉凹槽的底部黏結(jié)。具體操作為，在芯片圓片背面刷黏結(jié)膠，劃片后形成單顆芯片，通過拾取工具將帶有黏結(jié)膠的芯片放置于所述硅基體上下沉凹槽內(nèi)。

優(yōu)選的，在所述下沉凹槽的側(cè)壁與所述芯片之間的空隙內(nèi)填充膠體在真空環(huán)境下實施，可以減少氣泡，確保間隙填充效果。

優(yōu)選的，所述第二介質(zhì)層為可光刻材料，第一鈍化層為可光刻材料。以便使用光刻制程形成開口，暴露出芯片正面的導(dǎo)電墊，使第一金屬重布線連接導(dǎo)電墊。

B.在上述結(jié)構(gòu)凸點或焊球面上形成一層臨時保護層，并對芯片背面的焊盤202對應(yīng)位置進行開通孔，形成如圖3所示的封裝結(jié)構(gòu)，然后在硅基體第二表面上及通孔內(nèi)形成絕緣的第三介質(zhì)層，且暴露出通孔內(nèi)的焊盤，并在第三介質(zhì)層上面制作連接芯片背面的焊盤的第二金屬重布線，參見圖4；

C.在第二金屬重布線上面制作一層第二鈍化層，在第二金屬重布線上需要植焊球的位置打開第二鈍化層，在露出的第二金屬重布線上制備所需的凸點下金屬層，然后進行凸點制備或植焊球，形成一埋入硅基體扇出型封裝結(jié)構(gòu)，參見圖5。

D.參見圖6，對硅基體圓片進行劃片，并將硅基體第一表面凸點或焊球面的臨時保護層去除，形成雙面有焊球結(jié)構(gòu)的扇出封裝體。

以上實施例是參照附圖，對本發(fā)明的優(yōu)選實施例進行詳細說明。本領(lǐng)域的技術(shù)人員通過對上述實施例進行各種形式上的修改或變更，但不背離本發(fā)明的實質(zhì)的情況下，都落在本發(fā)明的保護范圍之內(nèi)。