本發(fā)明屬于半導體技術(shù)領(lǐng)域，具體地說，尤其涉及一種基于LTPS的COMS器件及其制作方法。

背景技術(shù)：

LTPS(Low Temperature Poly-silicon，低溫多晶硅)由于具有高遷移率，并且能用來制作CMOS器件，因而得到了廣泛研究。

CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)由一個NMOS和PMOS組成。其中，由于NMOS器件中電子的遷移率太高，在強電場下容易產(chǎn)生熱電子效應，從而將器件損壞。

現(xiàn)有技術(shù)中一種解決以上問題的方法是做LDD(Lightly Doped Drain，輕摻雜漏結(jié)構(gòu))結(jié)構(gòu)的NMOS LTPS器件，但是由于引入了N--Si摻雜，多了一道工藝，結(jié)果增加了制作成本。

技術(shù)實現(xiàn)要素：

為解決以上問題，本發(fā)明提供了一種基于LTPS的COMS器件及其制作方法，用以降低電子流通速度，避免熱電子效應。

根據(jù)本發(fā)明的一個方面，提供了一種基于LTPS的COMS器件，包括NMOS型LTPS，其中，

在NMOS型LTPS的溝道內(nèi)設置有用以降低電子在溝道內(nèi)流通速度的PN結(jié)，用以避免熱電子效應。

根據(jù)本發(fā)明的一個實施例，在NMOS型LTPS的溝道兩端設置有P型重摻雜區(qū)，用以在P型重摻雜區(qū)和NMOS型LTPS的溝道之間形成PN結(jié)。

根據(jù)本發(fā)明的一個實施例，在NMOS型LTPS的溝道內(nèi)部設置有一P型重摻雜區(qū)，用以在P型重摻雜區(qū)和NMOS型LTPS的溝道之間形成PN結(jié)。

根據(jù)本發(fā)明的一個實施例，所述P型重摻雜區(qū)位于NMOS型LTPS的溝道的中間。

根據(jù)本發(fā)明的一個實施例，所述NMOS型LTPS還包括：

緩沖層，設置于NMOS型LTPS的溝道所在的溝道層下；

柵絕緣層，設置于NMOS型LTPS的溝道所在的溝道層和裸露的緩沖層上；

柵極層，設置于柵絕緣層上；

介質(zhì)層，設置于柵極層及裸露的柵絕緣層上；

源漏極，設置于介質(zhì)層上并與NMOS型LTPS的溝道兩端連通。

根據(jù)本發(fā)明的一個實施例，所述NMOS型LTPS還包括：

緩沖層，設置于NMOS型LTPS的溝道所在的溝道層下；

柵絕緣層，設置于NMOS型LTPS的溝道所在的溝道層和裸露的緩沖層上；

柵極層，設置于柵絕緣層上；

介質(zhì)層，設置于柵極層及裸露的柵絕緣層上；

源漏極，設置于介質(zhì)層上并與NMOS型LTPS的溝道兩端連通。

根據(jù)本發(fā)明的一個實施例，所述器件還包括一PMOS型LTPS，其中，所述PMOS型LTPS包括：

緩沖層，設置于基板上；

溝道層，設置于緩沖層上；

柵絕緣層，設置于PMOS型LTPS的溝道層和裸露的緩沖層上；

柵極層，設置于柵絕緣層上；

介質(zhì)層，設置于柵極層及裸露的柵絕緣層上；

源漏極，設置于介質(zhì)層上并與PMOS型LTPS的溝道兩端連通。

根據(jù)本發(fā)明的另一個方面，還提供了一種用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成緩沖層；

在緩沖層上對應PMOS區(qū)域和NMOS區(qū)域均形成PMOS型LTPS溝道層；

對NMOS區(qū)域的PMOS型LTPS溝道層的溝道進行N型輕摻雜處理以形成NMOS型LTPS溝道層；

對NMOS區(qū)域的LTPS溝道兩端和PMOS區(qū)域的LTPS溝道兩端進行P型重摻雜處理；

在NMOS型LTPS溝道層、PMOS型LTPS溝道層和裸露的緩沖層上形成柵絕緣層；

在柵絕緣層上形成柵極層；

在柵極層及裸露的柵絕緣層上形成介質(zhì)層；

在介質(zhì)層上形成源漏極。

根據(jù)本發(fā)明的又一個方面，還提供了一種用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成緩沖層；

在緩沖層上對應PMOS區(qū)域和NMOS區(qū)域均形成PMOS型LTPS溝道層；

對NMOS區(qū)域的PMOS型LTPS溝道層的溝道中間區(qū)域進行P型重摻雜處理；

對NMOS區(qū)域的LTPS溝道層的溝道進行N型輕摻雜處理以形成NMOS型LTPS溝道層；

對NMOS型LTPS溝道層的溝道兩端進行N型重摻雜處理；

對PMOS區(qū)域的LTPS溝道層的溝道兩端進行P型重摻雜處理；

在NMOS型LTPS溝道層、PMOS型LTPS溝道層和裸露的緩沖層上形成柵絕緣層；

在柵絕緣層上形成柵極層；

在柵極層及裸露的柵絕緣層上形成介質(zhì)層；

在介質(zhì)層上形成源漏極。

根據(jù)本發(fā)明的再一個方面，還提供了一種用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成緩沖層；

在緩沖層上對應PMOS區(qū)域和NMOS區(qū)域均形成PMOS型LTPS溝道層；

對NMOS區(qū)域的PMOS型LTPS溝道層的溝道中間區(qū)域進行P型重摻雜處理；

對NMOS區(qū)域的LTPS溝道層的溝道進行N型輕摻雜處理以形成NMOS型LTPS溝道層；

對PMOS區(qū)域的LTPS溝道層的溝道兩端進行P型重摻雜處理；

對NMOS區(qū)域的LTPS溝道層的溝道兩端進行N型重摻雜處理；

在NMOS型LTPS溝道層、PMOS型LTPS溝道層和裸露的緩沖層上形成柵絕緣層；

在柵絕緣層上形成柵極層；

在柵極層及裸露的柵絕緣層上形成介質(zhì)層；

在介質(zhì)層上形成源漏極。

本發(fā)明的有益效果：

本發(fā)明針對現(xiàn)有LDD工藝復雜的問題，通過在NMOS型LTPS溝道內(nèi)設置PN結(jié)，從而降低電子流通速度，避免熱電子效應。

本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要的附圖做簡單的介紹：

圖1a是根據(jù)本發(fā)明的一個實施例的PMOS LTPS制作步驟對應的器件結(jié)構(gòu)示意圖；

圖1b根據(jù)本發(fā)明的一個實施例的NMOS LTPS步驟對應的器件結(jié)構(gòu)示意圖；

圖1c是根據(jù)本發(fā)明的一個實施例的P型重摻雜步驟對應的器件結(jié)構(gòu)示意圖；

圖1d是根據(jù)本發(fā)明的一個實施例的柵絕緣層制作步驟對應的器件結(jié)構(gòu)示意圖；

圖1e是根據(jù)本發(fā)明的一個實施例的柵極層制作步驟對應的器件結(jié)構(gòu)示意圖；

圖1f是根據(jù)本發(fā)明的一個實施例的介質(zhì)層制作步驟對應的器件結(jié)構(gòu)示意圖；

圖1g是根據(jù)本發(fā)明的一個實施例的源漏極制作步驟對應的器件結(jié)構(gòu)示意圖；

圖2a是根據(jù)本發(fā)明的一個實施例的PMOS LTPS制作步驟對應的器件結(jié)構(gòu)示意圖；

圖2b是根據(jù)本發(fā)明的一個實施例的溝道P型重摻雜步驟對應的器件結(jié)構(gòu)示意圖；

圖2c根據(jù)本發(fā)明的一個實施例的NMOS LTPS步驟對應的器件結(jié)構(gòu)示意圖；

圖2d根據(jù)本發(fā)明的一個實施例的NMOS溝通N型輕摻雜步驟對應的器件結(jié)構(gòu)示意圖；

圖2e是根據(jù)本發(fā)明的一個實施例的N型重摻雜步驟對應的器件結(jié)構(gòu)示意圖；

圖2f是根據(jù)本發(fā)明的一個實施例的P型重摻雜步驟對應的器件結(jié)構(gòu)示意圖；

圖2g是根據(jù)本發(fā)明的一個實施例的源漏極制作步驟對應的器件結(jié)構(gòu)示意圖。

具體實施方式

以下將結(jié)合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術(shù)手段來解決技術(shù)問題，并達成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護范圍之內(nèi)。

為解決現(xiàn)有技術(shù)中LDD工藝復雜的問題，本發(fā)明提出了一種解決NMOS型LTPS熱載流子效應的COMS器件。

該COMS器件包括NMOS型LTPS，其中，在NMOS型LTPS的溝道設置有用以降低電子在溝道流通速度的PN結(jié)，用以避免熱電子效應。

如圖1g所示為根據(jù)本發(fā)明的一個實施例的NMOS型LTPS結(jié)構(gòu)示意圖。如圖1g所示，該NMOS型LTPS由下至上依次包括：設置于基板GLA上的緩沖層，該緩沖層包括設置于基板GLA上的氮化硅SiNx層以及設置于SiNx層上的氧化硅SiOx層；設置于緩沖層上的NMOS型LTPS的溝道層，該溝道層包括N型溝道N-Si以及溝道兩端、與源漏極連通的P型重摻雜區(qū)P+-Si；設置于NMOS型LTPS的溝道層和裸露的緩沖層上的柵絕緣層GI；設置于柵絕緣層GI上的柵極層，用于形成柵極圖案G；設置于柵極層及裸露的柵絕緣層GI上的介質(zhì)層ILD；設置于介質(zhì)層ILD上并與NMOS型LTPS的溝道兩端連通的源極S和漏極D。

具體的，如圖1g所示，在源漏極與NMOS型LTPS接觸的區(qū)域設置為P型重摻雜區(qū)P+-Si，而不是設置N型重摻雜區(qū)，可以在P型重摻雜區(qū)和NMOS型LTPS的溝道之間形成PN結(jié)。這樣，LTPS的溝道區(qū)會形成P+NP+型的三極管的結(jié)構(gòu)。其中P+表示P型重摻雜，N+表示N型重摻雜。當有電流從漏極D端移動向源極S端的時候，P+N形成的二極管正向?qū)?，電流暢通無阻。但是，NP+形成了一個齊納二極管，齊納二極管的好處是形成很小的空乏區(qū)。電子穿過空乏區(qū)會減速。電子可以穿過空乏區(qū)，但不會像雪崩二極管那樣將器件損傷。這樣既解決了電子速度太大造成的熱電子效應，并且解決了源漏極和LTPS接觸的問題，省去了形成LDD結(jié)構(gòu)時對應N型重摻雜N+和N型輕摻雜N-的兩道光罩。

如圖2g所示為根據(jù)本發(fā)明的另一個實施例的NMOS型LTPS結(jié)構(gòu)示意圖。如圖2所示，在NMOS型LTPS的溝道區(qū)內(nèi)部設置有一P型重摻雜區(qū)，用以在P型重摻雜區(qū)和NMOS型LTPS的溝道區(qū)形成PN結(jié)。在NMOS型LTPS的溝道中間進行P型重摻雜，形成NP+N三極管結(jié)構(gòu)。該結(jié)構(gòu)可以將P+型的LTPS比作欄桿，電子跨過欄桿需要損耗一定的速度，從而避免了熱電子效應，并省卻了N型輕摻雜N-所需的光罩。該NMOS型LTPS的溝道區(qū)的其他結(jié)構(gòu)與圖1g相同，此處不再詳述。

在本發(fā)明的一個實施例中，該基于LTPS的COMS器件還包括一PMOS型LTPS。該PMOS型LTPS與NMOS型LTPS構(gòu)成一個完整的COMS器件。如圖1g和2g所示，該PMOS型LTPS由下至上依次包括：設置于基板GLA上的緩沖層，該緩沖層包括設置于基板GLA上的SiNx層以及設置于SiNx層上的SiOx層；設置于緩沖層上的PMOS型LTPS的溝道層，該溝道層包括P型溝道P-Si以及溝道區(qū)兩端、與源漏極連通P型重摻雜區(qū)P+-Si；設置于PMOS型LTPS的溝道層和裸露的緩沖層上的柵絕緣層GI；設置于柵絕緣層GI上的柵極層，用于形成柵極圖案G；設置于柵極層及裸露的柵絕緣層GI上的介質(zhì)層ILD；設置于介質(zhì)層ILD上并與PMOS型LTPS的溝道兩端連通的源極S和漏極D。

根據(jù)本發(fā)明的另一個方面，還提供了一種用于制作基于LTPS的COMS器件的方法，具體包括以下幾個步驟：

首先，在基板GLA上形成緩沖層。具體的，采用CVD(Chemical Vapor Deposition，化學氣相沉積)成膜技術(shù)，在基板GLA上形成SiNx層，然后在SiNx層上形成SiOx層。

接著，在緩沖層上形成PMOS型LTPS溝道層和NMOS型LTPS溝道層。PMOS型LTPS溝道層包括P型溝道P-Si以及溝道兩端、與源漏極連通的P型重摻雜區(qū)P+-Si；NMOS型LTPS溝道層包括N型溝道N-Si以及溝道兩端、與源漏極連通的P型重摻雜區(qū)P+-Si。

具體的，在形成PMOS型LTPS溝道層和NMOS型LTPS溝道層時，首先在緩沖層上采用CVD成膜技術(shù)形成一層單晶硅a-Si膜，然后經(jīng)曝光、刻蝕后形成a-Si硅島圖案，然后經(jīng)ELA結(jié)晶形成P型LTPS，如圖1a所示。然后，進行光阻涂布、曝光，對NMOS區(qū)域的LTPS進行N型輕摻雜處理，然后進行光阻剝離，形成NMOS型LTPS圖案(NMOS型LTPS溝道層)，如圖1b所示。接著，繼續(xù)進行光阻涂布、曝光，對PMOS型LTPS溝道層和NMOS型LTPS溝道層上的a-Si硅島圖案的兩端進行P型重摻雜，接著光阻剝離，從而形成P+-Si圖案，如圖1c所示。

接下來，采用CVD成膜技術(shù)在NMOS型LTPS和PMOS型LTPS的溝道層和裸露的緩沖層上形成柵絕緣層GI，如圖1d所示。

接下來，在柵絕緣層GI上形成柵極層。具體的，在柵絕緣層GI上采用PVD技術(shù)形成一金屬膜，然后經(jīng)曝光、顯影處理形成柵極，如圖1e所示。

接下來，在柵極層及裸露的柵絕緣層上形成介質(zhì)層ILD。具體的，采用CVD成膜技術(shù)形成介質(zhì)層，然后經(jīng)曝光、干法蝕刻形成IDL層圖案，如圖1f所示。

最后，在介質(zhì)層IDL上形成源漏極。具體的，采用PVD成膜技術(shù)形成一層金屬膜，并經(jīng)曝光、顯影處理形成源漏極圖案。其中，源漏極通過過孔與NMOS型LTPS和PMOS型LTPS對應的源漏極區(qū)域連通，如圖1g所示。

根據(jù)本發(fā)明的另一個方面，還提供了另外一種用于制作基于LTPS的COMS器件的方法，具體包括以下幾個步驟：

首先，在基板GLA上形成緩沖層。具體的，采用CVD成膜技術(shù)，在基板GLA上形成SiNx層，然后在SiNx層上形成SiOx層。

接下來，在緩沖層上對應PMOS區(qū)域和NMOS區(qū)域均形成PMOS型LTPS溝道層，如圖2a所示。

接下來，對NMOS區(qū)域的PMOS型LTPS溝道層的溝道內(nèi)部一區(qū)域進行P型重摻雜處理，得到P型重摻雜區(qū)域P+-Si，如圖2b所示。具體的，在PMOS型LTPS溝道層上涂布光阻PR，采用半遮光光罩照射NMOS區(qū)域的PMOS型LTPS溝道層的溝道內(nèi)部一區(qū)域，優(yōu)選溝道中間區(qū)域，從而將該部位光阻去除。接著，對該去除光阻的部位進行P型重摻雜，從而得到P型重摻雜的LTPS。

接下來，采用干刻蝕法，將NMOS對應的光阻刻蝕掉，PMOS的光阻保留，如圖2c所示。

接下來，對NMOS區(qū)域的LTPS溝道進行N型輕摻雜處理，然后進行光阻剝離，形成NMOS型LTPS圖案(NMOS型LTPS溝道層)，如圖2d所示。

接下來，繼續(xù)進行光阻涂布、曝光，對NMOS區(qū)域的LTPS的a-Si硅島圖案的兩端進行N型重摻雜處理，接著光柱剝離，從而形成N+-Si圖案，如圖2e所示。

接下來，繼續(xù)進行光阻涂布、曝光，對PMOS區(qū)域的LTPS的a-Si硅島圖案的兩端進行P型重摻雜處理，接著光柱剝離，從而形成P+-Si圖案，如圖2f所示。

接下來，采用CVD成膜技術(shù)在NMOS型LTPS溝道層和PMOS型LTPS的溝道層和裸露的緩沖層上形成柵絕緣層GI。

接下來，在柵絕緣層GI上形成柵極層。具體的，在柵絕緣層GI上采用PVD技術(shù)形成一金屬層，然后經(jīng)曝光、顯影處理形成柵極。

接下來，在柵極層及裸露的柵絕緣層上形成介質(zhì)層ILD。具體的，采用CVD成膜技術(shù)形成介質(zhì)層，然后經(jīng)曝光、干法蝕刻形成IDL層圖案。

最后，在介質(zhì)層IDL上形成源漏極。具體的，采用PVD成膜技術(shù)形成一層金屬膜，并經(jīng)曝光、顯影處理形成源漏極圖案。其中，源漏極通過過孔與NMOS型LTPS和PMOS型LTPS對應的源漏極區(qū)域連通，如圖2g所示。

在通過N型重摻雜形成N+-Si圖案的步驟和通過P型重摻雜形成P+-Si圖案的步驟，這兩個步驟可以互換。

雖然本發(fā)明所公開的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權(quán)利要求書所界定的范圍為準。