本發(fā)明涉及一種半導(dǎo)體器件,且具體而言,涉及一種半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)及其形成方法。
背景技術(shù):
隨著MOS器件特征尺寸的不斷等比例縮小,集成電路集成度不斷提高,傳統(tǒng)硅材料的平面CMOS器件想要提高器件的性能是很困難的。尤其是當(dāng)進(jìn)入22納米工藝技術(shù)時(shí)代后,平面器件會(huì)出現(xiàn)短溝道效應(yīng)和漏致勢(shì)壘降低(DIBL)效應(yīng),會(huì)導(dǎo)致器件的關(guān)態(tài)電流急劇增加和產(chǎn)生很大的漏電流。為了解決上述問(wèn)題,出現(xiàn)了雙柵、Fin、三柵以及環(huán)柵結(jié)構(gòu)的半導(dǎo)體場(chǎng)效應(yīng)晶體管,能夠有效的解決短溝道效應(yīng)和漏致勢(shì)壘降低(DIBL)效應(yīng),增強(qiáng)了柵對(duì)溝道的控制。為了提高器件的性能,III-V族半導(dǎo)體材料比硅材料更加優(yōu)越,尤其是具有較高的遷移率,但是III-V族的界面態(tài)密度很高,導(dǎo)致界面上散射比較嚴(yán)重,從而影響到溝道里的遷移率。
由于III-V族器件需要III-V族材料作為襯底片,在工業(yè)生產(chǎn)中會(huì)增加成本,同時(shí)III-V族材料的襯底片比硅的襯底片更容易損壞。
需要用新的方法或技術(shù)不僅降低界面態(tài)密度,而且抑制短溝道效應(yīng)和漏致勢(shì)壘降低(DIBL)效應(yīng),使得器件擁有較高的遷移率的同時(shí),還能夠降低成本并且延長(zhǎng)壽命。
技術(shù)實(shí)現(xiàn)要素:
(一)要解決的技術(shù)問(wèn)題
本發(fā)明提供了一種類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管及其制備方法,用于降低界面態(tài)密度,抑制器件的短溝道效應(yīng)和漏致勢(shì)壘降低(DIBL)效應(yīng)。
(二)技術(shù)方案
基于上述問(wèn)題,本發(fā)明提供了一種類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管的制備方法,包括以下步驟:
S1、在襯底上生長(zhǎng)氧化層,并在氧化層上進(jìn)行凹槽刻蝕;
S2、在S1中氧化層上生長(zhǎng)緩沖層,所述緩沖層形成于S1的凹槽中并且其表面凸出于凹槽;
S3、在S2中緩沖層的上方和兩側(cè)依次生長(zhǎng)摻雜層、勢(shì)壘層、高遷移率溝道層、界面控制層;
S4、在晶體管的源漏區(qū)域,在S3中界面控制層的上方和兩側(cè)依次生長(zhǎng)界面延伸層、高摻雜源漏歐姆層和源漏金屬層;
S5、在晶體管柵極區(qū)域,在S3中界面控制層的上方和兩側(cè)、以及靠近源漏區(qū)域的側(cè)面形成高K柵介質(zhì)層和金屬層。
上述方法中,襯底以硅、鍺、砷化鎵、磷化鎵、氮化鎵、氮化鋁、磷化銦或碳化硅為材料。
上述方法中,氧化層為材料氧化硅、三氧化二鋁、氧化鉿或氧化鋅。
上述方法中,緩沖層在凹槽內(nèi)和凹槽外凸出部分的形狀可為正方體、梯形體或圓柱體。
上述方法中,緩沖層由III-V族材料組成,而且緩沖層的禁帶寬度大于高遷移率溝道層的禁帶寬度。上述方法中,摻雜層生長(zhǎng)在緩沖層上,摻雜層為N型或P型摻雜,勢(shì)壘層的禁帶寬度要大于高遷移率溝道層的禁帶寬度。
上述方法中,高遷移率溝道層的材料為砷化鎵、砷化銦、磷化銦、銻化銦或銻化鎵的,或者它們組成的化合物或者所述各種化合物形成的多元合金。
上述方法中,界面控制層的禁帶寬度應(yīng)大于高遷移率溝道的禁帶寬度,且二者材料應(yīng)晶格匹配。
上述方法中,源和漏區(qū)域上的界面延伸層是高摻雜源漏歐姆層和界面控制層的過(guò)渡。
上述方法中,高摻雜源漏歐姆層采用高摻雜的III-V族半導(dǎo)體材料。
上述方法中,高K柵介質(zhì)層所用材料的介電常數(shù)大于硅的介電常數(shù),高K柵介質(zhì)材料為氧化鋁、氧化鉿、氧化鈦、氧化鋯或氧化釔或者它們的任意組合。
上述方法中,源漏金屬層選擇低電阻的金屬作為源漏電極,柵金屬層由功函數(shù)金屬層和低電阻金屬層組成。
(三)有益效果
本發(fā)明具有以下有益效果:
1、本發(fā)明可以在硅襯底上形成器件從而降低材料成本;
2、本發(fā)明利用界面控制層技術(shù)鈍化器件的界面,降低界面態(tài)密度,減小溝道中載流子散射,提高溝道的遷移率;
3、本發(fā)明采用類Fin結(jié)構(gòu),能夠有效抑制器件的短溝道效應(yīng)和DIBL效應(yīng),界面控制層(介電常數(shù)比二氧化硅高)與高k介質(zhì)相結(jié)合降低有效氧化層厚度,增強(qiáng)柵極對(duì)溝道的控制力,從而提高了器件的開(kāi)關(guān)速度;源和漏區(qū)域之間凹槽的兩邊墻壁有高k介質(zhì)層,柵壓下能夠在源漏區(qū)域聚集電子,降低源漏區(qū)域的寄生電阻,提高器件的驅(qū)動(dòng)電流。
附圖說(shuō)明
圖1是本發(fā)明提供的一種類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖;
圖2是一種類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管在X軸方向的截面圖;
圖3是一種類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管在Z軸方向的截面圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白,以下結(jié)合具體實(shí)施例,并參照附圖,對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
本發(fā)明提供的類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管,利用原子層沉積(ALD)技術(shù)實(shí)現(xiàn)柵介質(zhì)和柵金屬的沉積,從而實(shí)現(xiàn)類Fin的柵結(jié)構(gòu),可以提高III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管的電流驅(qū)動(dòng)能力和柵控能力。
參照?qǐng)D1及圖2,以下具體介紹本發(fā)明的類Fin結(jié)構(gòu)III-V族半導(dǎo)體場(chǎng)效應(yīng)晶體管的一個(gè)實(shí)施例的制備方法:
S1、在襯底101上生長(zhǎng)氧化層102,并在氧化層102上進(jìn)行凹槽刻蝕;
S2、在氧化層102上生長(zhǎng)緩沖層103,緩沖層103形成于S1的凹槽中并且其表面凸出于凹槽,且緩沖層103在凹槽內(nèi)和凹槽外凸出部分的形狀均為正方體;
S3、在緩沖層103的上方和兩側(cè)依次生長(zhǎng)摻雜層104、勢(shì)壘層105、高遷移率溝道層106、界面控制層107。其中,高遷移率溝道層106的禁帶寬度小于勢(shì)壘層105和緩沖層103的禁帶寬度;
S4、在晶體管的源漏區(qū)域,在界面控制層107的上方和兩側(cè)依次生長(zhǎng)界面延伸層108、高摻雜源漏歐姆層109和源漏金屬層111,其中,界面控制層106的禁帶寬度大于高遷移率溝道106,且界面控制層107和高遷移率溝道106的材料應(yīng)晶格匹配。界面延伸層108是高摻雜源漏歐姆層109和界面控制層107的過(guò)渡,高摻雜源漏歐姆層109采用高摻雜的III-V族半導(dǎo)體材料。源漏金屬層111選擇低電阻的金屬作為源漏電極;
S5、在所述晶體管柵極區(qū)域,在所述界面控制層107的上方和兩側(cè)、以及靠近源漏區(qū)域的側(cè)面形成高K柵介質(zhì)層110和金屬層112,其中高K柵介質(zhì)層110材料的介電常數(shù)大于硅的介電常數(shù),柵金屬層112由功函數(shù)金屬層和低電阻金屬層組成。
上述實(shí)施例中襯底101材料可為為硅、鍺、砷化鎵、磷化鎵、氮化鎵、氮化鋁、磷化銦或碳化硅;氧化層102的材料可為氧化硅、三氧化二鋁、氧化鉿或氧化鋅;摻雜層104可為N型或P型摻雜;高遷移率溝道層106選擇III-V族半導(dǎo)體材料砷化鎵、砷化銦、磷化銦、銻化銦或銻化鎵,或者它們組成的化合物或者所述各種化合物形成的多元合金;高K柵介質(zhì)層110的材料為氧化鋁、氧化鉿、氧化鈦、氧化鋯或氧化釔以及它們的任意組合;另緩沖層103用于匹配襯底101與勢(shì)壘層105之間的晶格,使失配應(yīng)力降到最低。
上述實(shí)施例中,緩沖層103在凹槽內(nèi)和凹槽外凸出部分的形狀還可為梯形體或圓柱體。
以上所述的具體實(shí)施例,對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明,應(yīng)理解的是,以上所述僅為本發(fā)明的具體實(shí)施例而已,并不用于限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi),所做的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。