本發(fā)明實施例涉及顯示技術領域，尤其涉及一種陣列基板、顯示面板及顯示裝置。

背景技術：

隨著顯示技術的發(fā)展，液晶顯示產品的顯示效果不斷地得到改善，從而使液晶顯示產品的應用越來越廣泛。

顯示產品的功耗與顯示驅動頻率成正比，為降低產品的功耗需要降低顯示驅動頻率。然而，目前的顯示產品在降低驅動頻率后，由于漏電流的存在，在保持階段，像素電極電壓不斷減小，顯示畫面容易出現(xiàn)閃爍，影響顯示效果。

技術實現(xiàn)要素：

本發(fā)明提供一種陣列基板、顯示面板及顯示裝置，以實現(xiàn)降低顯示面板的漏電流，實現(xiàn)顯示面板的低頻驅動，并提升低頻驅動下的顯示效果。

本發(fā)明實施例的一方面提供了一種陣列基板，所述陣列基板包括：

基板；

形成在所述基板上的多條掃描線和多條數(shù)據線，所述多條掃描線和所述多條數(shù)據線絕緣交叉限定多個像素單元；

所述像素單元包括n個依次串聯(lián)的薄膜晶體管，n為正整數(shù)，且n≥2；所述n個串聯(lián)的薄膜晶體管的柵極分別與所述掃描線電連接；所述n個串聯(lián)的薄膜晶體管中的第1個薄膜晶體管的漏極與所述像素單元的像素電極電連接，且第n個薄膜晶體管的源極與所述數(shù)據線電連接，其中，

所述n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值，其中i，j為正整數(shù)，1≤i≤n，1≤j≤n，且i≠j。。

本發(fā)明實施例的另一方面還提供了一種顯示面板，所述顯示面板包括本發(fā)明任意實施例所述的陣列基板。

本發(fā)明實施例的又一方面還提供了一種顯示裝置，所述顯示裝置包括本發(fā)明任意實施例所述的顯示面板。

本發(fā)明實施例通過設置n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值，使得第i個薄膜晶體管的阻值小于第j個薄膜晶體管的阻值，使得第i個薄膜晶體管的分壓減小，從而使得第i個薄膜晶體管中單位時間內通過的載流子數(shù)量降低，降低了通過第i個薄膜晶體管的漏電流，從而降低了n個串聯(lián)的薄膜晶體管的漏電流，使得像素電極電壓的變化減小，避免了像素電極電壓減小量過大使顯示畫面出現(xiàn)閃爍，從而提升了低頻驅動時的顯示效果，使得顯示面板可以采用更低的驅動頻率，降低了顯示面板的功耗。

附圖說明

圖1是本發(fā)明實施例提供的一幀畫面內像素電極電壓變化示意圖；

圖2是本發(fā)明實施例提供的一種陣列基板的示意圖；

圖3是圖2中陣列基板沿剖面線A-A的剖面圖；

圖4是圖2中陣列基板的局部放大圖；

圖5是本發(fā)明實施例提供的又一種陣列基板的局部放大圖；

圖6是本發(fā)明實施例提供的又一種陣列基板的局部放大圖；

圖7是本發(fā)明實施例提供的又一種陣列基板的示意圖；

圖8是圖7中陣列基板沿剖面線C-C的剖面圖；

圖9是本發(fā)明實施例提供的一種顯示面板的示意圖；

圖10是本發(fā)明實施例提供的一種顯示面板的局部透視圖；

圖11是本發(fā)明實施例提供的一種顯示裝置的示意圖。

具體實施方式

下面結合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部結構。

圖1是本發(fā)明實施例提供的一幀畫面內像素電極電壓變化示意圖，參考圖1，Vg為施加到掃描線的柵極驅動信號，Vp為像素電極電壓，顯示面板在顯示時將每一幀畫面分為畫面充電階段c和畫面保持階段e，在畫面充電階段c，柵極驅動信號Vg為高電平，與像素電極連接的薄膜晶體管導通，對像素電極充電，使像素電極電壓Vp達到相應的灰階電壓，即將整個畫面所要顯示的信息完成寫入；在畫面保持階段e，柵極線給定某一直流信號或不給信號，薄膜晶體管關閉，直到下一幀信號開始。由于漏電流的影響，在保持階段e，像素電極會通過薄膜晶體管漏電，像素電極電壓Vp隨著時間不斷減小。若降低顯示面板的驅動頻率，則保持階段e的時間變長，像素電極電壓Vp的減小量較大，在保持階段像素電極電壓Vp無法滿足畫面顯示要求，容易出現(xiàn)閃爍，影響顯示效果。

為解決上述問題，本發(fā)明提供了一種陣列基板，所述陣列基板包括：

基板，形成在所述基板上的多條掃描線和多條數(shù)據線，所述多條掃描線和所述多條數(shù)據線絕緣交叉限定多個像素單元。

所述像素單元包括n個依次串聯(lián)的薄膜晶體管，n為正整數(shù)，且n≥2；所述n個串聯(lián)的薄膜晶體管的柵極分別與所述掃描線電連接；所述n個串聯(lián)的薄膜晶體管中的第1個薄膜晶體管的漏極與所述像素單元的像素電極電連接，且第n個薄膜晶體管的源極與所述數(shù)據線電連接，其中，

所述n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值，其中i，j為正整數(shù)，1≤i≤n，1≤j≤n，且i≠j。

本實施例通過設置n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值，使得第i個薄膜晶體管的阻值小于第j個薄膜晶體管的阻值，由于n個串聯(lián)的薄膜晶體管兩端的總電壓不變，使得第i個薄膜晶體管的分壓減小，使得第i個薄膜晶體管中單位時間內通過的載流子數(shù)量降低，降低了通過第i個薄膜晶體管的漏電流，從而降低了n個串聯(lián)的薄膜晶體管的漏電流，使得像素電極電壓的變化減小，避免了像素電極電壓減小量過大使顯示畫面出現(xiàn)閃爍，從而提升了低頻驅動時的顯示效果，使得顯示面板可以采用更低的驅動頻率，降低了顯示面板的功耗。

下面以兩個薄膜晶管串聯(lián)為例對本發(fā)明進行介紹，圖2是本發(fā)明實施例提供的一種陣列基板的示意圖，圖3是圖2中陣列基板沿剖面線A-A的剖面圖，參考圖2和圖3，所述陣列基板包括：

基板10，形成在基板10上的多條掃描線110和多條數(shù)據線120，多條掃描線110和多條數(shù)據線120絕緣交叉限定多個像素單元130；

像素單元130包括兩個串聯(lián)的薄膜晶體管131，兩個串聯(lián)的薄膜晶體管131的柵極210分別與掃描線110電連接；第一薄膜晶體管131a的漏極220與像素單元130的像素電極132電連接，且第二薄膜晶體管131b的源極230與數(shù)據線120電連接。圖4是圖2中陣列基板的局部放大圖，圖4為圖2中B區(qū)域的局部放大圖，參考圖4，第一薄膜晶體管131a的溝道區(qū)310的寬度W1和長度L1的比值大于第二薄膜晶體管131b的溝道區(qū)320的寬度W2和長度L2的比值。

其中，薄膜晶體管131的柵極210與掃描線110在同一工藝中形成，柵極210可以為屬于掃描線110的一部分，圖2和圖4中并未進行區(qū)分。柵極210與有源層240之間相互交疊，薄膜晶體管131的溝道區(qū)即薄膜晶體管131的有源層240與掃描線110或柵極210的交疊部分。參考圖3，像素單元130還包括公共電極133(并未在圖2和圖4中示出)。

具體的，每個薄膜晶體管131的阻值與溝道區(qū)的長度成一定的正比例關系，與溝道區(qū)的寬度成一定的反比例關系，通過設置第一薄膜晶體管131a的溝道區(qū)310的寬度W1和長度L1的比值大于第二薄膜晶體管131b的溝道區(qū)320的寬度W2和長度L2的比值，使得第一薄膜晶體管131a的阻值小于第二薄膜晶體管131b的阻值，由于第一薄膜晶體管131a和第二薄膜晶體管131b兩端的總電壓固定，從而使得第一薄膜晶體管131a的分壓減小，進而降低了第一薄膜晶體管131a中單位時間內通過的載流子數(shù)量，降低了通過第一薄膜晶體管131a的漏電流，從而降低了像素單元130的漏電流，使得像素電極電壓的變化減小，避免了像素電極電壓減小量過大使顯示畫面出現(xiàn)閃爍，從而提升了低頻驅動時的顯示效果，使得薄膜晶體管可以采用更低的驅動頻率，降低了顯示面板的功耗。

可選的，n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的長度小于第j個薄膜晶體管的溝道區(qū)的長度。其中，溝道區(qū)在薄膜晶體管的有源層延伸方向上的尺寸為溝道區(qū)的長度，在垂直所述延伸方向上的尺寸為溝道區(qū)的寬度。在溝道區(qū)的寬度一定的情況下，可以通過設置第i個薄膜晶體管的溝道區(qū)的長度小于第j個薄膜晶體管的溝道區(qū)的長度，使得第i個薄膜晶體管溝道區(qū)的寬度與長度的比值小于第j個薄膜晶體管的溝道區(qū)的寬度與長度的比值，從而降低漏電流，提升低頻驅動時的顯示效果，使得薄膜晶體管可以采用更低的驅動頻率，降低顯示面板的功耗。

示例性的，參考圖4，第一薄膜晶體管131a的溝道區(qū)310的寬度W1等于第二薄膜晶體管131b的溝道區(qū)320的寬度W2，第一薄膜晶體管131a的溝道區(qū)310的長度L1小于第二薄膜晶體管131b的溝道區(qū)320的長度L2，使得W1/L1>W2/L2，使第一薄膜晶體管131a的分壓減小，從而降低了像素單元130的漏電流。

可選的，n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度大于第j個薄膜晶體管的溝道區(qū)的寬度。具體的，在溝道區(qū)的長度一定的情況下，可以通過設置第i個薄膜晶體管的溝道區(qū)的寬度大于第j個薄膜晶體管的溝道區(qū)的寬度，使得第i個薄膜晶體管溝道區(qū)的寬度與長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度與長度的比值，從而降低漏電流，提升低頻驅動時的顯示效果，使得薄膜晶體管可以采用更低的驅動頻率，降低顯示面板的功耗。

圖5是本發(fā)明實施例提供的又一種陣列基板的局部放大圖，示例性的，參考圖5，第一薄膜晶體管131a的溝道區(qū)310的寬度W1大于第二薄膜晶體管131b的溝道區(qū)320的寬度W2，第一薄膜晶體管131a的溝道區(qū)310的長度L1等于第二薄膜晶體管131b的溝道區(qū)320的長度L2，使得W1/L1>W2/L2，使第一薄膜晶體管131a的分壓減小，從而降低了像素單元130的漏電流。

可選的，n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值，且i≤j。具體的，由于第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值較小，其單位時間內可通過的載流子數(shù)量較小，限定了n串聯(lián)的薄膜晶體管的整體漏電流，通過設置i≤j，使得單位時間內可通過載流子數(shù)量較小的薄膜晶體管靠近像素電極一側，保證了流向像素電極的漏電流較小，使得像素電極電壓的變化減小。

可選的，n個串聯(lián)的薄膜晶體管中的第1個至第m個薄膜晶體管中任一薄膜晶體管的溝道區(qū)的寬度和長度的比值大于n個串聯(lián)的薄膜晶體管中的第m+1個至第n個薄膜晶體管中任一薄膜晶體管的溝道區(qū)的寬度和長度的比值，m為正整數(shù)，且1≤m＜n。這樣設置，使得單位時間內可通過載流子數(shù)量較小的薄膜晶體管均位于靠近像素電極的一側，進一步保證了通過像素電極的漏電流較小，使得像素電極電壓的變化減小。

圖6是本發(fā)明實施例提供的又一種陣列基板的局部放大圖，示例性的，參考圖6，像素單元130包括三個串聯(lián)的薄膜晶體管，第一薄膜晶體管131a的漏極與像素電極電連接(圖6中并未示出)，第三薄膜晶體管131c的源極230與數(shù)據線120電連接，第一薄膜晶體管131a的溝道區(qū)310的寬度W1與長度L1的比值W1/L1，以及第二薄膜晶體管132a的溝道區(qū)320的寬度W2與長度L2的比值W2/L2，均大于第三薄膜晶體管131c的溝道區(qū)330的寬度W3與長度L3的比值W3/L3。由于W1/L1與W2/L2均大于W3/L3，第一薄膜晶體管131a與第二薄膜晶體管131b限定了三個串聯(lián)的薄膜晶體管中單位時間內流過的載流子的數(shù)量，即限定了漏電流的大小，通過設置第一薄膜晶體管131a和第二薄膜晶體管131b靠近像素電極132，保證了通過像素電極132的漏電流較小，使得像素電極電壓的變化減小。

可選的，n個串聯(lián)的薄膜晶體管中的第1個薄膜晶體管的溝道區(qū)的寬度和長度的比值大于其他薄膜晶體管的溝道區(qū)的寬度和長度的比值。這樣設置，使得第1個薄膜晶體管的分壓最小，單位時間內通過的載流子的數(shù)量最小，第1個薄膜晶體管限定了由n個串聯(lián)的薄膜晶體管流向像素電極的整體漏電流的大小，由于第1個薄膜晶體管直接與像素電極電連接，保證了像素電極中通過的漏電流最小。示例性的，參考圖6，W1/L1>W2/L2>W3/L3。

可選的，n個串聯(lián)的薄膜晶體管中的第n個薄膜晶體管的溝道區(qū)的寬度和長度的比值小于其他薄膜晶體管的溝道區(qū)的寬度和長度的比值。這樣設置，使得第n個薄膜晶體管分壓最大，其單位時間內可以通過的載流子最多，容易受其他因素影響造成流過的漏電流增大，通過設置第n個薄膜晶體管遠離像素電極，避免了其他因素的影響，保證了流經像素電極的漏電流較小。示例性的，參考圖6，W1/L1>W2/L2>W3/L3。

可選的，n個串聯(lián)的薄膜晶體管中的第i個薄膜晶體管的溝道區(qū)的寬度和長度的比值為R1，第j個薄膜晶體管的溝道區(qū)的寬度和長度的比值為R2，則R2：R1≥0.6。這樣設置，一方面保證了第i個薄膜晶體管具有較小的分壓，從而保證了通過像素電極的漏電流較小，使得像素電極電壓的變化減小，另一方面，使得薄膜晶體管的具有較為合理的尺寸，降低工藝難度。

可選的，n個串聯(lián)的薄膜晶體管為低溫多晶硅薄膜晶體管。具體的，低溫多晶硅薄膜晶體管具有較高的電子遷移速率，使得薄膜晶體管的反應速度極快，保證了像素單元具有較快的充放電速度；另外使得薄膜晶體管占用面積可以做的更小、更薄，一方面可以降低顯示面板功耗，另一方面，保證了像素單元具有較高的開口率。

可選的，n個串聯(lián)的薄膜晶體管的溝道區(qū)位于柵極朝向基板的一側。示例性的，參考圖3，兩個串聯(lián)的薄膜晶體管131的溝道區(qū)位于柵極210朝向基板10的一側。這樣設置，柵極210可以遮擋兩個串聯(lián)的薄膜晶體管131的溝道區(qū)，避免了光線從有源層240臨近像素電極132的一側照射時，由于光照射溝道區(qū)產生光生載流子而導致漏電流增大。

可選的，陣列基板還包括遮光層；所述遮光層位于所述n個串聯(lián)的薄膜晶體管的溝道區(qū)朝向所述基板的一側，所述遮光層在所述基板的垂直投影覆蓋所述n個串聯(lián)的薄膜晶體管的溝道區(qū)在所述基板的垂直投影。

圖7是本發(fā)明實施例提供的又一種陣列基板的示意圖，圖8是圖7中陣列基板沿剖面線C-C的剖面圖。示例性的，參考圖7和圖8，像素單元130還可以包括遮光層134，遮光層134位于兩個串聯(lián)的薄膜晶體管131的溝道區(qū)朝向基板10的一側，遮光層134在基板10上的垂直投影覆蓋兩個串聯(lián)的薄膜晶體管131的溝道區(qū)在基板10上的垂直投影。具體的，通過設置遮光層134來遮擋兩個串聯(lián)的薄膜晶體管131的溝道區(qū)，避免了光從有源層240臨近基板10的一側照射時，由于光照射溝道區(qū)產生光生載流子而導致漏電流增大，提升了兩個串聯(lián)的薄膜晶體管131的特性，進一步減小了像素電極電壓的變化，提升了低頻驅動時的顯示效果。

需要說明的是，上述實施方式僅以液晶顯示面板的陣列基板為例對本發(fā)明進行了說明，并非對本發(fā)明的限定，本發(fā)明還適用于有機發(fā)光顯示面板。另外，本實施例僅以兩個薄膜晶體管串聯(lián)和三個薄膜晶體管串聯(lián)對本發(fā)明進行了說明，并非對本發(fā)明的限定。

本發(fā)明實施例還提供了一種顯示面板，圖9是本發(fā)明實施例提供的一種顯示面板的示意圖，參考圖9，所述顯示面板包括本發(fā)明任意實施例所述的陣列基板100。

可選的，所述顯示面板還包括與陣列基板100相對設置的彩膜基板300，以及設置于陣列基板100和彩膜基板300之間的液晶層200。彩膜基板300上設置有黑矩陣，所述n個串聯(lián)的薄膜晶體管在彩膜基板300的正投影位于所述黑矩陣內。

圖10是本發(fā)明實施例提供的一種顯示面板的局部透視圖，示例性的，參考圖10，彩膜基板300上設置有黑矩陣301，兩個串聯(lián)的薄膜晶體管131在彩膜基板300的垂直投影位于黑矩陣301內。

可選的，所述顯示面板的畫面刷新頻率范圍為0.5Hz-45Hz，當畫面刷新頻率大于45Hz時，會帶來較大的功耗，造成資源和能量的損耗，而本發(fā)明提供的顯示面板，通過上述實施方式中的結構設計，可以有效地降低顯示面板的畫面刷新頻率，同時使得顯示面板在較低頻率下仍具有穩(wěn)定的顯示畫面，從而在保證具有較高的畫面顯示質量的同時，降低了顯示面板的功耗。

本發(fā)明實施例還提供了一種顯示裝置，圖11是本發(fā)明實施例提供的一種顯示裝置的示意圖，參考圖11，顯示裝置400包括顯示面板500，顯示面板500包括本發(fā)明任意實施例所述的陣列基板，其中，顯示裝置400可以為如圖中所示的手機，也可以為電腦、電視機、智能穿戴顯示裝置等，本實施例對此不作特殊限定。

注意，上述僅為本發(fā)明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權利要求范圍決定。