本公開涉及半導(dǎo)體領(lǐng)域，具體地，涉及豎直型半導(dǎo)體設(shè)置及其制造方法以及包括這種半導(dǎo)體設(shè)置的電子設(shè)備。

背景技術(shù)：

在水平型器件如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件不易進(jìn)一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對(duì)于水平型器件，豎直型器件更容易縮小。

但是，對(duì)于豎直型器件，難以控制柵長(zhǎng)，特別是對(duì)于單晶的溝道材料。另一方面，如果采用多晶的溝道材料，則相對(duì)于單晶材料，溝道電阻大大增加，從而難以堆疊多個(gè)豎直型器件，因?yàn)檫@會(huì)導(dǎo)致過高的電阻。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本公開的目的至少部分地在于提供一種能夠很好地控制柵長(zhǎng)的豎直型半導(dǎo)體設(shè)置及其制造方法以及包括這種半導(dǎo)體設(shè)置的電子設(shè)備。

根據(jù)本公開的一個(gè)方面，提供了一種半導(dǎo)體設(shè)置，包括依次疊置在襯底上的第一半導(dǎo)體器件和第二半導(dǎo)體器件，其中，第一半導(dǎo)體器件和第二半導(dǎo)體器件各自均包括：依次疊置的第一源/漏層、溝道層和第二源/漏層，其中，溝道層包括與第一、第二源/漏層不同的半導(dǎo)體材料；以及繞溝道層的外周形成的柵堆疊。

根據(jù)本公開的另一方面，提供了一種制造半導(dǎo)體設(shè)置的方法，包括：在襯底上依次疊置第一半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層以及第二半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層；在第一半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層以及第二半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層中限定該半導(dǎo)體設(shè)置的有源區(qū)；以及分別繞第一半導(dǎo)體器件和第二半導(dǎo)體器件各自的溝道層的外周形成第一半導(dǎo)體器件和第二半導(dǎo)體器件各自的柵堆疊。

根據(jù)本公開的另一方面，提供了一種電子設(shè)備，包括由上述半導(dǎo)體器件形成的集成電路。

根據(jù)本公開的實(shí)施例，柵堆疊繞溝道層的外周形成且溝道形成于溝道層中，從而柵長(zhǎng)由溝道層的厚度確定。溝道層例如可以通過外延生長(zhǎng)來形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長(zhǎng)。溝道層的外周相對(duì)于第一、第二源/漏層的外周可以向內(nèi)凹入，從而柵堆疊可以嵌入該凹入中，減少或甚至避免與源/漏區(qū)的交迭，有助于降低柵與源/漏之間的寄生電容。另外，溝道層可以是單晶半導(dǎo)體材料，可以具有高載流子遷移率和低泄流電流，從而改善了器件性能。由于豎直型器件可以相對(duì)容易地彼此疊置，從而可以節(jié)省晶片面積，并由此降低制造成本。

附圖說明

通過以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中：

圖1～24示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體設(shè)置的流程的示意圖圖。

貫穿附圖，相同或相似的附圖標(biāo)記表示相同或相似的部件。

具體實(shí)施方式

以下，將參照附圖來描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。

在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。

根據(jù)本公開實(shí)施例的半導(dǎo)體設(shè)置可以包括依次疊置在襯底上的第一半導(dǎo)體器件和第二半導(dǎo)體器件，第一和第二半導(dǎo)體器件均為豎直型器件。這種豎直型器件可以包括依次疊置的第一源/漏層、溝道層和第二源/漏層。在第一源/漏層和第二源/漏層中可以形成器件的源/漏區(qū)，且在溝道層中可以形成器件的溝道區(qū)。分處于溝道區(qū)兩端的源/漏區(qū)之間可以通過溝道區(qū)形成導(dǎo)電通道。柵堆疊可以繞溝道層的外周形成。于是，柵長(zhǎng)可以由溝道層自身的厚度來確定，而不是如常規(guī)技術(shù)中那樣依賴于耗時(shí)刻蝕來確定。溝道層例如可以通過外延生長(zhǎng)來形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長(zhǎng)。溝道層的外周可以相對(duì)于第一、第二源/漏層的外周向內(nèi)凹入。這樣，所形成的柵堆疊可以嵌于溝道層相對(duì)于第一、第二源/漏層的凹入中，減少或甚至避免與源/漏區(qū)的交迭，有助于降低柵與源/漏之間的寄生電容。溝道層可以由單晶半導(dǎo)體材料構(gòu)成，以改善器件性能。特別是，可以降低溝道電阻，從而有利于豎直型器件彼此疊置。當(dāng)然，源/漏層也可以由單晶半導(dǎo)體材料構(gòu)成。這種情況下，溝道層的單晶半導(dǎo)體材料與源/漏層的單晶半導(dǎo)體材料可以是共晶體。

根據(jù)本公開的實(shí)施例，對(duì)于源/漏區(qū)的摻雜可以部分地進(jìn)入溝道層靠近第一源/漏層和第二源/漏層的端部。由此，在溝道層靠近第一源/漏層和第二源/漏層的端部形成摻雜分布，這有助于降低器件導(dǎo)通時(shí)源/漏區(qū)與溝道區(qū)之間的電阻，從而提升器件性能。

根據(jù)本公開的實(shí)施例，溝道層可以包括與第一、第二源/漏層不同的半導(dǎo)體材料。這樣，有利于對(duì)溝道層進(jìn)行處理例如選擇性刻蝕，以使之相對(duì)于第一、第二源/漏層凹入。另外，第一源/漏層和第二源/漏層可以包括相同的半導(dǎo)體材料。

第一半導(dǎo)體器件和第二半導(dǎo)體器件可以是彼此電連接的。例如，這種電連接可以通過第一半導(dǎo)體器件的第二源/漏層與第二半導(dǎo)體器件的第一源/漏層彼此鄰接即直接物理接觸來實(shí)現(xiàn)。這種情形下，第一半導(dǎo)體器件的第二源/漏層與第二半導(dǎo)體器件的第一源/漏層甚至可以是一體的，也即，它們可以通過同一半導(dǎo)體層來提供。

由于第一和第二半導(dǎo)體器件均是豎直型器件且彼此疊置，因此除了處于最上方的第二半導(dǎo)體器件的第二源/漏層之外，其余源/漏層(其中形成器件的源/漏區(qū))以及繞溝道層形成的柵堆疊無(wú)法直接在各自的上方形成電接觸部。因此，為了形成到它們的電連接，可以形成在橫向上偏移的電接觸部，并通過橫向延伸的部件而與之電連接。例如，繞溝道層外周形成的柵堆疊(具體地，其中的柵導(dǎo)體)可以包括從相應(yīng)的凹入橫向向外延伸的橫向延伸部分，該橫向延伸部分可以延伸超出所限定的有源區(qū)外周，以便隨后能夠在其上方形成與之相接觸的電接觸部。對(duì)于第一半導(dǎo)體器件的第二源/漏層及第二半導(dǎo)體器件的第一源/漏層，可以提供與之鄰接的電接觸層。電接觸層可以環(huán)繞第一半導(dǎo)體器件的第二源/漏層及第二半導(dǎo)體器件的第一源/漏層的外周，以降低接觸電阻。電接觸層的一部分(稱作“橫向延伸部分”)可以相對(duì)于其余部分橫向伸出，且可以伸出到所限定的有源區(qū)之外，以便隨后能夠在其上方形成與之相接觸的電接觸部。對(duì)于處于最下方的第一半導(dǎo)體器件的第一源/漏層，可以將其構(gòu)圖為下部延伸超出上部的外周，從而隨后能夠在其下部的上方形成與之相接觸的電接觸部。

由于存在多個(gè)這樣的橫向延伸部分，這些橫向延伸部分中的至少一些可以向著不同的方向橫向延伸，以避免相應(yīng)的電接觸部之間相互干擾。如果這些橫向延伸部分中至少一些在豎直方向上交迭，則在這些交迭的橫向延伸部分中，位于下方的橫向延伸部分可以延伸超出位于上方的橫向延伸部分，以避免相應(yīng)電接觸相互干擾。

這種半導(dǎo)體器件例如可以如下制造。具體地，可以在襯底上依次疊置第一半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層以及第二半導(dǎo)體器件的第一源/漏層、溝道層和第二源/漏層。例如，可以通過外延生長(zhǎng)來提供這些層。在外延生長(zhǎng)時(shí)，可以控制所生長(zhǎng)的溝道層的厚度。另外，如上所述，第一半導(dǎo)體器件的第二源/漏層與第二半導(dǎo)體器件的第一源/漏層可以是一體的，即，同一層。

對(duì)于疊置的上述各層，可以在其中限定有源區(qū)。例如，可以將它們依次選擇性刻蝕為所需的形狀。通常，有源區(qū)可以呈柱狀(例如，圓柱狀)?？涛g的順序可以從上至下對(duì)各層依次進(jìn)行。如上所述，為了便于在后繼工藝中連接處于最下方的第一半導(dǎo)體器件的第一源/漏層中形成的源/漏區(qū)，對(duì)該層的刻蝕可以只針對(duì)該層的上部，從而該層的下部可以延伸超出其上部的外周。然后，可以繞溝道層的外周形成柵堆疊。

另外，可以使各器件的溝道層的外周相對(duì)于相應(yīng)的第一、第二源/漏層的外周向內(nèi)凹入，以便限定容納柵堆疊的空間。例如，這可以通過選擇性刻蝕來實(shí)現(xiàn)。于是，柵堆疊可以嵌入該凹入中。

在各器件的第一、第二源/漏層中可以形成源/漏區(qū)。例如，這可以通過對(duì)第一、第二源/漏層摻雜來實(shí)現(xiàn)。例如，可以進(jìn)行離子注入、等離子體摻雜，或者在生長(zhǎng)第一、第二源/漏層時(shí)原位摻雜。根據(jù)一有利實(shí)施例，可以在溝道層的外周相對(duì)于第一、第二源/漏層的外周形成的凹入中，形成犧牲柵，然后在第一、第二源/漏層的表面上形成摻雜劑源層，并通過例如退火使摻雜劑源層中的摻雜劑經(jīng)第一、第二源/漏層進(jìn)入有源區(qū)中。犧牲柵可以阻止摻雜劑源層中的摻雜劑直接進(jìn)入溝道層中。但是，可以有部分摻雜劑經(jīng)由第一、第二源/漏層而進(jìn)入溝道層靠近第一源/漏層和第二源/漏層的端部。對(duì)于第一半導(dǎo)體器件和第二半導(dǎo)體器件，形成源/漏區(qū)的操作可以一起進(jìn)行(例如，在它們各自的源/漏區(qū)具有相同或相似摻雜特性的情況下)，或者可以分開進(jìn)行(例如，在它們各自的源/漏區(qū)具有不同的摻雜特性的情況下)。

本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。

圖1～24示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體器件的流程圖。

如圖1所示，提供襯底1001。該襯底1001可以是各種形式的襯底，包括但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、化合物半導(dǎo)體襯底如SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進(jìn)行描述。

在襯底1001上，可以通過例如外延生長(zhǎng)，依次形成第一源/漏層1003、第一溝道層1005、第二源/漏層1007、第二溝道層1009以及第三源/漏層1011。例如，對(duì)于p型器件，第一源/漏層1003可以包括合適的半導(dǎo)體材料如SiGe(Ge的原子百分比可以為約10-40％)，厚度為約20-50nm；第一溝道層1005可以包括不同于第一源/漏層1003、第二源/漏層1007的半導(dǎo)體材料如Si，厚度為約10-100nm；第二源/漏層1007可以包括與第一源/漏層1003相同的材料如SiGe(Ge的原子百分比可以為約10-40％)；第二溝道層1009可以包括不同于第二源/漏層1007、第三源/漏層1011的半導(dǎo)體材料如Si，厚度為約10-100nm；第三源/漏層1011可以包括與第二源/漏層1007相同的材料如SiGe(Ge的原子百分比可以為約10-40％)，厚度為約20-50nm。SiGe在沒有應(yīng)變的情況下的晶格常數(shù)大于Si在沒有應(yīng)變的情況下的晶格常數(shù)。源/漏層和溝道層的材料選擇不限于此，可以包括能夠提供適當(dāng)刻蝕選擇性的其他半導(dǎo)體材料。例如，對(duì)于n型器件，第一源/漏層1003、第二源/漏層1007和第三源/漏層1011可以包括Si:C(C的原子百分比可以為約0.1-5％)；第一溝道層1005和第二溝道層1009可以包括Si。Si:C在沒有應(yīng)變的情況下的晶格常數(shù)小于Si在沒有應(yīng)變的情況下的晶格常數(shù)。當(dāng)然，本公開不限于此。例如，各溝道層可以包括與之下或之上的源/漏層相同的組分，但是組分含量不同的半導(dǎo)體材料(例如，都是SiGe，但是其中Ge的原子百分比不同)，只要溝道層相對(duì)于之下及之上的源/漏層具備刻蝕選擇性。

在該示例中，第一源/漏層1003、第一溝道層1005以及第二源/漏層1007的下部1007-1(例如，厚度為約10-50nm)用于限定第一半導(dǎo)體器件的有源區(qū)，且第二源/漏層1007的上部1007-2(例如，厚度為約10-50nm)、第二溝道層1009以及第三源/漏層1011用于限定第二半導(dǎo)體器件的有源區(qū)。在此，第一半導(dǎo)體器件和第二半導(dǎo)體器件彼此鄰接，且共享相同的源/漏層1007。但是本公開不限于此。例如，可以分別生長(zhǎng)用于第一半導(dǎo)體器件的源/漏層1007-1以及用于第二半導(dǎo)體器件的源/漏層1007-2，它們可以具有相同或不同的半導(dǎo)體材料。甚至，第一半導(dǎo)體器件和第二半導(dǎo)體器件并不鄰接，而是在之間具有電介質(zhì)層從而彼此電隔離，例如，可以在用于第一半導(dǎo)體器件的源/漏層1007-1以及用于第二半導(dǎo)體器件的源/漏層1007-2之間另外沉積電介質(zhì)層。

在生長(zhǎng)各源/漏層1003、1007、1011時(shí)，可以對(duì)它們進(jìn)行原位摻雜，以便隨后形成源/漏區(qū)。例如，對(duì)于n型器件，可以進(jìn)行n型摻雜；對(duì)于p型器件，可以進(jìn)行p型摻雜。第一半導(dǎo)體器件和第二半導(dǎo)體器件各自的摻雜類型可以相同，也可以不同。

另外，在生長(zhǎng)溝道層1005、1009時(shí)，也可以對(duì)它們進(jìn)行原位摻雜，以調(diào)節(jié)器件閾值電壓(V_t)。例如，對(duì)于n型器件，可以進(jìn)行p型摻雜，摻雜濃度為約1E17-1E19cm^-3；對(duì)于p型器件，可以進(jìn)行n型摻雜，摻雜濃度為約1E17-1E19cm^-3。

另外，對(duì)于無(wú)結(jié)器件，可以對(duì)各源/漏層1003、1007、1011以及溝道層1005、1009進(jìn)行相同類型的摻雜。

在該示例中，第一源/漏層1003是另外生長(zhǎng)在襯底1001上的。但是，本公開不限于此。例如，可以通過襯底1001自身來形成第一源/漏層。在這種情況下，可以通過在襯底1001中形成阱區(qū)，以便在其中形成源/漏區(qū)。

另外，為了后繼處理中構(gòu)圖的方便以及提供適當(dāng)?shù)耐Ｖ箤拥饶康?，在所生長(zhǎng)的這些半導(dǎo)體層之上，還可以形成硬掩模1013。在該示例中，硬掩模1013可以包括依次疊置的第一硬掩模層1013-1、第二硬掩模層1013-2和第三硬掩模層1013-3。例如，第一硬掩模層1013-1可以包括氧化物(如氧化硅)，厚度為約2-10nm；第二硬掩模層1013-2可以包括氮化物(如氮化硅)，厚度為約10-100nm；第三硬掩模層1013-3可以包括氧化物，厚度為約20-100nm。硬掩模1013的疊層配置主要是為了在后繼處理中提供合適的刻蝕選擇性，本領(lǐng)域技術(shù)人員可以設(shè)想其他配置。

接下來，可以限定器件的有源區(qū)。例如，這可以如下進(jìn)行。具體地，如圖2(a)和2(b)(圖2(a)是截面圖，圖2(b)是俯視圖，其中的AA′線示出了截面的截取位置)所示，可以在硬掩模1013上形成光刻膠(未示出)，通過光刻(曝光和顯影)將光刻膠構(gòu)圖為所需形狀(在該示例中，大致圓形)，然后可以將構(gòu)圖后的光刻膠的形狀轉(zhuǎn)移到硬掩模1013。例如，可以依次對(duì)第三硬掩模層1013-3、第二硬掩模層1013-2和第一硬掩模層1013-1進(jìn)行選擇性刻蝕如反應(yīng)離子刻蝕(RIE)。然后，可以依次對(duì)第三源/漏層1011、第二溝道層1009和第二源/漏層1007進(jìn)行選擇性刻蝕如RIE?？涛g進(jìn)行到第二源/漏層1007中，但并未進(jìn)行到第二源/漏層1007的底面處，從而第二源/漏層的上部1007-2被構(gòu)圖為對(duì)應(yīng)于硬掩模的形狀，而其下部1007-1基本未變。于是，刻蝕后第三源/漏層1011、第二溝道層1009和第二源/漏層的上部1007-2形成柱狀(在本示例中，圓柱狀)。RIE例如可以按大致垂直于襯底表面的方向進(jìn)行，從而該柱狀也大致垂直于襯底表面。之后，可以去除光刻膠。

對(duì)于p型器件，在RIE之后，由于SiGe在沒有應(yīng)變的情況下的晶格常數(shù)大于Si在沒有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會(huì)使Si的空穴遷移率大于其在沒有應(yīng)變的情況下的空穴遷移率，或Si的輕空穴的有效質(zhì)量小于其在沒有應(yīng)變的情況下的輕空穴的有效質(zhì)量，或Si的輕空穴的濃度大于其在沒有應(yīng)變的情況下的輕空穴的濃度，進(jìn)而使p型器件的開態(tài)電流增加并因此增強(qiáng)了p型器件的性能。備選地，對(duì)于n型器件，在RIE之后，由于Si:C在沒有應(yīng)變的情況下的晶格常數(shù)小于Si在沒有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會(huì)使Si的電子遷移率大于其在沒有應(yīng)變的情況下的電子遷移率，或Si的電子的有效質(zhì)量小于其在沒有應(yīng)變的情況下的電子的有效質(zhì)量，進(jìn)而使n型器件的開態(tài)電流增加并以此增強(qiáng)了n型器件的性能。

另外，如果選用SiGe作為溝道層材料而用Si作為源/漏層材料，此選擇即可以增加p型器件的開態(tài)電流，又可以減小p型器件的關(guān)態(tài)電流，從而增強(qiáng)了p型器件的性能。原因在于Si的禁帶寬度大于SiGe的禁帶寬度，而SiGe中空穴遷移率大于Si的空穴遷移率。

然后，如圖3所示，可以使第二溝道層1009的外周相對(duì)于第二源/漏層的上部1007-2和第三源/漏層1011的外周凹入(在該示例中，沿大致平行于襯底表面的橫向方向凹入)。例如，這可以通過相對(duì)于第二源/漏層1007和第三源/漏層1011，進(jìn)一步選擇性刻蝕第二溝道層1009來實(shí)現(xiàn)。在一示例中，特別是在源/漏層為Si且溝道層為SiGe的情況下，可以使用數(shù)字刻蝕。具體地，可以通過熱處理在Si源/漏層和SiGe溝道層的表面上形成表面氧化層，然后通過刻蝕去除表面氧化層。SiGe的氧化速率高于Si的氧化速率，且SiGe上的氧化物更易于去除?？梢灾貜?fù)氧化-去除氧化物的步驟，以實(shí)現(xiàn)所需的凹入。相比于選擇性刻蝕，這種方式可以更好地控制凹入的程度。

這樣，就限定了第二半導(dǎo)體器件的有源區(qū)(刻蝕后的第二源/漏層的上部1007-2、第二溝道層1009和第三源/漏層1011)。在該示例中，有源區(qū)大致呈柱狀。在有源區(qū)中，第二源/漏層的上部1007-2和第三源/漏層1011的外周可以實(shí)質(zhì)上對(duì)準(zhǔn)，而第二溝道層1009的外周相對(duì)凹入。當(dāng)然，有源區(qū)的形狀不限于此，而是可以根據(jù)設(shè)計(jì)布局形成其他形狀。例如，在俯視圖中，有源區(qū)可以呈橢圓形、方形、矩形等。

在第二溝道層1009相對(duì)于第二源/漏層的上部1007-2和第三源/漏層1011的凹入中，隨后將形成柵堆疊。為避免后繼處理對(duì)于溝道層1009造成影響或者在該凹入中留下不必要的材料從而影響后繼柵堆疊的形成，可以在該凹入中填充一材料層以占據(jù)柵堆疊的空間(因此，該材料層可以稱作“犧牲柵”)。例如，這可以通過在圖3所示的結(jié)構(gòu)上淀積氮化物，然后對(duì)淀積的氮化物進(jìn)行回蝕如RIE?？梢砸源笾麓怪庇谝r底表面的方向進(jìn)行RIE，氮化物可僅留在凹入內(nèi)，形成犧牲柵1015，如圖4所示。這種情況下，犧牲柵1015可以基本上填滿上述凹入。

可選地，還可以對(duì)第二源/漏層的上部1007-2和第三源/漏層1011進(jìn)一步摻雜，特別是在上述原位摻雜濃度不夠的情況下。具體地，如圖5所示，可以在圖4所示的結(jié)構(gòu)上形成摻雜劑源層1017。例如，摻雜劑源層1017可以包括氧化物如氧化硅，其中含有摻雜劑。對(duì)于n型器件，可以包含n型摻雜劑；對(duì)于p型器件，可以包含p型摻雜劑。在此，為了減少摻雜劑源層1017對(duì)用于另一器件(第一半導(dǎo)體器件)的第二源/漏層下部1007-1的影響(特別是在第一半導(dǎo)體器件和第二半導(dǎo)體器件的源/漏區(qū)具有不同摻雜特性的情況下)，摻雜劑源層1017可以形成為第二半導(dǎo)體器件的有源區(qū)的側(cè)壁上的側(cè)墻(spacer)的形式(由于犧牲柵1015的存在，該側(cè)墻事實(shí)上形成于第二源/漏層的上部1007-2和第三源/漏層1011的側(cè)壁上)。例如，可以通過例如化學(xué)氣相淀積(CVD)或原子層淀積(ALD)等大致共形地在圖4所示結(jié)構(gòu)的表面上淀積一薄膜，然后沿大致垂直于襯底表面的方向?qū)υ摫∧みM(jìn)行RIE，來得到側(cè)墻形式的摻雜劑源層1017。

然后，如圖6所示，可以通過例如退火，激活原位摻雜的雜質(zhì)或者進(jìn)一步使摻雜劑源層1017中包含的摻雜劑進(jìn)入有源區(qū)中，從而在其中形成摻雜區(qū)，如圖中的陰影部分所示。更具體地，可以在第三源/漏層1011中形成第二半導(dǎo)體器件的源/漏區(qū)之一S/D-t1，且在第二源/漏層的上部1007-2中形成第二半導(dǎo)體器件的另一源/漏區(qū)S/D-t2。之后，可以去除摻雜劑源層1017。

另外，盡管有犧牲柵1015存在，但是摻雜劑也可以經(jīng)由第二源/漏層的上部1007-2和第三源/漏層1011而進(jìn)入第二溝道層1009中，從而在第二溝道層1009的上下兩端處形成一定的摻雜分布(圖中未示出)。這種摻雜分布可以降低器件導(dǎo)通時(shí)源/漏區(qū)之間的電阻，從而提升器件性能。

接下來，可以針對(duì)第一半導(dǎo)體器件進(jìn)行類似處理。為了保護(hù)第二半導(dǎo)體器件的有源區(qū)(特別是源/漏區(qū))在后繼處理中不受影響(特別是為了抑制摻雜劑交叉污染)，可以在其外周形成保護(hù)層1019，如圖7所示。這種保護(hù)層1019也可以形成為側(cè)墻形式。

然后，可以限定第一半導(dǎo)體器件的有源區(qū)。如圖7所示，可以在存在硬掩模1013以及保護(hù)層1019的情況下，依次第二源/漏層1007的下部1007-1、第一溝道層1005和第一源/漏層1003進(jìn)行選擇性刻蝕如RIE。在此，刻蝕進(jìn)行到第一源/漏層1003的底面處。但是，本公開不限于此。例如，刻蝕可以進(jìn)行到第一源/漏層1003中，但并未進(jìn)行到第一源/漏層1003的底面處，從而第一源/漏層1003的上部被刻蝕，而下部基本未變。于是，刻蝕后第二源/漏層1007的下部1007-1、第一溝道層1005和第一源/漏層1003(或其上部)形成柱狀(在本示例中，圓柱狀)。RIE例如可以按大致垂直于襯底表面的方向進(jìn)行，從而該柱狀也大致垂直于襯底表面。

然后，同樣地可以使第一溝道層1005的外周相對(duì)于第二源/漏層1007的下部1007-1以及第一源/漏層1003(或其上部)的外周凹入(在該示例中，沿大致平行于襯底表面的橫向方向凹入)，參見附圖8。例如，這可以通過相對(duì)于第二源/漏層1007和第一源/漏層1003，進(jìn)一步選擇性刻蝕第一溝道層1005來實(shí)現(xiàn)。同樣地，這也可以通過數(shù)字刻蝕來實(shí)現(xiàn)。

這樣，就限定了第一半導(dǎo)體器件的有源區(qū)(刻蝕后的第二源/漏層的下部1007-1、第一溝道層1005和第一源/漏層1003)。在該示例中，有源區(qū)大致呈柱狀，且與第一半導(dǎo)體器件的有源區(qū)基本上對(duì)準(zhǔn)(因?yàn)槔孟嗤难谀?。在有源區(qū)中，第二源/漏層的下部1007-1和第一源/漏層1003(或其上部)的外周可以實(shí)質(zhì)上對(duì)準(zhǔn)，而第一溝道層1005的外周相對(duì)凹入。如上所述，在該凹入中可以形成犧牲柵1021，如圖8所示。犧牲柵1021例如可以包括氮化物。如上所述，這可以通過淀積氮化物并回蝕來實(shí)現(xiàn)。為了改善選擇性或工藝控制，在淀積氮化物之前，還可以淀積一層薄氧化物(例如，厚度為約1-5nm)。

類似地，可以可選地對(duì)第二源/漏層的下部1007-1和第一源/漏層1003進(jìn)一步摻雜，特別是在上述原位摻雜濃度不夠的情況下。具體地，如圖9所示，可以在圖8所示的結(jié)構(gòu)上形成摻雜劑源層1023。例如，摻雜劑源層1023可以包括氧化物如氧化硅，其中含有摻雜劑。對(duì)于n型器件，可以包含n型摻雜劑；對(duì)于p型器件，可以包含p型摻雜劑。在此，摻雜劑源層1023可以是一薄膜，從而可以通過例如CVD或ALD等大致共形地淀積在圖8所示結(jié)構(gòu)的表面上。

然后，可以通過例如退火，激活原位摻雜的雜質(zhì)或者進(jìn)一步使摻雜劑源層1023中包含的摻雜劑進(jìn)入有源區(qū)中，從而在其中形成摻雜區(qū)，如圖9中的陰影部分所示。更具體地，可以在第二源/漏層的下部1007-1中形成第一半導(dǎo)體器件的源/漏區(qū)之一S/D-b1，且在第一源/漏層1003中形成第一半導(dǎo)體器件的另一源/漏區(qū)S/D-b2。由于保護(hù)層1019的存在，可以抑制摻雜劑源層1023中的摻雜劑進(jìn)入第二半導(dǎo)體器件的有源區(qū)中。之后，可以通過例如選擇性刻蝕，去除摻雜劑源層1023和保護(hù)層1019，如圖10所示。

在該示例中，摻雜劑源層1023包括沿襯底1001的水平表面延伸的部分，從而甚至可以在襯底1001的表面處形成摻雜區(qū)，該摻雜區(qū)延伸超出柱狀有源區(qū)的外周。這樣，在后繼工藝中可以容易地通過該摻雜區(qū)電連接到源/漏區(qū)S/D-b2。

在以上示例中，通過從摻雜劑源層向有源區(qū)中驅(qū)入(drive in)摻雜劑來形成源/漏區(qū)，但是本公開不限于此。例如，可以通過離子注入、等離子體摻雜等方式，來形成源/漏區(qū)。

在以上示例中，針對(duì)第一半導(dǎo)體器件和第二半導(dǎo)體器件，分別進(jìn)行有源區(qū)限定。但是，本公開不限于此?？梢葬槍?duì)第一半導(dǎo)體器件和第二半導(dǎo)體器件一同進(jìn)行有源區(qū)限定。例如，在以上結(jié)合圖3的描述中，選擇性刻蝕并非停止于第二源/漏層1007的上部，而是繼續(xù)向下進(jìn)行，直至第一源/漏層1003(刻蝕至其底面或中部)。這樣，刻蝕后第三源/漏層1011、第二溝道層1009、第二源/漏層1007、第一溝道層1005和第一源/漏層1003(或其上部)呈柱狀。然后，可以使第一溝道層1005和第二溝道層1009相對(duì)凹入。例如，這可以通過相對(duì)于第三源/漏層1011、第二源/漏層1007和第一源/漏層1003(SiGe)選擇性刻蝕第一溝道層1005和第二溝道層1009(Si)來實(shí)現(xiàn)。通過淀積氮化物并回蝕，可以在第一溝道層1005和第二溝道層1009的凹入中同時(shí)形成犧牲柵。

另外，在以上示例中，針對(duì)第一半導(dǎo)體器件和第二半導(dǎo)體器件，分別利用相應(yīng)的摻雜劑源層進(jìn)行源/漏區(qū)的補(bǔ)充摻雜。但是，本公開不限于此?？梢葬槍?duì)第一半導(dǎo)體器件和第二半導(dǎo)體器件一同進(jìn)行源/漏區(qū)的補(bǔ)充摻雜。例如，在如上所述限定了第一半導(dǎo)體器件和第二半導(dǎo)體器件的有源區(qū)(并形成犧牲柵)之后，可以在第一半導(dǎo)體器件和第二半導(dǎo)體器件二者的有源區(qū)的側(cè)壁上形成相同的摻雜劑源層，并將其中的摻雜劑驅(qū)入有源層中。

可選地，為了降低接觸電阻，可以在源/漏區(qū)的表面處形成硅化物1025，如圖11所示。例如，這可以通過在圖10所示的結(jié)構(gòu)上淀積一層金屬層(例如，Ni、NiPt或Co)，并進(jìn)行退火以使該金屬層與半導(dǎo)體材料發(fā)生硅化反應(yīng)，來生成硅化物1025。在該示例中，硅化物1025還形成在襯底1001的表面上。隨后，可以去除未反應(yīng)的剩余金屬。

可以在有源區(qū)周圍形成隔離層，以實(shí)現(xiàn)電隔離。在此，為配合下述柵堆疊和電接觸層的形成，隔離層分多層形成。

例如，如圖12所示，可以在圖11所示的結(jié)構(gòu)上淀積氧化物1027，并對(duì)其進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)。CMP可以停止于第二硬掩膜層1013-2(氮化物)。然后，如圖13所示，可以回蝕平坦化的氧化物，以形成第一隔離層1027。在此，隔離層1027的頂面可以位于第一溝道層1005的頂面與底面之間，這有助于形成自對(duì)準(zhǔn)的柵堆疊。由于犧牲柵1015、1021的存在，可以避免隔離層1027的材料進(jìn)入要容納柵堆疊的上述凹入中。

之后，如圖14所示，可以去除犧牲柵1021，以釋放第一半導(dǎo)體層1005的凹入中的空間。例如，可以通過選擇性刻蝕，來去除犧牲柵1021(氮化物)。在該示例中，由于犧牲柵1015以及第二硬掩模層1013-2同樣是氮化物，故而其也被去除。此外，在去除犧牲柵1021、1015之后，還可以進(jìn)行清洗，以清潔溝道層1005、1009的表面(例如，去除表面可能存在的氧化層)。在清洗過程中，第一硬掩模層1013-1也可以被去除。

然后，如圖15所示，可以在第一溝道層1005的凹入中形成柵堆疊。具體地，可以在圖14所示的結(jié)構(gòu)上依次淀積第一柵介質(zhì)層1029和第一柵導(dǎo)體層1031，并對(duì)所淀積的第一柵導(dǎo)體層1031(以及可選地第一柵介質(zhì)層1029)進(jìn)行回蝕，使其在凹入之外的部分的頂面不高于且優(yōu)選低于第一溝道層1005的頂面。例如，第一柵介質(zhì)層1029可以包括高K柵介質(zhì)如HfO₂；第一柵導(dǎo)體層1031可以包括金屬柵導(dǎo)體。另外，在第一柵介質(zhì)層1029和第一柵導(dǎo)體層1031之間，還可以形成功函數(shù)調(diào)節(jié)層。在形成第一柵介質(zhì)層1029之前，還可以形成例如氧化物的界面層。

這樣，第一半導(dǎo)體器件的柵堆疊可以嵌入并自對(duì)準(zhǔn)到第一半導(dǎo)體層1005的凹入中，從而與第一溝道層1005的整個(gè)高度相交迭。

另外，在第二溝道層1009的凹入中，也嵌入了第一柵介質(zhì)層1029和第一柵導(dǎo)體層1031的疊層。

接下來，可以對(duì)柵堆疊的形狀進(jìn)行調(diào)整，以便于后繼互連制作。例如，可以在圖15所示的結(jié)構(gòu)上形成光刻膠(未示出)。該光刻膠例如通過光刻構(gòu)圖為覆蓋柵堆疊露于凹入之外的一部分(在該示例中，圖中左半部)，且露出柵堆疊露于凹入之外的另一部分(在該示例中，圖中右半邊)。然后，可以光刻膠為掩模，對(duì)第一柵導(dǎo)體層1031進(jìn)行選擇性刻蝕如RIE。這樣，第一柵導(dǎo)體層1031除了留于凹入之內(nèi)的部分之外，被光刻膠遮擋的部分得以保留，如圖16所示。隨后，可以通過該部分來實(shí)現(xiàn)到柵堆疊的電連接。

根據(jù)另一實(shí)施例，也可以進(jìn)一步對(duì)第一柵介質(zhì)層1029進(jìn)行選擇性刻蝕如RIE(圖中未示出)。之后，可以去除光刻膠。

然后，如圖17所示，可以在圖16所示的結(jié)構(gòu)上淀積氧化物，并對(duì)其回蝕，以形成第二隔離層1033。在回蝕之前，可以對(duì)淀積的氧化物進(jìn)行平坦化處理如CMP。在此，隔離層1033的頂面可以位于第二源/漏層1007的頂面與底面之間(優(yōu)選地，位于第二源/漏層的下部1007-1的頂面與底面之間)，這有助于形成與第一半導(dǎo)體器件的源/漏區(qū)S/D-b1以及第二半導(dǎo)體器件的源/漏區(qū)S/D-t2相鄰接的電接觸層。

接著，如圖18所示，可以在圖17所示的結(jié)構(gòu)上，通過淀積導(dǎo)電材料并對(duì)其回蝕，來形成電接觸層1037。例如，電接觸層1037可以包括金屬如W。電接觸層1037的頂面可以低于第二源/漏層1007的頂面(優(yōu)選地，不低于第二源漏層的上部1007-2的底面)。優(yōu)選地，在淀積導(dǎo)電材料之前，可以去除暴露在外的高K柵介質(zhì)層1029，并且還可以先淀積一層阻擋層1035如TiN。

接下來，可以對(duì)電接觸層1037的形狀進(jìn)行調(diào)整，以便于后繼互連制作。例如，如圖19所示，可以利用光刻，將電接觸層1037構(gòu)圖為其一部分(在該示例中，圖中右側(cè)部分)相對(duì)于其余部分橫向伸出。隨后，可以通過該伸出部分來實(shí)現(xiàn)到電接觸層1037的電連接。優(yōu)選地，電接觸層1037環(huán)繞第二源/漏層1007，這有助于減小接觸電阻。

同樣地，還可以進(jìn)一步淀積阻擋層1039如TiN。這樣，阻擋層1035和1039可以將電接觸層1037包封在內(nèi)，以阻擋其擴(kuò)散。

另外，還可以去除阻擋層1035、1039用于包封電接觸層1037的部分之外的多余部分，以避免其對(duì)器件性能造成影響(例如，在隔離層中存在導(dǎo)電的阻擋層可能會(huì)導(dǎo)致錯(cuò)誤的電連接、寄生電容等問題)。例如，這可以如下進(jìn)行。如圖20所示，可以利用例如光刻，去除阻擋層1035、1039在第二隔離層1031上的一部分橫向延伸部分。然后，如圖21所示，可以在圖20所示的結(jié)構(gòu)上，通過例如淀積氧化物并對(duì)其回蝕，形成第三隔離層1041。第三隔離層1041的頂面可以高于電接觸層1037的頂面，但是低于第二溝道層1009的底面。之后，可以去除被第三隔離層1041暴露在外的阻擋層1035、1039。這樣，阻擋層1035、1039基本上只在電接觸層1037的外周上延伸(稍有超出，以確保余量)以便包封電接觸層1037。

在該示例中，針對(duì)第一半導(dǎo)體器件和第二半導(dǎo)體器件，形成了公共的電接觸層1037。當(dāng)然，本公開不限于此?？梢葬槍?duì)它們形成分離的電接觸層，例如在第一半導(dǎo)體器件和第二半導(dǎo)體器件中相對(duì)的源/漏層并不電連接的情況下。

接下來，可以類似地形成第二半導(dǎo)體器件的柵堆疊。例如，如圖22所示，可以在圖21所示的結(jié)構(gòu)上淀積氧化物，并對(duì)其回蝕，以形成第四隔離層1043。在回蝕之前，可以對(duì)淀積的氧化物進(jìn)行平坦化處理如CMP。CMP可以停止于第三源/漏層1011或硅化物1025。在此，隔離層1043的頂面可以位于第二溝道層1009的頂面與底面之間，這有助于形成自對(duì)準(zhǔn)的柵堆疊。由于第一柵介質(zhì)層1029和第一柵導(dǎo)體層1031的存在，可以避免隔離層1043的材料進(jìn)入要容納柵堆疊的上述凹入中。

之后，如圖23所示，可以去除第一柵介質(zhì)層1029和第一柵導(dǎo)體層1031，以釋放第二溝道層1011的凹入中的空間，并在該空間中形成第二半導(dǎo)體器件的柵堆疊，包括第二柵介質(zhì)層1045和第二柵導(dǎo)體層1047。同樣地，可以對(duì)可以對(duì)柵堆疊的形狀進(jìn)行調(diào)整，以便于后繼互連制作。關(guān)于第一柵介質(zhì)層和第二柵導(dǎo)體層的材料以及它們的形成工藝，可以參見以上結(jié)合圖14-16的描述。這里需要指出的是，第二柵介質(zhì)層1045與第一柵介質(zhì)層1029不必相同，第二柵導(dǎo)體層1047與第一柵導(dǎo)體層1031不必相同。

這樣，第二半導(dǎo)體器件的柵堆疊可以嵌入且自對(duì)準(zhǔn)到凹入中，從而與第二溝道層1011的整個(gè)高度相交迭。

然后，可以如圖24所示，在圖23所示的結(jié)構(gòu)上形成層間電介質(zhì)層1049。例如，可以淀積氧化物并對(duì)其進(jìn)行平坦化如CMP來形成層間電介質(zhì)層1049。在層間電介質(zhì)層1049中，可以形成到第一半導(dǎo)體器件和第二半導(dǎo)體器件各自的源/漏區(qū)以及柵導(dǎo)體層的電接觸部1051-1～1051-5。這些接觸部可以通過在層間電介質(zhì)層1049以及隔離層中刻蝕孔洞，并在其中填充導(dǎo)電材料如金屬來形成。

由于柵導(dǎo)體層1031、1047以及電接觸層延1037伸超出有源區(qū)外周，從而可以容易地形成相應(yīng)的接觸部1051-2～1051-4。另外，由于襯底1001中的摻雜區(qū)延伸超出有源區(qū)之外，從而可以容易地形成相應(yīng)接觸部1051-5。

如圖24所示，根據(jù)該實(shí)施例的半導(dǎo)體器件包括沿豎直方向疊置的第一半導(dǎo)體器件和第二半導(dǎo)體器件。第一半導(dǎo)體器件包括沿豎直方向疊置的第一源/漏層1003、第一溝道層1005和第二源/漏層1007(或其下部1007-1)。第一溝道層1005橫向凹入，柵堆疊(1029/1031)繞第一溝道層1005的外周形成，且嵌于該凹入中。同樣地，第二半導(dǎo)體器件包括沿豎直方向疊置的第二源/漏層1007(或其上部1007-2)、第二溝道層1009和第三源/漏層1011。第二溝道層1009橫向凹入，柵堆疊(1045/1047)繞第一溝道層1005的外周形成，且嵌于該凹入中。

在該示例中，示出了兩個(gè)器件彼此疊置。但是，本公開不限于此，可以有更多器件在豎直方向上彼此疊置。

根據(jù)本公開實(shí)施例的半導(dǎo)體設(shè)置可以應(yīng)用于各種電子設(shè)備。例如，通過集成多個(gè)這樣的半導(dǎo)體設(shè)置以及其他器件(例如，其他形式的晶體管等)，可以形成集成電路(IC)，并由此構(gòu)建電子設(shè)備。因此，本公開還提供了一種包括上述半導(dǎo)體設(shè)置的電子設(shè)備。電子設(shè)備還可以包括與集成電路配合的顯示屏幕以及與集成電路配合的無(wú)線收發(fā)器等部件。這種電子設(shè)備例如智能電話、計(jì)算機(jī)、平板電腦(PC)、可穿戴智能設(shè)備、移動(dòng)電源等。

根據(jù)本公開的實(shí)施例，還提供了一種芯片系統(tǒng)(SoC)的制造方法。該方法可以包括上述制造半導(dǎo)體設(shè)置的方法。具體地，可以在芯片上集成多種器件，其中至少一些是根據(jù)本公開的方法制造的。

在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。

以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。