本發(fā)明涉及半導體制造領域，特別是指一種SONOS存儲器的工藝方法。

背景技術：

非揮發(fā)性存儲器(NVM)技術，主要有浮柵(floating gate)技術、分壓柵(split gate)技術以及SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)技術。SONOS技術應用廣泛，具有操作電壓低，速度快，容量大等優(yōu)點。目前半導體制造技術中常用的SONOS存儲器陣列如圖1所示，1是襯底，2是多晶硅柵極，3是氧化層/氮化硅/氧化層三明治結構(ONO，包括頂部氧化層303，中間氮化硅層302，溝道氧化層301)。其中氮化硅層302用于電荷存儲，溝道氧化層301為電荷擦寫通道，頂部氧化層303用于防止存儲電荷揮發(fā).4是N型源、漏注入?yún)^(qū)，5是絕緣介質(zhì)側墻(氮化硅或氧化硅材質(zhì))。

SONOS存儲器在編程操作時，對于編程的單元通過在柵極2上加正電壓，P阱1及N型源漏區(qū)4加負電壓，利用FN隧道效應將電子通過溝道氧化層301存儲到氮化硅層302。在擦除操作時在柵極2上加負壓，而N型源漏區(qū)4加正壓將氮化硅302上存儲的電荷擦除。

目前ONO層3一直延伸到側墻5下方，所有整個源漏區(qū)與柵極交疊的區(qū)域溝道氧化層的厚度與器件單元溝道區(qū)上方完全一致。在編程操作時未選中的單元的電壓條件為柵極和P阱加負壓，而N型源端浮空，漏端加正壓，如果原來單元ONO已經(jīng)存儲了電子，N型源漏區(qū)附近ONO內(nèi)存儲的電子數(shù)就會減少，并隨其他單元編程次數(shù)累計，這一現(xiàn)象就是漏端干擾(Drain Disturb)。結合如圖2所示的SONOS存儲器陣列示意圖，圖中包含A、B、C以及用于說明的Target共4個示例存儲單元，當圖中Target單元被編程時，未被選中且已經(jīng)被編程過的B存儲單元將會受到干擾，即Drain Disturb。

圖3所示的表格是存儲區(qū)陣列工作時的偏壓數(shù)據(jù)，包括擦除Erase、編程Program、讀Read電壓。經(jīng)過測量分析，B存儲單元在發(fā)生Drain Disturb時的幾個偏壓數(shù)據(jù)V_WLS/V_BL/V_BPW/V_SL分別為-3.8V/0.6V/-3.8V/Float，由于SONOS管子為N型耗盡管，所以Drain端的電壓會嚴重影響到器件的溝道的電勢。當B存儲單元的溝道電勢增加后，會將原來俘獲在氮化物中的電子拉向溝道，因此降低了器件program狀態(tài)的閾值電壓V_TP，如果Drain Disturb的作用時間偏長就會導致存儲數(shù)據(jù)出錯。

常規(guī)的SONOS存儲器的制造流程大致包括形成ONO層，形成多晶硅層然后刻蝕、退火，之后多晶硅表面再氧化，在多晶硅表面形成很薄的氧化層，之后形成LDD及鹵族注入，形成側墻，源漏注入等工藝。這種工藝由于柵極側墻的厚度較小，形成之后漏端和柵極之間有較大的重疊區(qū)域，漏端電壓容易耦合到溝道中，溝道表面電勢較高，引起Drain Disturb。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題在于提供一種SONOS存儲器的工藝方法，以改善SONOS存儲器漏極干擾的問題。

為解決上述問題，本發(fā)明所述的SONOS存儲器的工藝方法，包括如下的工藝步驟：

第1步，在硅襯底上形成ONO介質(zhì)層，淀積多晶硅并刻蝕形成柵極后退火；再在多晶硅柵極表面形成薄氧化層；

第2步，淀積一層介質(zhì)層并刻蝕，在多晶硅柵極兩側形成第一層側墻；

第3步，進行LDD注入，以及鹵族離子注入；

第4步，淀積介質(zhì)層并刻蝕，在多晶硅柵極兩側再形成第二層側墻；

第5步，進行源區(qū)、漏區(qū)的注入，形成SONOS存儲器。

進一步地，所述第1步，采用化學氣相沉積法形成ONO介質(zhì)層,然后光刻定義并刻蝕以保留溝道區(qū)上方的ONO層。

進一步地，所述第2步，淀積的介質(zhì)層包括但不僅限于氧化硅或氮化硅。

進一步地，所述第4步，淀積的介質(zhì)層包括但不僅限于氧化硅或氮化硅。

進一步地，所述第二層側墻覆蓋在第一層側墻外圍，形成兩層疊加的更厚的復合側墻，使LDD注入、鹵族離子注入以及第5步的源區(qū)、漏區(qū)注入都向遠離多晶硅柵極的方向移動，減小漏區(qū)與多晶硅柵極的重疊區(qū)域。

進一步地，所述兩層側墻減小漏區(qū)與多晶硅柵極的重疊區(qū)域，但仍需保證漏區(qū)與多晶硅柵極的重疊區(qū)域≥0μm。

進一步地，所述第一層側墻沿溝道長度方向的厚度為

本發(fā)明通過在LDD和鹵族離子注入之前介質(zhì)層淀積工藝步驟，使得在LDD和鹵族離子注入之前，多晶硅柵極的側壁被較厚的介質(zhì)層側墻包裹，即形成LDD和鹵族離子注入之前的第一層側墻，使得原來的漏、柵重疊區(qū)向遠離柵極邊緣的方向移動，減小了漏、柵的重疊區(qū)域，漏端耦合到溝道中的電壓減小，因此從漏端耦合到溝道中的電壓被削弱，降低了溝道表面的電勢，Drain Disturb得到改善。

附圖說明

圖1是現(xiàn)有SONOS存儲器的剖面結構示意圖。

圖2是SONOS存儲器陣列的結構示意圖。

圖3是SONOS存儲器陣列工作時的偏壓數(shù)據(jù)。

圖4是本發(fā)明形成雙層側墻的SONOS存儲器剖面結構示意圖。

圖5是隧穿氧化層中垂直電場強度分布圖。

附圖標記說明

1是襯底，2是多晶硅柵極，3是ONO層(包括氧化層301，氮化層302，氧化層303),4是源區(qū)及漏區(qū)，5是側墻(第二層)。

具體實施方式

本發(fā)明所述的SONOS存儲器的工藝方法，包括如下的工藝步驟：

第1步，在硅襯底上采用化學氣相沉積法形成ONO介質(zhì)層,然后光刻定義并刻蝕以保留溝道區(qū)上方的ONO層，淀積多晶硅并刻蝕形成柵極后退火；再在多晶硅柵極表面形成薄氧化層。

第2步，淀積一層如氧化硅或氮化硅的介質(zhì)層并刻蝕，在多晶硅柵極兩側形成第一層側墻。第一層側墻沿溝道長度方向的厚度為

第3步，進行LDD注入，以及鹵族離子注入。

第4步，淀積一層如氧化硅或氮化硅的介質(zhì)層并刻蝕，在多晶硅柵極兩側再形成第二層側墻；所述第二層側墻覆蓋在第一層側墻外圍，形成兩層疊加的更厚的復合側墻，使LDD注入、鹵族離子注入以及第5步的源區(qū)、漏區(qū)注入都向遠離多晶硅柵極的方向移動，減小漏區(qū)與多晶硅柵極的重疊區(qū)域。

第5步，進行源區(qū)、漏區(qū)的注入，以及后續(xù)的常規(guī)工藝，形成SONOS存儲器。

本發(fā)明將柵極側墻形成內(nèi)外兩層，在LDD注入之前形成第一層側墻，在源區(qū)及漏區(qū)注入之前形成第二層及外層側墻，如圖4所示。通過在LDD和鹵族離子注入之前形成第一層側墻，使得原來的漏、柵重疊區(qū)向遠離柵極邊緣的方向移動，減小了漏、柵的重疊區(qū)域，如圖4中虛線圈注處，漏端耦合到溝道中的電壓減小，因此從漏端耦合到溝道中的電壓被削弱，降低了溝道表面的電勢，Drain Disturb得到改善。

圖5所示的是在Vg＝Vb＝-3.8V,Vd＝1.6V,Vs處于floating(Drain Disturb條件)情況下的隧穿氧化層(Tunneling Oxide)中垂直電場分布圖，包含傳統(tǒng)工藝形成的器件、第一側墻厚度為及時的隧穿氧化層中的電場仿真曲線(溝道表面的電勢越小使得底部隧穿氧化層中的電場越小，漏端干擾越弱)，在本發(fā)明結構中，隧穿氧化層中垂直電場明顯比傳統(tǒng)結構的要低，從而降低了Drain Disturb的影響。

本發(fā)明通過增加柵極側墻的厚度，降低了從漏端耦合到溝道表面的電壓使得溝道表面電勢降低，從而使得底部隧穿氧化層中的電場降低，抑制了編程時非選中單元的漏極干擾現(xiàn)象。不會影響正常的編程和擦除操作。

以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。