本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域,特別是指一種屏蔽柵溝槽型功率MOS器件工藝方法。
背景技術(shù):
屏蔽柵溝槽型功率MOS器件,,是當前廣泛使用的一種功率半導(dǎo)體器件,其是在半導(dǎo)體材料如硅襯底中刻蝕形成溝槽,淀積介質(zhì)層之后填充多晶硅,且多晶硅在溝槽中分為上下兩層。具體的制造工藝是,先在硅襯底上刻蝕出溝槽,然后淀積犧牲氧化層,再淀積襯墊氧化層,然后溝槽內(nèi)填充多晶硅并回刻形成第一層多晶硅,然后淀積多晶硅層間介質(zhì)氧化膜,制作柵氧化層等……,該工藝形成的屏蔽柵溝槽型功率MOS器件,導(dǎo)致Vramp測試性能較差。Vramp測試是對器件柵極加壓并逐漸增加電壓值一直到器件燒壞的測試,可以測得器件的閾值電壓及擊穿電壓。經(jīng)過對失效樣品的分析,發(fā)現(xiàn)器件溝槽柵氧化層的下角處容易發(fā)生燒壞,即如圖1及圖2所示,圖2是圖1的失效部位放大圖。具體分析原因,是由于在屏蔽柵溝槽型功率MOS器件制造工藝中,完成多晶硅層間介質(zhì)氧化膜之后做溝槽柵氧化層氧化時,柵氧化層下角位置(及圖2所示)臨近多晶硅層間介質(zhì)氧化膜氧化受阻,導(dǎo)致膜厚不足,即此處的絕緣介質(zhì)厚度較其他位置的膜更薄,比如經(jīng)過實際測量,下角處的膜厚為41納米,而其他區(qū)域的平均膜厚為54納米,從而下角處的耐壓偏低形成一個易擊穿點,溝槽柵極耐壓不良。
技術(shù)實現(xiàn)要素:
本發(fā)明所要解決的技術(shù)問題在于提供一種屏蔽柵溝槽型功率MOS產(chǎn)品的工藝方法,能改善其Vramp性能。
本發(fā)明所述的屏蔽柵溝槽型功率MOS器件的工藝方法,包含如下的工藝步驟:
第1步,在硅襯底上進行溝槽刻蝕,然后形成犧牲氧化層;
第2步,淀積襯墊氧化層,淀積多晶硅并回刻,形成溝槽內(nèi)的底層多晶硅;
第3步,進行多晶硅層間介質(zhì)膜生長;
第4步,在整個硅片表面生長一層熱氧化層;
第5步,回刻熱氧化層;
第6步,形成柵氧化層;
第7步,淀積多晶硅及回刻,在溝槽內(nèi)形成上層多晶硅。
所述第4步中,形成的熱氧化層厚度為
所述第5步中,回刻熱氧化層,將硅片表面形成的熱氧化層全部去除。
經(jīng)過第4步及第5步的熱氧化層工藝之后,底層多晶硅上表面與溝槽側(cè)壁的夾角處的硅露出面積增加,在第6步形成柵氧化層時,夾角處的硅襯底材質(zhì)更容易氧化,形成的柵氧化層厚度均一性更好。
本發(fā)明所述的屏蔽柵溝槽型功率MOS器件的工藝方法,通過在犧牲氧化層工藝之后,先進行一次熱氧化層工藝,使底層多晶硅的上表面邊角處圓化,即底層多晶硅的上表面與溝槽側(cè)壁的過渡更為平滑,相當于增加了硅襯底材質(zhì)的露出面積,在后續(xù)柵氧化層的生成過程中,柵氧化層生長更好,膜厚均勻性更佳,降低了易擊穿點的產(chǎn)生。
附圖說明
圖1是失效屏蔽柵溝槽型功率MOS器件溝槽柵氧化層的下角處容易發(fā)生燒壞的示意圖。
圖2是圖1的失效部位(虛線圓圈注處)放大圖。
圖3-8是本發(fā)明工藝步驟示意圖。
具體實施方式
本發(fā)明所述的一種屏蔽柵溝槽型功率MOS器件的工藝方法,包含如下的工藝步驟:
第1步,在硅襯底上進行溝槽刻蝕,然后形成犧牲氧化層;如圖3所示。
第2步,淀積襯墊氧化層,淀積多晶硅并回刻,形成溝槽內(nèi)的底層多晶硅;如圖4所示。
第3步,進行多晶硅層間介質(zhì)氧化膜生長;如圖5所示。
第4步,在整個硅片表面生長一層熱氧化層;形成的熱氧化層厚度為如圖6所示。
第5步,回刻熱氧化層;將硅片表面形成的熱氧化層全部去除。經(jīng)過熱氧化層工藝之后,底層多晶硅上表面與溝槽側(cè)壁的夾角過渡更加平滑,露出面積增加。如圖7所示,與熱氧化層工藝之前的圖5所示的幾乎為直角的邊角,圖7中多晶硅上方與溝槽側(cè)壁的過渡明顯更為平滑。
第6步,形成柵氧化層;夾角處的硅襯底材質(zhì)由于與氧接觸面積增大而更容易氧化,形成的柵氧化層厚度均勻性更好。如圖8所示。
第7步,淀積多晶硅及回刻,在溝槽內(nèi)形成上層多晶硅,工藝完成。
經(jīng)過上述工藝,在傳統(tǒng)的易擊穿點位置,實際測得的膜厚為45nm,比傳統(tǒng)的易擊穿點的膜厚41nm厚了約4nm,而Vramp耐壓值則提升了2V。
以上僅為本發(fā)明的優(yōu)選實施例,并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說,本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi),所作的任何修改、等同替換、改進等,均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。