本發(fā)明的實施例是關(guān)于半導(dǎo)體裝置。

背景技術(shù)：

集成電路(IC)以及其它電子裝置常常包含互連場效應(yīng)晶體管(FET)布置，也被稱為金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管(MOSFET)或簡稱為MOS晶體管或裝置。典型的MOS晶體管包含柵極電極以作為控制電極，以及間隔開的源極電極及漏極電極。施加到柵極電極的控制電壓控制穿過源極電極與漏極電極之間的可控制導(dǎo)電通道的電流的流動。

功率晶體管裝置被設(shè)計成耐受存在于功率應(yīng)用中的高電流以及電壓，所述功率應(yīng)用例如運動控制、安全氣囊部署以及汽車燃料噴射器驅(qū)動器。一種類型的功率MOS晶體管是橫向擴散的金屬氧化物半導(dǎo)體(LDMOS)晶體管。在LDMOS裝置中，在通道區(qū)與漏極區(qū)之間提供漂移空間。

LDMOS裝置可被設(shè)計成在高側(cè)配置中操作，在高側(cè)配置中，所有裝置端子相對于襯底電勢而發(fā)生電平移位。已經(jīng)將被配置成用于高側(cè)操作的裝置應(yīng)用在直流到直流轉(zhuǎn)換器中的電源開關(guān)中，直流到直流轉(zhuǎn)換器具有針對高側(cè)以及低側(cè)的相應(yīng)LDMOS裝置。具備高側(cè)功能的裝置被設(shè)計成阻止從LDMOS裝置的主體區(qū)到下伏襯底的直接正向偏置或穿通路徑。

LDMOS裝置常常在涉及大于40伏的可操作電壓的例如汽車應(yīng)用等應(yīng)用中使用。常常在LDMOS裝置設(shè)計中阻止由將此高電壓施加到漏極產(chǎn)生的擊穿穿過減小表面場(RESURF)結(jié)構(gòu)。RESURF結(jié)構(gòu)被設(shè)計成在垂直方向以及橫向方向兩者上耗盡LDMOS裝置的漂移空間，從而減小靠近漂移區(qū)處的表面的電場且因此升高裝置的關(guān)閉狀態(tài)擊穿電壓(BVdss)。

一些LDMOS裝置具有“雙重RESURF”結(jié)構(gòu)。例如，在n通道LDMOS裝置中，漂移空間含有上層n型區(qū)以及下層p型區(qū)，其中n型掩埋隔離層在p型區(qū)之下。該結(jié)構(gòu)的雙重性質(zhì)是指耗盡兩個區(qū)域以及減小相關(guān)結(jié)區(qū)域中的電場。雙重RESURF結(jié)構(gòu)通常將漏極電壓施加到隔離區(qū)以便耗盡n型區(qū)以及p型區(qū)兩者。

然而，在漏極電壓下偏置隔離區(qū)會增加LDMOS裝置的主體與掩埋隔離層之間的場應(yīng)力。擊穿可代替地發(fā)生在主體與掩埋隔離層之間，從而限制擊穿電壓。解決此基于源極/主體的擊穿的先前努力已經(jīng)引入制造挑戰(zhàn)，或使裝置的靜電放電(ESD)以及安全操作區(qū)域(SOA)性能降級。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供一種裝置，包括：半導(dǎo)體襯底；摻雜式隔離障壁，其被安置在所述半導(dǎo)體襯底中以隔離所述裝置；漏極區(qū)，其被安置在所述半導(dǎo)體襯底中且在操作期間將電壓施加到所述漏極區(qū)；以及耗盡阱區(qū)，其被安置在所述半導(dǎo)體襯底中且具有與所述摻雜式隔離障壁以及所述漏極區(qū)一樣的導(dǎo)電類型；所述耗盡阱區(qū)被定位在所述摻雜式隔離障壁與所述漏極區(qū)之間以電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得所述摻雜式隔離障壁在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下被偏置。

優(yōu)選地，進一步包括主體區(qū)，所述主體區(qū)被安置在所述半導(dǎo)體襯底中且在操作期間將通道形成在所述主體區(qū)中，所述漏極區(qū)環(huán)繞所述主體區(qū)。

優(yōu)選地，進一步包括導(dǎo)電活板，所述導(dǎo)電活板由所述半導(dǎo)體襯底支撐且定位在所述耗盡阱區(qū)之上，所述導(dǎo)電活板在操作期間被偏置以耗盡所述耗盡阱區(qū)。

優(yōu)選地，進一步包括安置在所述半導(dǎo)體襯底中的漂移區(qū)，所述漏極區(qū)被安置在所述漂移區(qū)中，且電荷載流子在操作期間漂移穿過所述漂移區(qū)以到達所述漏極區(qū)，所述耗盡阱區(qū)被定位在所述漂移區(qū)與所述摻雜式隔離障壁之間且與所述漂移區(qū)以及所述摻雜式隔離障壁接觸。

優(yōu)選地，所述漂移區(qū)與所述耗盡阱區(qū)構(gòu)成所述半導(dǎo)體襯底中的單一阱的相鄰部分。

優(yōu)選地，所述漂移區(qū)具有與所述耗盡阱區(qū)一樣的摻雜劑濃度分布。

優(yōu)選地，進一步包括被安置在所述半導(dǎo)體襯底中的掩埋阱區(qū)，所述掩埋阱區(qū)在所述漂移區(qū)以及所述耗盡阱區(qū)之下且與所述漂移區(qū)以及所述耗盡阱區(qū)接觸，且所述掩埋阱區(qū)具有與所述漂移區(qū)以及所述耗盡阱區(qū)相反的導(dǎo)電類型以耗盡所述漂移區(qū)以及所述耗盡阱區(qū)。

優(yōu)選地，所述耗盡阱區(qū)包括鄰近于所述摻雜式隔離障壁以及所述漂移區(qū)的一對外部區(qū)段，以及安置在所述外部區(qū)段之間的內(nèi)部區(qū)段；且所述內(nèi)部區(qū)段具有比所述對外部區(qū)段低的摻雜劑濃度水平。

優(yōu)選地，所述摻雜式隔離障壁包括環(huán)形阱區(qū)以及在所述裝置區(qū)域之下從所述環(huán)形阱區(qū)延伸的掩埋隔離層；且所述耗盡阱區(qū)是環(huán)形的且被安置在所述環(huán)形阱區(qū)的內(nèi)側(cè)且與所述環(huán)形阱區(qū)接觸。

優(yōu)選地，進一步包括浮動凹穴阱區(qū)，所述浮動凹穴阱區(qū)被安置在所述耗盡阱區(qū)內(nèi)且具有與所述耗盡阱區(qū)相反的導(dǎo)電類型。

根據(jù)本發(fā)明的另一方面，提供一種裝置，包括：半導(dǎo)體襯底；摻雜式隔離障壁，其被安置在所述半導(dǎo)體襯底中、具有第一導(dǎo)電類型且限定裝置區(qū)域；主體區(qū)，其被安置在所述半導(dǎo)體襯底中、具有第二導(dǎo)電類型，且在操作期間將通道形成在所述主體區(qū)中；漂移區(qū)，其被安置在所述裝置區(qū)域內(nèi)的所述半導(dǎo)體襯底中、具有所述第一導(dǎo)電類型，且電荷載流子在退出所述通道之后在操作期間漂移穿過所述漂移區(qū)；漏極區(qū)，其被安置在所述漂移區(qū)內(nèi)、被布置在所述主體區(qū)的外側(cè)的所述裝置區(qū)域內(nèi)、具有所述第一導(dǎo)電類型，且在操作期間將電壓施加到所述漏極區(qū)；以及耗盡阱區(qū)，其被安置在所述半導(dǎo)體襯底中且具有所述第一導(dǎo)電類型；其中所述耗盡阱區(qū)被定位在所述摻雜式隔離障壁與所述漂移區(qū)之間且與所述摻雜式隔離障壁以及所述漂移區(qū)接觸以電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得跨越所述耗盡阱區(qū)的電壓降在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下偏置所述摻雜式隔離障壁。

優(yōu)選地，所述漏極區(qū)環(huán)繞所述主體區(qū)。

優(yōu)選地，進一步包括導(dǎo)電活板，所述導(dǎo)電活板由所述半導(dǎo)體襯底支撐且定位在所述耗盡阱區(qū)之上，所述導(dǎo)電活板在操作期間被偏置以耗盡所述耗盡阱區(qū)。

優(yōu)選地，所述漂移區(qū)與所述耗盡阱區(qū)構(gòu)成所述半導(dǎo)體襯底中的單一阱的相鄰部分，以使得所述漂移區(qū)具有與所述耗盡阱區(qū)一樣的摻雜劑濃度分布。

優(yōu)選地，所述耗盡阱區(qū)包括鄰近于所述摻雜式隔離障壁以及所述漂移區(qū)的一對外部區(qū)段，以及安置在所述外部區(qū)段之間的內(nèi)部區(qū)段；且所述內(nèi)部區(qū)段具有比所述對外部區(qū)段低的摻雜劑濃度水平。

優(yōu)選地，進一步包括浮動凹穴阱區(qū)，所述浮動凹穴阱區(qū)被安置在所述耗盡阱區(qū)內(nèi)且具有與所述耗盡阱區(qū)相反的導(dǎo)電類型。

根據(jù)本發(fā)明的另一方面，提供一種制造晶體管的方法，所述方法包括：執(zhí)行第一植入以形成摻雜式隔離障壁的區(qū)，所述摻雜式隔離障壁隔離所述晶體管；執(zhí)行第二植入以形成阱區(qū)；以及執(zhí)行第三植入以形成在操作期間將電壓施加到的漏極區(qū)，所述第一、第二以及第三植入被配置成植入具有共同導(dǎo)電類型的摻雜劑；其中所述第二植入被配置成使得所述阱區(qū)電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得所述摻雜式隔離障壁在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下被偏置。

優(yōu)選地，所述第二植入被配置成使得所述阱區(qū)具有被配置為電荷載流子在操作期間漂移穿過以到達所述漏極區(qū)的漂移區(qū)的第一部分，以及被安置在所述摻雜式隔離障壁的所述區(qū)與所述漂移區(qū)之間的第二部分。

優(yōu)選地，除了所述阱區(qū)域的部分之外，所述第二植入將摻雜劑提供在整個所述阱區(qū)的阱區(qū)域中；執(zhí)行所述第三植入包括經(jīng)由擴散而將所述第二植入的所述摻雜劑驅(qū)動到所述部分中，以使得所述阱區(qū)具有較低內(nèi)部摻雜劑濃度水平以用于耗盡位于所述摻雜式隔離障壁與所述漏極區(qū)之間的所述阱區(qū)。

優(yōu)選地，進一步包括執(zhí)行第四植入以在所述阱區(qū)內(nèi)形成凹穴阱區(qū)，所述第四植入被配置成使得所述凹穴阱區(qū)與所述阱具有不同導(dǎo)電類型。

附圖說明

組件及諸圖未必按比例繪制，而是強調(diào)說明各種實施例的原理。此外，在圖式中，相同的附圖標(biāo)號貫穿不同的視圖指代相對應(yīng)的零件。

圖1是根據(jù)一個實施例的具有自調(diào)式隔離偏置的示例性n通道LDMOS(或NLDMOS)晶體管的橫截面示意圖。

圖2是根據(jù)一個實施例的具有自調(diào)式隔離偏置的另一示例性n通道LDMOS晶體管的橫截面示意圖。

圖3是根據(jù)一個實施例的用以構(gòu)造具有自調(diào)式隔離偏置的n通道LDMOS晶體管的示例性制造序列的流程圖。

具體實施方式

描述橫向擴散的金屬氧化物半導(dǎo)體(LDMOS)以及具有自調(diào)式隔離偏置的其它功率晶體管裝置以及電子設(shè)備的實施例，以及制造此類裝置的方法?？墒褂脤⒏綦x區(qū)耦合到被施加到漏極區(qū)的偏壓電壓的阱區(qū)而將隔離區(qū)局部地上升到偏置電壓電平。阱區(qū)被定位成且另外被配置成耗盡電荷載流子。因此，跨越耗盡阱區(qū)維持施加到漏極區(qū)的一些偏置電壓。因此，偏置電壓的僅一部分傳遞到隔離區(qū)上。耗盡阱區(qū)因此提供隔離電勢的局部偏置或上升。

隔離電勢的自我調(diào)整以及局部上升避免在原本將建立裝置的擊穿電壓電平的電壓電平下偏置隔離區(qū)。隨著裝置主體與隔離區(qū)之間存在顯著更小的電壓應(yīng)力，可實現(xiàn)高得多的擊穿電壓電平(例如，BVDSS電平)。

將耗盡阱區(qū)合并到裝置的外圍中而非核心裝置區(qū)域中。外圍位置可為有用的，因為對于大功率裝置，裝置的外圍區(qū)域大小是相對可忽略的。另外，通過擴散而非利用金屬進行硬接線而將耗盡阱區(qū)與漏極連接。因此，整體裝置大小可減小。因此，與裝置大小相關(guān)的性能參數(shù)(例如電阻)不會受到不利影響。

耗盡阱區(qū)還沿著裝置外圍保護深溝槽隔離(DTI)區(qū)。因為耗盡阱區(qū)局部地偏置鄰近于DTI區(qū)的隔離區(qū)，所以在不增加裝置覆蓋面積的情況下自然地提供針對DTI區(qū)的額外擊穿保護。

可將漏極區(qū)定位在裝置核心內(nèi)以促進電耦合漏極區(qū)以及隔離區(qū)。在對稱布局以及其它布局中，漏極區(qū)被配置為環(huán)繞內(nèi)部裝置主體(以及源極區(qū))的外部漏極區(qū)。外部漏極-內(nèi)部主體/源極布置允許將耗盡阱區(qū)放置在隔離區(qū)與漏極區(qū)之間。在一些狀況下，耗盡阱區(qū)是環(huán)繞漏極區(qū)的漂移區(qū)的橫向延伸。用以形成漂移區(qū)的相同植入可用以形成耗盡阱區(qū)以及漂移區(qū)兩者。

使用耗盡阱區(qū)以耦合外部漏極區(qū)以及隔離區(qū)還不需要將裝置主體與隔離區(qū)橫向隔開。在內(nèi)部漏極布置中，通過外延層的一部分將主體區(qū)與隔離區(qū)隔開，在該外延層的一部分中，形成晶體管區(qū)(例如)以維持高電壓。外延層的該部分不再為必要的。在一些狀況下，外延層的部分的寬度大約為4微米。因此，盡管將耗盡阱區(qū)合并到裝置外圍中，但裝置覆蓋面積可大致保持相同。

實際上，裝置覆蓋面積可減小。面積節(jié)省是因缺乏隔離觸點而實現(xiàn)。代替地，經(jīng)由耗盡阱區(qū)建立隔離區(qū)的電壓。隔離觸點不再為必要的。隔離觸點的缺乏可與模擬裝置結(jié)合使用，在模擬裝置中，裝置外圍構(gòu)成總裝置覆蓋面積的較大部分。

可使用用以形成裝置的漂移區(qū)的植入來形成耗盡阱區(qū)。也可使用可用的植入來形成其它區(qū)。例如，用以耗盡耗盡阱區(qū)的掩埋阱區(qū)可被配置成形成用以耗盡漂移區(qū)的RESURF區(qū)。因此，可避免制造成本增加。

針對隔離電勢的自我調(diào)整的外部漏極布置還適用于在裝置制造期間提供較寬的工藝窗口?？闪硗庥蓳诫s劑濃度水平的偏差以及變化引起的問題得以避免。外部漏極布置為工藝誤差提供更大空間。

還避免對裝置性能產(chǎn)生不利影響。例如，運用外部漏極布置對隔離電勢進行自我調(diào)整并不減小漏極區(qū)的整體大小。漏極區(qū)收集次級電荷載流子的能力并不受妨礙。因此，裝置的安全操作區(qū)域(SOA)不受影響。電流路徑的大小也未減小。要是耗盡阱區(qū)位于裝置外圍中，漂移區(qū)的電阻也不受影響。出于這些原因，避免對裝置的導(dǎo)通電阻(Rdson)產(chǎn)生不利影響。

圖1是根據(jù)一個實施例構(gòu)造的LDMOS裝置20的例子的示意性橫截面圖。在這個實施例中，裝置20被配置為n通道裝置。裝置20可被配置為RESURF晶體管。在這個例子中，裝置20具有雙重RESURF布置。

裝置20包含半導(dǎo)體襯底22，半導(dǎo)體襯底22又可包含若干外延層24。在這個例子中，半導(dǎo)體襯底22包含生長在原始塊狀襯底26上的單一p型外延層24。在一些狀況下，原始襯底26可為重摻雜p型襯底，例如具有多個外延層的p型襯底。襯底22可被襯底接觸區(qū)(未示出)偏置。裝置20可替代地或另外包含形成一個或更多裝置區(qū)的非外延層。

半導(dǎo)體襯底22的所述層中的任何一或多者可包含硅。在其它實施例中，可使用替代或額外的半導(dǎo)體材料。半導(dǎo)體襯底22的結(jié)構(gòu)、材料以及其它特性可不同于示出的例子。盡管所公開的實施例可用于增加與塊狀襯底有關(guān)的擊穿電壓，但所公開的實施例不限于塊狀襯底。例如，半導(dǎo)體襯底22可為絕緣體上硅(SOI)襯底或包含絕緣體上硅(SOI)襯底。半導(dǎo)體襯底22中可包含額外、較少或替代層。例如，可包含任何數(shù)目個額外半導(dǎo)體及/或非半導(dǎo)體層。因此，所公開的裝置不限于(例如)塊狀硅襯底或包含外延生長層的襯底，且代替地可被廣泛多種其它類型的半導(dǎo)體襯底支撐。

圖1中描繪裝置20的裝置區(qū)域28。在這種狀況下，裝置區(qū)域28具有兩個鏡面?zhèn)?。例如，裝置20可圍繞中心區(qū)(例如，主體區(qū))橫向?qū)ΨQ，如下文所描述。在其它狀況下，裝置20也在另一橫向方向上對稱。在另外其它狀況下，裝置20并非橫向?qū)ΨQ。例如，裝置區(qū)域20可僅與圖1中示出的裝置區(qū)域20的一側(cè)對應(yīng)。

裝置區(qū)域28可由一個或多個裝置隔離層或半導(dǎo)體襯底22中的其它區(qū)(例如，外延層24)限定。所述區(qū)可為摻雜式半導(dǎo)體區(qū)及/或未摻雜(例如，電介質(zhì))區(qū)或包含摻雜式半導(dǎo)體區(qū)及/或未摻雜(例如，電介質(zhì))區(qū)。在這個例子中，裝置區(qū)域28是由深溝槽隔離(DTI)環(huán)29限定。通過深溝槽隔離(DTI)環(huán)29將裝置區(qū)域28中的結(jié)構(gòu)與襯底22的剩余部分橫向隔離。

提供摻雜式隔離障壁以供進一步隔離裝置20?？裳刂b置區(qū)域28的外圍安置摻雜式隔離障壁。摻雜式隔離障壁可包含沿著裝置區(qū)域28的外圍提供在DTI環(huán)29內(nèi)的若干摻雜式隔離層以及隔離區(qū)。摻雜式隔離障壁的所述層以及區(qū)可橫向及/或以另外的方式環(huán)繞裝置區(qū)域28的剩余部分以供進一步隔離裝置20。例如，摻雜式隔離障壁的所述區(qū)或?qū)涌尚纬善渲邪仓糜醒b置20的有源組件的隔離槽。隔離槽包含底部以及從底部向上延伸的側(cè)壁。在這個例子中，摻雜式隔離障壁包含限定隔離槽的底部的掩埋隔離層30。摻雜式隔離障壁還包含限定隔離槽的側(cè)壁的環(huán)形隔離阱32、34。隔離阱32、34彼此堆疊。隔離阱34與掩埋隔離層30接觸以電連接裝置20的摻雜式隔離障壁。在其它狀況下，單一阱或額外阱可用以限定側(cè)壁。在這個例子中，在p型襯底的情況下，摻雜式隔離障壁的所述區(qū)以及層是n型區(qū)。

裝置20的核心裝置區(qū)域36在摻雜式隔離障壁內(nèi)。核心裝置區(qū)域36可與其中安置有裝置20的有源組件的裝置區(qū)域28的子集對應(yīng)。在圖1的對稱例子中，核心裝置區(qū)域36與從外部端子(例如，如下文所描述的漏極區(qū))向內(nèi)延伸的區(qū)域?qū)?yīng)。掩埋隔離層30跨越核心裝置區(qū)域36的整個橫向范圍延伸。在這個例子中，核心裝置區(qū)域36的橫向范圍是由沿著襯底22的表面40安置的隔離區(qū)38限定。隔離區(qū)38從DTI區(qū)29向內(nèi)橫向延伸。在這種狀況下，隔離區(qū)38是淺溝槽隔離(STI)區(qū)。因此，隔離區(qū)38可為環(huán)形的以橫向環(huán)繞核心裝置區(qū)域36。

裝置20可包含若干其它隔離區(qū)(例如，STI區(qū))以進一步限定裝置20的有源區(qū)域。在這個例子中，裝置20包含建立裝置的導(dǎo)電路徑的漂移部分的長度的場隔離區(qū)42。可包含額外或替代的隔離區(qū)。在其它狀況下，裝置20包含較少隔離區(qū)。例如，裝置20可被配置成具有有源漂移布置。

掩埋隔離層30可在半導(dǎo)體襯底22的外延層24生長之前形成在半導(dǎo)體襯底22中。掩埋n型層可因此在核心裝置區(qū)域36中跨越安置的區(qū)且在安置的區(qū)之下橫向延伸，且稍后形成。掩埋隔離層30可替代地或另外輔助耗盡裝置20的漂移區(qū)以支持RESURF效應(yīng)，如下文所描述。

摻雜式隔離障壁的所述層以及區(qū)中的一或多者可具有摻雜劑濃度水平及/或以另外的方式被配置成用于高電壓(HV)操作(例如，其中裝置20的端子相對于半導(dǎo)體襯底22發(fā)生電平移位的高側(cè)操作，該半導(dǎo)體襯底22可以接地)。例如，隔離障壁層的較高摻雜劑濃度水平可適用于阻止穿通。任何數(shù)目個裝置隔離阱、接收器或掩埋層可或可不彼此連接?？蓪㈩~外、較少或替代的裝置隔離層或隔離區(qū)提供在半導(dǎo)體襯底22中。

在核心裝置區(qū)域36內(nèi)，裝置20包含源極區(qū)44、漏極區(qū)46、其中安置有源極區(qū)44的主體區(qū)48以及其中安置有漏極區(qū)46的漂移區(qū)50。在這個例子中，主體區(qū)48是形成在襯底22的外延層24中的p型阱。主體區(qū)48可經(jīng)由形成在半導(dǎo)體襯底22中的主體區(qū)48的p型阱中或另外形成在p型阱上方的一個或多個重摻雜p型主體接觸區(qū)或電極52而被偏置。每一接觸區(qū)52的摻雜劑濃度可在足夠的電平下以建立到主體區(qū)48的歐姆觸點。

源極區(qū)44以及漏極區(qū)46在圖1的橫截面中示出的橫向維度上彼此橫向隔開。可提供任何數(shù)目個源極區(qū)44或漏極區(qū)46。在這個例子中，源極區(qū)44以及漏極區(qū)46是外延層24的重摻雜n型部分。將重摻雜n型源極區(qū)44安置在主體區(qū)48內(nèi)、主體區(qū)48上及/或另外在主體區(qū)48上方。沿著圖1中示出的橫向維度將重摻雜n型漏極區(qū)46與主體區(qū)48隔開。此隔開限定在源極區(qū)44與漏極區(qū)46之間的裝置的導(dǎo)電路徑。區(qū)44、46或其一部分可在足夠電平下具有摻雜劑濃度以建立歐姆接觸以用于偏置漏極區(qū)46以及源極區(qū)44。在此n通道LDMOS配置中，在漏極-源極電壓Vds下相對于源極區(qū)44偏置漏極區(qū)46。

裝置20包含形成在半導(dǎo)體襯底22的表面40上或上方的一個或多個柵極結(jié)構(gòu)54。在圖1的例子中，裝置20可包含一對柵極結(jié)構(gòu)54或單一環(huán)形柵極結(jié)構(gòu)54。將柵極結(jié)構(gòu)54安置在源極區(qū)44與漏極區(qū)46之間。柵極結(jié)構(gòu)54包含多晶硅或位于柵極電介質(zhì)上或上方的其它導(dǎo)電板。例如，柵極電介質(zhì)可包含沉積或以另外的方式形成在表面40上的二氧化硅(或氧化硅)。

柵極結(jié)構(gòu)54可包含沿著柵極結(jié)構(gòu)54的橫向邊緣安置的一個或多個電介質(zhì)側(cè)壁間隔物56。側(cè)壁間隔物56可覆蓋橫向邊緣以充當(dāng)用以沿著襯底22的表面阻止硅化物短路的硅化物阻斷器。側(cè)壁間隔物56可提供間隔以使柵極結(jié)構(gòu)54的導(dǎo)電組件與源極區(qū)44以及核心裝置區(qū)域36內(nèi)的其它區(qū)或結(jié)構(gòu)分離。在這個例子中，出于對準(zhǔn)目的使用側(cè)壁間隔物56中的一者來限定源極區(qū)44的邊緣。

在圖1的例子中，裝置20圍繞主體區(qū)48橫向?qū)ΨQ。可使主體區(qū)48(例如，主體接觸區(qū)52)居中或以另外的方式在內(nèi)部安置在核心裝置區(qū)域36內(nèi)。在這種狀況下，漏極區(qū)46以及漂移區(qū)50是橫向環(huán)繞源極區(qū)44以及主體區(qū)48的環(huán)形區(qū)。因此，柵極結(jié)構(gòu)54也可環(huán)繞源極區(qū)44以及主體區(qū)48。在其它狀況下，裝置20可包含安置在主體區(qū)48的任一側(cè)上的一對漏極區(qū)46。在另外其它狀況下，可不使主體區(qū)48居中或以另外的方式安置在如示出的漏極區(qū)46內(nèi)或被漏極區(qū)46橫向環(huán)繞。例如，在不對稱布局中，漏極區(qū)46并非環(huán)形。

柵極結(jié)構(gòu)54的配置可變化。例如，柵極結(jié)構(gòu)54可以雙柵極指狀配置布置，在雙柵極指狀配置中，兩個晶體管被對稱地布置成共享同一主體區(qū)48。柵極結(jié)構(gòu)54的配置可包含多個導(dǎo)電層(例如，多晶硅板)。柵極結(jié)構(gòu)54的組件、材料以及其它特性可不同于示出的例子。

將STI區(qū)42安置在柵極結(jié)構(gòu)54與漏極區(qū)46之間以保護柵極結(jié)構(gòu)54免遭施加到漏極區(qū)46的高電壓。例如，STI區(qū)42可被配置成阻止或最小化到柵極結(jié)構(gòu)54的氧化層中的載流子注入(HCI)。將STI區(qū)42安置在漂移區(qū)50中以形成場漂移結(jié)構(gòu)。其它STI區(qū)38沿著核心裝置區(qū)域36的外圍限定有源區(qū)域。

若干其它淺溝槽隔離(STI)區(qū)可形成在半導(dǎo)體襯底22中的表面40處。在這個實施例中，將STI區(qū)58安置在主體接觸區(qū)52與源極區(qū)44之間?？蓪㈩~外、較少或替代的STI區(qū)安置在半導(dǎo)體襯底22中以隔離或分離各種接觸區(qū)以及在裝置20的裝置區(qū)域28內(nèi)的其它區(qū)。

裝置20的導(dǎo)電路徑可被配置成在源極區(qū)44以及漏極區(qū)46處或靠近源極區(qū)44以及漏極區(qū)46具有一個或多個輕度或中度摻雜的過渡區(qū)60(例如，n型輕摻雜漏極區(qū)或NLDD區(qū))。每一過渡區(qū)60可為結(jié)合源極區(qū)44或漏極區(qū)46形成的擴散區(qū)或包含該擴散區(qū)。此過渡區(qū)可使源極區(qū)44耦合到通道區(qū)62(其在下文被描述)。在這個例子中，裝置20包含鄰近于源極區(qū)44的NLDD區(qū)60。NLDD區(qū)60可在如示出的柵極結(jié)構(gòu)54之下橫向延伸。

當(dāng)柵極結(jié)構(gòu)54偏置時，電荷載流子(在這種狀況下，為電子；或者為空穴)在一個或多個通道區(qū)域或區(qū)62中累積。每一通道區(qū)62(或其一部分)可形成在主體區(qū)48中在柵極結(jié)構(gòu)54之下。在這個例子中，電子的累積會在通道區(qū)62中產(chǎn)生從p型主體區(qū)48到靠近半導(dǎo)體襯底22的表面40的n型導(dǎo)電層或區(qū)域的電荷倒置。一旦足夠量的電荷載流子在導(dǎo)電層或區(qū)域中累積，電荷載流子就能夠穿過通道區(qū)62而從源極區(qū)44朝向漏極區(qū)46流動。

通道區(qū)62可包含半導(dǎo)體襯底22中的其它區(qū)或區(qū)域，其中電荷倒置或累積由于施加到柵極結(jié)構(gòu)54的偏置而發(fā)生。電荷載流子還可累積到主體區(qū)48之外或超出主體區(qū)48。例如，電荷載流子可累積在外延層24的在主體區(qū)48與漂移區(qū)50之間的區(qū)中，以及漂移區(qū)50的靠近柵極結(jié)構(gòu)54之下的表面40的累積區(qū)或部分中。

在退出通道區(qū)62之后，電荷載流子漂移穿過漂移區(qū)50而到達漏極區(qū)46。漂移區(qū)50電耦合漏極區(qū)46以及通道區(qū)62。漂移區(qū)50可被配置成允許電荷載流子在電場之下漂移，該電場是通過施加在漏極區(qū)46與源極區(qū)44之間的漏極-源極電壓建立。在這個例子中，漂移區(qū)50是在STI區(qū)42之下橫向延伸以作為場漂移區(qū)的n型阱。

漂移區(qū)50可被配置成被耗盡以經(jīng)由減小表面場(RESURF)效應(yīng)而減小漂移區(qū)50中及/或漂移區(qū)50周圍的區(qū)域中的電場的量值，從而增加擊穿沿著裝置20的導(dǎo)電路徑發(fā)生時所處的電壓。在這個例子中，漂移區(qū)50在橫向以及垂直兩個方向上都被耗盡。結(jié)形成在漂移區(qū)50的n型阱與p型外延層24及/或主體區(qū)48之間以建立橫向RESURF效應(yīng)。結(jié)由于被施加到漏極區(qū)46的偏置電壓Vds的施加而反向偏置，例如，在源極區(qū)44與漏極區(qū)46之間。漂移區(qū)50還被安置在漂移區(qū)50之下的p型掩埋阱區(qū)64垂直地耗盡。漂移區(qū)50的耗盡允許跨越漂移區(qū)50來安置偏置電壓的電壓差分的一部分，從而降低擊穿及/或靠近通道區(qū)62出現(xiàn)其它問題的可能性。

通過使摻雜式隔離障壁偏置而提供對裝置區(qū)域28的外圍處或附近的擊穿的防護。使摻雜式隔離障壁偏置有助于使裝置20與襯底22的剩余部分隔離。然而，掩埋隔離層30以及摻雜式隔離障壁的其它組件在低于漏極至源極偏置電壓的電壓電平下被偏置。全部漏極-源極偏置電壓并未被直接施加到摻雜式隔離障壁。實際上，改為將摻雜式隔離障壁的電勢局部地上升到漏極-源極偏置電壓的電壓電平，以降低主體區(qū)48與摻雜式隔離障壁(例如，掩埋隔離層30)之間的電壓應(yīng)力。

通過安置在核心裝置區(qū)域36之外的半導(dǎo)體襯底22中的耗盡阱區(qū)66提供摻雜式隔離障壁的此局部偏置。耗盡阱區(qū)66電耦合漏極區(qū)46以及摻雜式隔離障壁。因為耗盡阱區(qū)66耗盡電荷載流子，所以跨越耗盡阱區(qū)產(chǎn)生電壓降。電壓降在低于被施加到漏極區(qū)的電壓的電壓電平下偏置摻雜式隔離障壁。因此，漏極-源極偏置電壓的一部分被耗盡阱區(qū)66支持，以使得僅僅偏置電壓的一部分到達摻雜式隔離障壁。因此，摻雜式隔離障壁并未電連接到漏極區(qū)46。摻雜式隔離障壁改為在低于被施加到漏極區(qū)46的電壓的電壓電平下被偏置。

在這個例子中，耗盡阱區(qū)66是在摻雜式隔離障壁的漂移區(qū)50與隔離阱32之間延伸且與漂移區(qū)50以及隔離阱32接觸的n型阱。在其它實施例中，耗盡阱區(qū)66可橫向鄰近于摻雜式隔離障壁的額外及/或替代區(qū)或?qū)印?/p>

耗盡阱區(qū)66可與漂移區(qū)50一起形成。在一些狀況下，漂移區(qū)50與耗盡阱區(qū)66構(gòu)成襯底22的外延層24中的單一阱的鄰接部分或其它部分。在圖1的例子中，漂移區(qū)50可與單一阱的部分對應(yīng)，電荷載流子漂移穿過該部分以到達漏極區(qū)46(例如，在退出通道區(qū)62之后)。因此，漂移區(qū)50可向外延伸到漏極區(qū)46的外部橫向邊界。耗盡阱區(qū)66可從漂移區(qū)部分的外部邊界向外延伸以到達摻雜式隔離障壁?？墒褂闷茀^(qū)50以及耗盡阱區(qū)66的其它鄰接以及非鄰接布置。例如，包含漂移區(qū)50以及耗盡阱區(qū)66的阱(或其它區(qū))可以是具有由多次植入產(chǎn)生的不同摻雜劑濃度分布的復(fù)合區(qū)。

單一阱可由單一植入或多個植入形成。在任一狀況下，單一阱布置為漂移區(qū)50以及耗盡阱區(qū)66建立共同的摻雜劑濃度分布。使用相同植入(一或多個)形成漂移區(qū)50以及耗盡阱區(qū)66。因此，區(qū)50、66(或至少其部分)可具有相同摻雜劑濃度分布。圖1描繪耗盡阱區(qū)66的一個或多個部分具有與漂移區(qū)50相同的摻雜劑濃度分布的例子。在這個例子中，耗盡阱區(qū)66的外部部分具有與漂移區(qū)50相同的摻雜劑濃度分布，如下文所描述。

電壓降跨越耗盡阱區(qū)66的程度可根據(jù)耗盡阱區(qū)66耗盡電荷載流子的程度而變化。耗盡阱區(qū)66可局部或全部耗盡電荷載流子。耗盡阱區(qū)66耗盡電荷載流子的程度可通過裝置區(qū)域28的外圍的一個或多個區(qū)、結(jié)構(gòu)及/或其它特性而增強。耗盡程度可在橫向及/或垂直兩個方向上都增強，其例子在下文描述。

在圖1的實施例中，耗盡阱區(qū)66的橫向耗盡通過耗盡阱區(qū)66的摻雜劑植入?yún)^(qū)域中的一個或多個間隙而增強。在熱擴散(例如，一個或多個后植入摻雜劑驅(qū)動)之前以及之后都示出耗盡阱區(qū)66的橫向范圍。在熱擴散之前，耗盡阱區(qū)66具有內(nèi)部間隙68。耗盡阱區(qū)66的摻雜劑的熱擴散接著填充間隙68。

該擴散降低耗盡阱區(qū)66的內(nèi)部區(qū)段或部分內(nèi)的摻雜劑濃度水平。因此，耗盡阱區(qū)66具有大致與間隙68的位置對應(yīng)的較輕摻雜內(nèi)部區(qū)段70。內(nèi)部區(qū)段70具有比大致與外部區(qū)域72、74對應(yīng)的一對外部區(qū)段低的摻雜劑濃度水平，在外部區(qū)域72、74中，植入的摻雜劑在擴散之前滯留。外部區(qū)域72、74分別鄰近于摻雜式隔離障壁的隔離阱32以及漂移區(qū)50。耗盡阱區(qū)66的外部區(qū)段與間隙68相距足夠遠而不會損失可觀量的摻雜劑以發(fā)生擴散。因此，外部區(qū)段可保持與漂移區(qū)50相同的摻雜劑濃度分布。盡管內(nèi)部區(qū)段70與反向偏置結(jié)相距較遠，但較低的摻雜劑濃度水平允許內(nèi)部區(qū)段70更加容易地耗盡電荷載流子。因此，可實現(xiàn)耗盡阱區(qū)66的較大量或較大程度的耗盡。

間隙68的位置可變化。例如，可將間隙68安置在更接近于隔離阱32的內(nèi)部位置中。通常，間隙68的內(nèi)部位置可與可能的掩模偏差結(jié)合使用。內(nèi)部位置允許用于植入以及形成STI區(qū)38的掩模發(fā)生偏差，且仍提供間隙68的相同完全效應(yīng)。間隙68的寬度也可變化，包含接近或到達零的寬度。

因此，在一些狀況下，摻雜劑植入?yún)^(qū)域中不存在用于耗盡阱區(qū)66的間隙。盡管缺乏間隙，但是耗盡阱區(qū)66可在操作期間被充分耗盡以提供局部偏置。例如，耗盡阱區(qū)66(以及漂移區(qū)50)的摻雜劑濃度水平可足夠輕以供耗盡。此耗盡可出于其它原因而增強，如下文所描述。單一、連續(xù)摻雜劑植入?yún)^(qū)域可因此用以形成耗盡阱區(qū)66以及漂移區(qū)50。

通過p型掩埋阱區(qū)76的存在而在圖1的例子中的垂直方向上實現(xiàn)耗盡。將掩埋阱區(qū)76安置在耗盡阱區(qū)66之下且與耗盡阱區(qū)66接觸。掩埋阱區(qū)76具有與耗盡阱區(qū)66相反的導(dǎo)電類型(例如，p型)以用于沿著耗盡阱區(qū)66的較低邊界耗盡耗盡阱區(qū)66。

可經(jīng)由依賴于與用以形成漂移區(qū)50以及耗盡阱區(qū)66的植入物(例如，n型植入物)相同的掩模的植入物(例如，p型植入物)而形成掩埋阱區(qū)76。因此，掩埋阱區(qū)76可具有與耗盡阱區(qū)66對應(yīng)的布局，包含與間隙68對應(yīng)的內(nèi)部間隙。掩埋阱區(qū)64、76可因此構(gòu)成單一阱的部分。因此，可以與漂移區(qū)50被掩埋阱區(qū)64耗盡的方式相似的方式從下方耗盡耗盡阱區(qū)66。

用以形成掩埋阱區(qū)76的植入物還可反向摻雜其中形成耗盡阱區(qū)66的區(qū)。例如，可設(shè)置植入物的離子能量以使得用于掩埋阱區(qū)76的p型摻雜劑到達比用于耗盡阱區(qū)66的n型摻雜劑更大的深度，但盡管如此，用于掩埋阱區(qū)76的p型摻雜劑也存在于耗盡阱區(qū)66的深度處。耗盡阱區(qū)66的此反向摻雜導(dǎo)致在垂直方向以及橫向方向兩者上都較大程度地耗盡耗盡阱區(qū)66。

還經(jīng)由被襯底22支撐且被定位在耗盡阱區(qū)66之上的導(dǎo)電活板78來增強垂直方向上的耗盡。在操作期間使導(dǎo)電活板78偏置以耗盡耗盡阱區(qū)66。在此n通道例子中，可經(jīng)由互連件79(如圖1中示出)而在源極區(qū)44的電壓電平下或在相對于漏極-源極偏置電壓的另一低電壓電平下使導(dǎo)電活板78偏置。因此，將電荷載流子(在這種狀況下，為電子)推送遠離襯底22的表面40，從而從上方耗盡耗盡阱區(qū)66。

可選定STI區(qū)38的厚度以達成所要量的耗盡。例如，STI區(qū)38可具有下降到大約0.1μm到大約0.5μm的范圍內(nèi)的厚度。可選定厚度以使得STI區(qū)38仍為柵極結(jié)構(gòu)54提供合適量的保護(例如)以避免到柵極電介質(zhì)材料中的熱載流子注入。

導(dǎo)電活板78還可防護耗盡阱區(qū)66免遭存在于襯底22的表面40上方的其它電壓。一個或多個金屬層可包含安置在耗盡阱區(qū)66上方的互連件。導(dǎo)電活板78可跨越表面40橫向延伸到一定程度以防護耗盡阱區(qū)66免遭承載于那些互連件上的電壓。例如，導(dǎo)電活板78可具有匹配于或超過互連件的布局的布局。

導(dǎo)電活板78可包含多晶硅板、一個或多個金屬層或另一傳導(dǎo)結(jié)構(gòu)。導(dǎo)電活板78可由一個或多個鈍化層而與襯底22的表面40隔開。導(dǎo)電活板78還可被一個或多個鈍化結(jié)構(gòu)環(huán)繞。任何一種或大于一種電介質(zhì)材料可用于鈍化層及/或鈍化結(jié)構(gòu)。

摻雜式隔離障壁的局部偏置的過程中涉及的上述區(qū)的形成可能不會增加制造裝置20的復(fù)雜度或成本。例如，如下文結(jié)合圖3中示出的示例性制造工藝所描述，相同植入可用以形成耗盡阱區(qū)66以及漂移區(qū)50。相同植入物可用以形成掩埋阱區(qū)64以及掩埋阱區(qū)76。掩埋阱區(qū)64、76可因此具有共同的摻雜劑濃度分布。此外，在圖1的例子中，要是n型區(qū)與p型區(qū)的布局可為相同的，用以形成這些區(qū)的n型植入物以及p型植入物就可用相同掩模配置。

將耗盡阱區(qū)66以及掩埋阱區(qū)76呈現(xiàn)到裝置區(qū)域28的外圍中可能不會引起裝置覆蓋面積的任何增加。裝置區(qū)域28的外圍與在核心裝置區(qū)域36之外的裝置區(qū)域28的部分對應(yīng)。外圍的大小可能不會增加，這是因為耗盡阱區(qū)66以及掩埋阱區(qū)76有效地替代原本將被呈現(xiàn)以使主體區(qū)與摻雜式隔離障壁在內(nèi)部漏極/外部源極布置中橫向分離的間隔。

裝置20的外部漏極布置可改為使得能夠?qū)崿F(xiàn)面積節(jié)省。如圖1中示出，漏極區(qū)46的外部位置允許耗盡阱區(qū)66電耦合漏極區(qū)46以及摻雜式隔離障壁而不必依賴于另一接觸以將電壓提供到摻雜式隔離障壁。例如，裝置20并不包含隔離觸點或隔離接觸區(qū)。此外，所得面積節(jié)省對于一些類型的裝置(例如模擬裝置)可為重要的，對于這些類型的裝置，裝置外圍構(gòu)成總裝置區(qū)域28相當(dāng)大的部分。

圖2描繪根據(jù)一個實施例的具有局部偏置隔離的裝置80。以在許多方面相似于上文結(jié)合圖1所描述的例子的方式配置裝置80。例如，裝置80具有由DTI區(qū)29限定的裝置區(qū)域82以及具有掩埋隔離層30以及隔離阱32、34的摻雜式隔離障壁?？扇缟衔慕Y(jié)合圖1所描述(包括(例如)外部漏極/內(nèi)部源極/主體布置)來安置、布置以及另外配置裝置80的核心裝置區(qū)域84內(nèi)的所有區(qū)以及結(jié)構(gòu)。除非另外提及，否則可如上文結(jié)合圖1所描述來配置裝置80的結(jié)構(gòu)、組件以及其它要素。

裝置80不同于在裝置外圍中的上述例子，即，裝置區(qū)域82的在核心裝置區(qū)域84之外的部分。再次將耗盡阱區(qū)86提供在裝置外圍中以使摻雜式隔離障壁偏置。但在這種狀況下，耗盡阱區(qū)86具有安置在其中的浮動凹穴阱區(qū)88。浮動凹穴阱區(qū)88具有與耗盡阱區(qū)86相反的導(dǎo)電類型(例如，p型)以增強對耗盡阱區(qū)86的耗盡。

浮動凹穴阱區(qū)88可被定位成從耗盡阱區(qū)86內(nèi)耗盡耗盡阱區(qū)86。例如，浮動凹穴阱區(qū)88可被安置在耗盡阱區(qū)86的外部以及上部拐角處或靠近外部以及上部拐角。在這個例子中，浮動凹穴阱區(qū)88被安置在隔離阱32的內(nèi)部邊界處且與隔離阱32的內(nèi)部邊界鄰接。浮動凹穴阱區(qū)88還可與STI區(qū)38接觸且從STI區(qū)38向下延伸。

浮動凹穴阱區(qū)88的橫向以及垂直定位可不同于示出的例子。例如，可用隔離阱32將浮動凹穴阱區(qū)88與邊界隔開。可將浮動凹穴阱區(qū)88朝向漂移區(qū)50移位到任何量或程度。沿著垂直方向，可將浮動凹穴阱區(qū)88與STI區(qū)38隔開。

浮動阱區(qū)88的相對大小也可不同于示出的例子。例如，浮動凹穴阱區(qū)88延伸穿過耗盡阱區(qū)86的深度的程度可變化。在一些狀況下，浮動阱區(qū)88占據(jù)耗盡阱區(qū)86的深度的大約一半。浮動阱區(qū)88可較厚或較薄。例如，在其中耗盡阱區(qū)86具有下降到大約0.5μm到大約1.5μm的范圍內(nèi)的厚度的狀況下，浮動阱區(qū)88可具有下降到大約0.1μm到大約0.7μm的范圍內(nèi)的厚度。

在圖2的例子中，耗盡阱區(qū)86的預(yù)擴散布局或鄰近于耗盡阱區(qū)86的掩埋阱區(qū)90中不存在間隙。浮動凹穴阱區(qū)88的呈現(xiàn)可足以耗盡耗盡阱區(qū)86到所要程度。在其它狀況下，可通過組合浮動凹穴阱區(qū)與植入物中的內(nèi)部間隙來增強耗盡。

可另外如上文結(jié)合圖1所描述來配置以及形成耗盡阱區(qū)86以及掩埋阱區(qū)90。例如，耗盡阱區(qū)86可與漂移區(qū)50接觸以及鄰接。相同植入物可用以形成耗盡阱區(qū)86以及漂移區(qū)。因此，耗盡阱區(qū)86可具有與漂移區(qū)50相同的摻雜劑濃度分布。

上述裝置以簡化形式示出。例如，雖然圖1以及圖2可示意性地描繪歐姆金屬層以及金屬-用以形成各種電極的一層，但圖1以及圖2并未示出被配置成用于與電極互連的若干其它金屬層。為了容易說明，裝置可具有圖1以及圖2中未示出的用于連接、隔離、鈍化以及其它目的若干其它結(jié)構(gòu)或組件。例如，裝置可包含若干額外背側(cè)層。

半導(dǎo)體襯底22中的上述半導(dǎo)體區(qū)的摻雜劑濃度、厚度以及其它特性可變化。在圖1中示出的實施例的一個例子中，上文提及的半導(dǎo)體區(qū)可具有以下近似濃度以及厚度：

在其它實施例中，濃度以及厚度可不同。例如，塊狀襯底26的摻雜劑濃度可顯著變化。

各種對稱以及不對稱布局可用于圖1以及圖2的裝置20、80。例如，當(dāng)從上方觀看時，柵極結(jié)構(gòu)可為U形或拱形(例如，單一橫向連接)或環(huán)形或圈形(例如，兩個橫向連接)。在此等狀況下，盡管另一橫向維度中缺乏對稱，但裝置20、80的源極區(qū)/主體區(qū)可仍然被視為在中心或居中。因此，裝置20、80可在零個、一個或兩個橫向維度上橫向?qū)ΨQ。裝置20、80的上述區(qū)的布局可顯著不同于這些例子。

圖3示出用于制造上述裝置中的一或多者的示例性方法300。在這個例子中，方法300被配置成制造n通道裝置。該裝置可以是具有RESURF配置以及針對使摻雜式隔離障壁局部偏置的上述特征中的一或多者的LDMOS裝置。用p型塊狀半導(dǎo)體襯底來制造裝置，所述裝置的區(qū)或?qū)涌删哂猩鲜鰊通道例子的導(dǎo)電類型，或替代地用n型襯底來制造裝置。方法包含一連串動作，出于說明方便起見，僅僅描繪最重要的動作。

在其它實施例中，動作的次序可變化。例如，可在被配置成形成位于核心裝置區(qū)域內(nèi)的區(qū)的一個或多個動作之后實施針對形成隔離阱的動作。

方法300可開始于針對一個或多個外延層的生長或其它形成的一個或多個動作。在這個例子中，p型外延層在動作302中生長在p型塊狀襯底上。在一些狀況下，例如，在p型塊狀襯底被輕摻雜的情況下，動作302可以是任選的，例如，基于減少工藝成本的考慮。在形成外延層期間或之后，摻雜隔離層在動作304中形成。動作304可包含摻雜劑植入或其它摻雜技術(shù)。在其它狀況下，隔離層在外延層生長之前形成。在一些狀況下，方法300接著包含在動作306中p型外延層的生長(例如，進一步生長)。因此，摻雜隔離層變成掩埋摻雜隔離層。

如本文中所描述的裝置的隔離區(qū)的較低偏置可允許最小化或減小外延層的厚度。因此，方法300可僅僅包含單一外延層。在此等狀況下，可在單一外延層形成之前或期間實施動作304。

在圖3的例子中，若干STI區(qū)以及DTI結(jié)構(gòu)在動作308中形成。STI區(qū)可用以限定以及分離在核心裝置區(qū)域內(nèi)以及在核心裝置區(qū)域之外的有源區(qū)域。一個或更多STI區(qū)還可用以將漏極區(qū)與場漂移布置中的柵極結(jié)構(gòu)隔開，如上文所描述。DTI結(jié)構(gòu)可為環(huán)形的，從而為裝置限定裝置區(qū)域。在一些狀況下，在實施下述植入程序中的一或多者之后實施動作308。

STI區(qū)以及DTI結(jié)構(gòu)可經(jīng)由任何目前已知或下文開發(fā)的程序形成。在一些狀況下，動作308可包含形成溝槽以及將一種或多種材料沉積(例如，化學(xué)氣相沉積或CVD)在溝槽中。在一些實施例中，溝槽填充有氧化硅。可沉積額外或替代的材料。

在動作310中，執(zhí)行植入以形成摻雜式隔離障壁的區(qū)。該區(qū)可以是沿著摻雜式隔離障壁的側(cè)壁安置的阱區(qū)。植入可被配置成形成一個或更多隔離阱，其可彼此垂直地堆疊以限定側(cè)壁。隔離阱可被定位成從掩埋摻雜式隔離層向上延伸，以使得摻雜式隔離障壁成形為隔離槽?？稍贒TI結(jié)構(gòu)處以及沿著DTI結(jié)構(gòu)安置隔離阱，如上文所描述?？稍谥圃斐绦蛑械母鱾€點執(zhí)行動作310。

在動作312中執(zhí)行一個或多個摻雜劑植入以形成一個或多個阱區(qū)?？尚纬蒼通道裝置的若干區(qū)。每一植入可被配置成形成環(huán)形阱區(qū)或多個阱區(qū)。在一些狀況下，阱區(qū)可執(zhí)行多種功能，如上文所描述。例如，動作312的植入被配置成使得阱區(qū)具有配置為漂移區(qū)的部分以及配置為被安置在摻雜式隔離障壁的區(qū)(例如，隔離阱區(qū))與漂移區(qū)之間的耗盡阱區(qū)的部分。

在圖3的例子中，動作312包含在動作314中執(zhí)行n型植入以及p型植入兩者。n型植入被配置成形成漂移區(qū)以及耗盡阱區(qū)。漂移區(qū)以及耗盡阱區(qū)可以是單一阱的部分，如上文所描述。耗盡阱區(qū)是安置在核心裝置區(qū)域之外的單一阱的部分。耗盡阱區(qū)電耦合漂移區(qū)以及摻雜式隔離障壁以支持摻雜式隔離障壁的局部偏置，如上文所描述。

動作314的p型植入可針對形成用以耗盡漂移區(qū)以及耗盡阱區(qū)的掩埋阱區(qū)。p型植入可被配置成使得掩埋阱區(qū)與漂移區(qū)以及耗盡阱區(qū)接觸。鄰近于漂移區(qū)的掩埋阱區(qū)充當(dāng)RESURF區(qū)。在一些狀況下，動作314的n型植入以及p型植入使用相同掩模。

動作314的n型植入以及p型植入還可包含在動作316中配置植入，以使得耗盡阱區(qū)(以及與其接觸的掩埋阱區(qū))的植入?yún)^(qū)域具有內(nèi)部間隙，如上文所描述。內(nèi)部間隙被定位成用較低摻雜劑濃度水平來限定耗盡阱區(qū)的內(nèi)部部分以供更容易的耗盡。在存在間隙的情況下，動作314的n型植入以及p型植入可被配置成貫穿阱區(qū)的阱區(qū)域(阱區(qū)域的內(nèi)部部分除外)提供摻雜劑。動作312可接著包含經(jīng)由熱擴散而將第三植入的摻雜劑驅(qū)動到內(nèi)部部分中，以使得阱區(qū)具有較低的內(nèi)部摻雜劑濃度水平以供其耗盡。

執(zhí)行若干p型植入程序。在動作318中執(zhí)行p型植入程序以形成主體區(qū)。在一些狀況下，執(zhí)行另一p型植入程序以在耗盡阱區(qū)中形成掩埋凹穴阱區(qū)。實施這些植入程序的次序可不同于圖3中示出的次序。

制造工藝可接著包含在動作322中一起示出的一個或多個程序。所述程序可以各種次序?qū)嵤??？蓪嵤╊~外或替代的程序?？勺畛跣纬蓶艠O以及導(dǎo)電活板結(jié)構(gòu)的一或多個組件。例如，柵極電介質(zhì)層以及導(dǎo)電板可被沉積以及圖案化以形成柵極以及活板結(jié)構(gòu)?？山又趧幼?24中執(zhí)行若干植入以形成例如鄰近于柵極結(jié)構(gòu)的一個或多個LDD區(qū)。在植入用于LDD區(qū)的摻雜劑之后，可接著在動作326中沿著每一柵極結(jié)構(gòu)沉積側(cè)壁間隔物。側(cè)壁間隔物及/或柵極結(jié)構(gòu)的其它組件可接著用于源極區(qū)的自對準(zhǔn)。

在動作328以及330中，分別執(zhí)行n型以及p型源極/漏極植入以形成裝置的各種n型以及p型接觸區(qū)。源極區(qū)以及漏極區(qū)可因此形成。還形成n通道裝置的p型主體接觸區(qū)。

可接著在動作332中將若干金屬層以及鈍化層沉積在襯底上。金屬層可被圖案化以形成歐姆觸點以及電極以及各種互連件，各種互連件包含用以使如上所述的導(dǎo)電活板結(jié)構(gòu)偏置的互連件。

可實施額外、較少或替代的動作。例如，任何數(shù)目個外延層可生長在原始塊狀襯底上。若干動作是任選的，包含(例如)與柵極結(jié)構(gòu)或通道的要素或方面相關(guān)的動作，例如形成側(cè)壁間隔物以及LDD區(qū)。

上文描述了具有可控制耗盡區(qū)(例如，耗盡阱區(qū))的晶體管裝置。耗盡區(qū)提供漏極偏置電壓與裝置的隔離區(qū)之間的軟性電連接(而非硬接線連接)。跨越耗盡區(qū)的電壓降向隔離區(qū)提供自調(diào)式差分電勢。隔離區(qū)上的較低電壓通過(例如)緩解核心裝置區(qū)域(例如，在裝置主體之下)內(nèi)的垂直電場應(yīng)力而改進裝置的垂直結(jié)擊穿限制。可因此利用RESURF效應(yīng)(例如，雙重RESUR效應(yīng))來實現(xiàn)較高的擊穿電壓電平(例如，BVdss電平)而不犧牲裝置大小。例如，可由于隔離區(qū)的較低偏置而避免外延層的厚度增加。

由于外部漏極/內(nèi)部源極布置，可將耗盡區(qū)安置在漂移區(qū)與隔離區(qū)之間。該布置消除運用(例如)其中形成裝置區(qū)的外延層的冗長區(qū)段而將裝置主體與隔離環(huán)分離的需要?？裳刂b置外圍安置耗盡區(qū)或?qū)⒑谋M區(qū)安置在裝置外圍內(nèi)以實現(xiàn)內(nèi)建式DTI保護。

耗盡區(qū)可以是輕摻雜區(qū)以使得能夠耗盡該區(qū)。可通過被襯底支撐在耗盡區(qū)上方的導(dǎo)電活板結(jié)構(gòu)(例如，多晶硅活板)來增強耗盡。因此，可從耗盡區(qū)上方促進耗盡。導(dǎo)電活板結(jié)構(gòu)還可防護耗盡區(qū)免遭在耗盡區(qū)上方布設(shè)的金屬層上存在的其它電勢。

盡管結(jié)合n-通道LDMOS晶體管描述，但所公開的裝置不限于任何特定晶體管配置。所公開裝置的局部隔離偏置可用于廣泛多種電力電子裝置中。例如，所公開裝置的特征的應(yīng)用不限于LDMOS或其它電力MOS裝置。局部隔離偏置也不限于任何一種特定類型的RESURF配置。所公開的裝置可具有變化的RESURF結(jié)構(gòu)(其包含單一、雙重或其它RESURF結(jié)構(gòu)布置)，所述RESURF結(jié)構(gòu)中的每一者可在本文中被稱作“RESURF晶體管”。

出于描述方便起見且在無任何預(yù)期限制的情況下，描述以及說明具有p型襯底的n通道LDMOS裝置。然而，所公開的裝置不限于p型襯底，以使得可通過(例如)相反導(dǎo)電類型的半導(dǎo)體區(qū)的替代來提供其它類型的裝置。因此，例如，在結(jié)合圖1以及圖2所描述的例子中的每一半導(dǎo)體區(qū)、層或其它結(jié)構(gòu)可具有與在下文例子中識別的類型相反的導(dǎo)電類型(例如，n型或p型)。

在第一方面中，一種裝置包含：半導(dǎo)體襯底；摻雜式隔離障壁，其被安置在所述半導(dǎo)體襯底中以隔離所述裝置；漏極區(qū)，其被安置在所述半導(dǎo)體襯底中且在操作期間將電壓施加到所述漏極區(qū)；以及耗盡阱區(qū)，其被安置在所述半導(dǎo)體襯底中且具有與所述摻雜式隔離障壁以及所述漏極區(qū)共同的導(dǎo)電性類型。所述耗盡阱區(qū)被定位在所述摻雜式隔離障壁與所述漏極區(qū)之間以電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得所述摻雜式隔離障壁在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下被偏置。

在第二方面中，一種裝置包含：半導(dǎo)體襯底；摻雜式隔離障壁，其被安置在所述半導(dǎo)體襯底中、具有第一導(dǎo)電類型且限定裝置區(qū)域；主體區(qū)，其被安置在所述半導(dǎo)體襯底中、具有第二導(dǎo)電類型，且在操作期間將通道形成在所述主體區(qū)中；漂移區(qū)，其被安置在所述半導(dǎo)體襯底中在所述裝置區(qū)域內(nèi)、具有所述第一導(dǎo)電類型，且電荷載流子在退出所述通道之后在操作期間漂移穿過所述漂移區(qū)；漏極區(qū)，其被安置在所述漂移區(qū)內(nèi)、被布置在所述裝置區(qū)域內(nèi)在所述主體區(qū)的外側(cè)、具有所述第一導(dǎo)電類型，且在操作期間將電壓施加到所述漏極區(qū)；以及耗盡阱區(qū)，其被安置在所述半導(dǎo)體襯底中且具有所述第一導(dǎo)電類型。所述耗盡阱區(qū)被定位在所述摻雜式隔離障壁與所述漂移區(qū)之間且與所述摻雜式隔離障壁以及所述漂移區(qū)接觸以電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得跨越所述耗盡阱區(qū)的電壓降在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下使所述摻雜式隔離障壁偏置。

在第三方面中，一種制造晶體管的方法包含：執(zhí)行第一植入以形成摻雜式隔離障壁的區(qū)，所述摻雜式隔離障壁隔離所述晶體管；執(zhí)行第二植入以形成阱區(qū)；以及執(zhí)行第三植入以形成在操作期間將電壓施加到的漏極區(qū)。所述第一、第二以及第三植入被配置成植入具有共同導(dǎo)電類型的摻雜劑。所述第二植入被配置成使得所述阱區(qū)電耦合所述摻雜式隔離障壁以及所述漏極區(qū)，以使得所述摻雜式隔離障壁在低于被施加到所述漏極區(qū)的所述電壓的電壓電平下被偏置。

對阱區(qū)或具有一定導(dǎo)電類型的半導(dǎo)體的其它摻雜區(qū)的提及希望表示該區(qū)具有被指示以支持所指示導(dǎo)電類型的類型的凈摻雜劑濃度。該區(qū)可在其中具有屬于另一導(dǎo)電類型的摻雜劑，但此相對摻雜劑的量不足以改變該區(qū)的有效或凈導(dǎo)電類型。

盡管缺乏金屬柵極電極以及氧化物柵極絕緣體，但導(dǎo)電柵極電極被定位在電介質(zhì)或其它絕緣體之上的半導(dǎo)體裝置可被視為MOS裝置。因此，可使用術(shù)語“金屬氧化物半導(dǎo)體”以及縮寫“MOS”，但即使此類裝置可能不使用金屬或氧化物而是使用導(dǎo)電材料的各種組合(例如，金屬、合金、硅化物、摻雜式半導(dǎo)體等等)而非簡單金屬，以及除了氧化物以外的絕緣材料(例如，氮化物、氮氧化物混合物等等)。因此，如本文中所使用，術(shù)語MOS以及LDMOS希望包括此類變化形式。

本發(fā)明是由所附權(quán)利要求書以及其等效物限定，且此章節(jié)中的任何內(nèi)容都不應(yīng)被視為對那些權(quán)利要求的限制。上文結(jié)合優(yōu)選的實施例描述了本發(fā)明的另外方面以及優(yōu)勢，且稍后可獨立地或以組合形式主張這些方面以及優(yōu)勢。

雖然上文已經(jīng)參考各種實施例描述了本發(fā)明，但應(yīng)理解，可在不脫離本發(fā)明的范圍的情況下進行許多改變以及修改。因此，預(yù)期先前的詳細描述應(yīng)被看作是說明性而非限制性的，且應(yīng)理解，希望所附權(quán)利要求書(包括所有等效物)限定本發(fā)明的精神以及范圍。