本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，具體涉及GaN基混合PIN肖特基二極管及其制備方法。

背景技術(shù)：

作為目前應(yīng)用最為廣泛的第三代半導(dǎo)體材料，GaN具有更大的禁帶寬度、更高的臨界擊穿場強和飽和電子速率、更好的熱穩(wěn)定性和化學(xué)穩(wěn)定性，以及更優(yōu)良的熱傳導(dǎo)性。這些性質(zhì)使得GaN在高溫、高頻和高功率器件領(lǐng)域具有廣泛的應(yīng)用前景。基于GaN的功率器件，其品質(zhì)因數(shù)甚至能夠高出Si基器件一個數(shù)量級。GaN器件器件目前主要包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）、金屬半導(dǎo)體場效應(yīng)晶體管（MESFET）、高電子遷移率晶體管（HEMT），其中最為廣泛的是HEMT，而混合PIN肖特基（MPS）功率器件的研究相對較少，且面臨挑戰(zhàn)。

MPS二極管兼具PIN二極管和肖特基二極管（SBD）的優(yōu)勢，在能夠承受更高的反向電壓的同時擁有更快的反向恢復(fù)速度。但是傳統(tǒng)結(jié)構(gòu)的GaN基MPS器件無法完全發(fā)揮出GaN材料的優(yōu)勢，其擊穿場強往往只有臨界擊穿場強的一半。使用場板和場限環(huán)等終端技術(shù)可以提高器件的擊穿電壓，但是其效果在部分情況下無法滿足要求。多層漂移區(qū)的使用能夠很好的彌補終端技術(shù)在提高擊穿電壓方面的不足。

技術(shù)實現(xiàn)要素：

為了解決上述問題，最大限度的提高器件的擊穿電壓，本發(fā)明提供一種GaN基混合PIN肖特基二極管及其制備方法，通過多漂移區(qū)技術(shù)來配合常用的終端技術(shù)，彌補其在提升器件擊穿性能方面的不足。

本發(fā)明提供的GaN基混合PIN肖特基二極管，包括：

n型GaN襯底；

n型GaN漂移層，位于所述GaN襯底上，其具有多層結(jié)構(gòu)并且自下而上各層摻雜濃度依次遞減；

多個p型GaN結(jié)構(gòu)層，其以一定間隔分布于所述多層結(jié)構(gòu)n型GaN漂移層的頂層中；

以及主結(jié)電極，形成于所述多個p型GaN結(jié)構(gòu)層以及各p型GaN結(jié)構(gòu)層之間的所述n型GaN漂移層上，與所述n型GaN漂移層之間形成肖特基接觸。

優(yōu)選為，還包括：底電極，位于所述n型GaN襯底的背面，與所述n型GaN襯底形成歐姆接觸。

優(yōu)選為，還包括結(jié)終端結(jié)構(gòu)，其包括鈍化層、場板和場限環(huán)，所述場板和場限環(huán)與所述主結(jié)電極分離設(shè)置，其中，所述場限環(huán)至少包括一個位于邊緣終端的所述p型GaN結(jié)構(gòu)層，所述鈍化層位于與所述場限環(huán)相鄰的所述n型GaN漂移層上，所述場板位于所述場限環(huán)上并且覆蓋所述鈍化層的一部分。

優(yōu)選為，所述場限環(huán)為金屬偏置場板，具有與所述主結(jié)電極相同的材料體系。

優(yōu)選為，所述n型GaN漂移層為四層，自下而上各層摻雜濃度分別為2×10¹⁸cm^-3、2×10¹⁶cm^-3、1×10¹⁶cm^-3和2×10¹⁵cm^-3。

本發(fā)明還提供一種GaN基混合PIN肖特基二極管制備方法，具體步驟包括：

提供n型GaN襯底；

n型GaN漂移層形成步驟：在所述GaN襯底上依次形成多層摻雜濃度遞減的n型GaN外延層；

多個p型GaN結(jié)構(gòu)層形成步驟：在所述n型GaN漂移層的頂層中形成以一定間隔分布的多個p型GaN結(jié)構(gòu)層；以及

主結(jié)電極形成步驟：在所述多個p型GaN結(jié)構(gòu)層以及各p型GaN結(jié)構(gòu)層之間的所述n型GaN漂移層上形成主結(jié)電極，與所述n型GaN漂移層之間形成肖特基接觸。

優(yōu)選為，還包括底電極形成步驟：在所述n型GaN襯底的背面形成底電極，與所述n型GaN襯底形成歐姆接觸。

優(yōu)選為，還包括結(jié)終端結(jié)構(gòu)形成步驟：將至少一個位于邊緣終端的所述p型GaN結(jié)構(gòu)層設(shè)置為場限環(huán)；在與所述場限環(huán)相鄰的n型GaN漂移層上形成鈍化層；以及在所述場限環(huán)及所述鈍化層的一部分上形成場板。

優(yōu)選為，多個p型GaN結(jié)構(gòu)層形成步驟具體包括以下操作：對所述n型GaN漂移層進行圖形化，刻蝕去除部分n型GaN漂移層，形成具有一定間隔的多個開口區(qū)，其中，刻蝕深度小于n型GaN漂移層頂層的厚度；以及在所述開口區(qū)中形成p型GaN外延層。

優(yōu)選為，在所述n型GaN漂移層形成步驟中，形成四層n型GaN漂移層，自下而上各層摻雜濃度分別為2×10¹⁸cm^-3、2×10¹⁶cm^-3、1×10¹⁶cm^-3和2×10¹⁵cm^-3。

本發(fā)明通過引入多層漂移區(qū)技術(shù)并配合終端技術(shù)，可以有效降低pn結(jié)界面附件的峰值電場強度，從而可最大限度的提高器件的擊穿電壓。

附圖說明

圖1 是本發(fā)明GaN基MPS器件第一實施方式的結(jié)構(gòu)示意圖。

圖2是本發(fā)明GaN基MPS器件第二實施方式的結(jié)構(gòu)示意圖。

圖3是本發(fā)明GaN基MPS器件第三實施方式的結(jié)構(gòu)示意圖。

圖4是本發(fā)明GaN基MPS器件制備方法的流程圖。

圖5是形成n型GaN漂移層及犧牲層后的器件結(jié)構(gòu)示意圖。

圖6是旋涂光刻膠并曝光出p型GaN外延區(qū)后的器件結(jié)構(gòu)示意圖。

圖7 是刻蝕形成p型GaN外延區(qū)后的器件結(jié)構(gòu)示意圖。

圖8是外延形成p型GaN結(jié)構(gòu)層后的器件結(jié)構(gòu)示意圖。

圖9是旋涂光刻膠并曝光出電極區(qū)和場板區(qū)后的器件結(jié)構(gòu)示意圖。

圖10是刻蝕形成主結(jié)電極區(qū)和場板區(qū)后的器件結(jié)構(gòu)示意圖。

圖11是形成主結(jié)電極、場板和底電極后的器件結(jié)構(gòu)示意圖。

具體實施方式

以下將參照附圖詳細描述本發(fā)明的實施例，在各個附圖中，相同的元件采用類似的附圖標記來表示。以下所述實施例是示例性的，為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當(dāng)然，這些僅僅是示例，旨在解釋本發(fā)明而不能理解為對本發(fā)明的限制。此外，本發(fā)明提供了各種特定的工藝和材料的例子，但是正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。除非在下文中特別指出，器件的各部分均可采用本領(lǐng)域公知的工藝和材料實現(xiàn)。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括其它的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

以下，結(jié)合附圖對本發(fā)明實施方式進行具體說明。圖1是本發(fā)明GaN基MPS器件第一實施方式的結(jié)構(gòu)示意圖。如圖1所示，本發(fā)明第一實施方式所涉及的GaN基混合PIN肖特基二極管包括：n型GaN襯底100，例如為直徑2英吋的n⁺摻雜GaN襯底，摻雜濃度N_D>10¹⁸cm^-3或電阻率低至約0.01Ω·cm；多層n型GaN漂移層，位于GaN襯底100上，自下而上各層摻雜濃度依次遞減，包括n型GaN漂移層101（厚度為2微米，摻雜濃度為2×10¹⁸cm^-3），n型GaN漂移層102（厚度為5.5微米，摻雜濃度為2×10¹⁶cm^-3），n型GaN漂移層103（厚度為22微米，摻雜濃度為1×10¹⁶cm^-3 ），n型GaN漂移層104（厚度為8微米，摻雜濃度小于2×10¹⁵cm^-3 ）；多個p型GaN結(jié)構(gòu)層107，其以一定間隔分布于位于頂層的n型GaN漂移層104中，p型GaN結(jié)構(gòu)層107的厚度小于n型GaN漂移層104的厚度，優(yōu)選為2微米，摻雜濃度優(yōu)選為5×10¹⁷cm^-3；主結(jié)電極111，形成于多個p型GaN結(jié)構(gòu)層107以及各p型GaN結(jié)構(gòu)層之間的n型GaN漂移層104上，與n型GaN漂移層104之間形成肖特基接觸，優(yōu)選采用鎳/金金屬體系。

圖2是本發(fā)明GaN基MPS器件第二實施方式的結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明第二實施方式所涉及的GaN基混合PIN肖特基二極管還包括底電極114，位于n型GaN襯底100的背面，與n型GaN襯底100形成歐姆接觸。優(yōu)選采用鈦/金金屬體系。

圖3是本發(fā)明GaN基MPS器件第三實施方式的結(jié)構(gòu)示意圖。本發(fā)明第三實施方式所涉及的GaN基混合PIN肖特基二極管還包括結(jié)終端結(jié)構(gòu)，如圖3所示，包括鈍化層110、場板112和場限環(huán)113，場板112和場限環(huán)113與主結(jié)電極111分離設(shè)置，其中，所述場限環(huán)113是將位于邊緣終端的p型GaN結(jié)構(gòu)層107中的至少一個配置為場限環(huán)113，鈍化層110位于與場限環(huán)113相鄰的n型GaN漂移層104上，場板112位于場限環(huán)113上并且覆蓋鈍化層110的一部分。優(yōu)選地，場板112為金屬偏置場板，即場板112位于場限環(huán)113上并且向邊緣延伸至鈍化層110上覆蓋鈍化層110的一部分。其中，場板112優(yōu)選具有與主結(jié)電極111相同的材料體系，采用鎳/金金屬體系。鈍化層110優(yōu)選采用氮化硅，厚度優(yōu)選為1微米。

在上述實施例中，n型GaN漂移層例如可以通過摻雜硅而形成，p型GaN結(jié)構(gòu)層例如可以通過摻雜Mg而形成。

圖4是本發(fā)明GaN基MPS器件制備方法的流程圖。圖5~圖11是GaN基MPS器件制備過程中各階段器件結(jié)構(gòu)示意圖。以下結(jié)合圖4~圖11，針對GaN基MPS器件制備方法進行說明。

在步驟S1中，選取直徑為2英吋的n⁺摻雜的GaN襯底100，優(yōu)選地，摻雜濃度N_D>10¹⁸cm^-3或電阻率低至約0.01Ω·cm。

接下來，在n型GaN漂移層形成步驟S2中，采用金屬有機物化學(xué)氣相淀積法（MOCVD）在GaN襯底100上外延2微米厚的n型摻雜GaN漂移層101，例如可以摻雜si，摻雜濃度為2×10¹⁸cm^-3；采用相同的方法繼續(xù)外延厚度為5.5微米、摻雜濃度為2×10¹⁶cm^-3的n型摻雜GaN漂移層102； 厚度為22微米、摻雜濃度為1×10¹⁶cm^-3 的n型摻雜GaN漂移層103；厚度為8微米，摻雜濃度小于2×10¹⁵cm^-3 n型摻雜GaN漂移層104。

接下來，在多個p型GaN結(jié)構(gòu)層形成步驟S3中，首先，采用等離子體增強化學(xué)氣相淀積法（PECVD）在n型摻雜GaN漂移層104上生長約100納米厚的氮化硅作為犧牲層105，所得結(jié)構(gòu)如圖5所示。然后，如圖6所示，旋涂正性光刻膠106，曝光出p型GaN結(jié)構(gòu)層外延區(qū)圖形。然后，采用BCl₃、Ar作為刻蝕氣體，干法刻蝕出p型GaN外延區(qū)域的圖形，刻蝕深度小于GaN漂移層104的厚度，優(yōu)選為2μm。在圖7中示出了刻蝕形成p型GaN外延區(qū)后的器件結(jié)構(gòu)示意圖。最后，采用金屬有機物化學(xué)氣相淀積法（MOCVD）在上述p型GaN外延區(qū)中外延再生長p型GaN結(jié)構(gòu)層107，摻雜濃度例如為5×10¹⁷cm^-3，所得結(jié)構(gòu)如圖8所示。

接下來，在主結(jié)電極和結(jié)終端結(jié)構(gòu)形成步驟S4中，首先，采用等離子體增強化學(xué)氣相淀積法（PECVD）在p型GaN結(jié)構(gòu)層107和n型GaN漂移層104上生長約1μm厚的氮化硅108。然后，旋涂正性光刻膠109，曝光出主結(jié)電極區(qū)，同時形成場板區(qū)，所得結(jié)構(gòu)如圖9所示。然后，采用BCl₃、Ar作為刻蝕氣體，刻蝕氮化硅108形成主結(jié)電極區(qū)和場板區(qū)，氮化硅108刻蝕后的形成保護鈍化層110。在圖10中示出了刻蝕形成主結(jié)電極區(qū)和場板區(qū)后的器件結(jié)構(gòu)示意圖。然后，在器件頂部蒸鍍金屬鎳/金，并對其進行刻蝕，使得主結(jié)電極111與場限環(huán)113和場板112分離。其中，場限環(huán)113是將位于邊緣終端的p型GaN結(jié)構(gòu)層107中的至少一個配置為場限環(huán)。場板112位于場限環(huán)113上并且向邊緣延伸至鈍化層110上覆蓋鈍化層110的一部分。場板112具有與主結(jié)電極111相同的材料體系。

接下來，在底電極形成步驟S5中，在n型GaN襯底100背面淀積蒸鍍鈦/金金屬形成底電極114，快速熱退火處理后與GaN襯底100形成歐姆接觸。在圖11中示出了形成主結(jié)電極、場板和底電極后的器件結(jié)構(gòu)示意圖。

通過引入多層漂移區(qū)技術(shù)并配合終端技術(shù)，可以有效降低pn結(jié)界面附件的峰值電場強度，從而提高器件的擊穿電壓。如果采用相同厚度的單層低摻雜n型GaN作為漂移區(qū)，也可以取得相似或更高的擊穿電壓，但是正向?qū)娏鲿兊煤苄?。而多層漂移區(qū)技術(shù)在有效提高擊穿電壓的同時，能夠獲得合理的正向電流。

以上對GaN基MPS器件制備方法的具體實施方式進行了詳細說明，但是本發(fā)明不限定于此。具體地來說，制備方法中的部分步驟可以省略，例如在發(fā)明的一些實施方式中可以省略底電極形成步驟S5，在一些實施方式中也可以省略結(jié)終端結(jié)構(gòu)形成步驟S4等；制備方法中的各步驟的順序可以不同，例如可以先進行底電極形成步驟S5再進行在主結(jié)電極和結(jié)終端結(jié)構(gòu)形成步驟S4；制備方法中各步驟的具體實施方式根據(jù)情況可以不同，例如在n型GaN漂移層形成步驟S2中，多層結(jié)構(gòu)的層數(shù)、摻雜濃度等可以根據(jù)不同情況進行選擇；此外，外延方法、刻蝕的方法、器件各部分的材料、厚度等參數(shù)均可根據(jù)實際情況進行選擇。

最后說明：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。