本發(fā)明實施例涉及一種半導(dǎo)體技術(shù)，且特別涉及一種半導(dǎo)體裝置的制造方法。

背景技術(shù)：

半導(dǎo)體集成電路(integratedcircuit,ic)工業(yè)歷經(jīng)了快速的成長。ic材料與設(shè)計的技術(shù)進(jìn)展造就了各個ic世代，每一世代的電路都比前世代來得更小更為復(fù)雜。在ic進(jìn)展課題中，功能密度(即，單位晶片面積的內(nèi)連裝置數(shù)量)普遍增加，而幾何尺寸(即，所使用的工藝能形成的最小部件(或線))則縮小。

當(dāng)經(jīng)過各個不同的技術(shù)世代，使半導(dǎo)體裝置(例如金屬-氧化物-半導(dǎo)體場效晶體管(metal-oxide-semiconductorfield-effecttransistor,mosfet))的尺寸微縮化時，采用高介電常數(shù)(high-k,hk)介電材料及金屬柵極(metalgate,mg)形成柵極堆疊。盡管現(xiàn)行ic裝置的制造方法一般都能夠符合其預(yù)期目的，然而尚未能夠達(dá)到全面性的滿足。舉例來說，對于發(fā)展出牢靠的工藝以制造hk/mg來說便充滿了挑戰(zhàn)。

技術(shù)實現(xiàn)要素：

根據(jù)一些實施例，本公開提供一種半導(dǎo)體裝置的制造方法。上述方法包括︰形成延伸穿過位于一基底上的一介電層的一第一溝槽、一第二溝槽及一第三溝槽，其中第二溝槽位于第一溝槽與第三溝槽之間，其中第一溝槽及第二溝槽具有一第一寬度，第三溝槽具有大于第一寬度的一第二寬度；形成一材料層于第一溝槽、第二溝槽及第三溝槽內(nèi)；形成一犧牲層，以完全填滿剩下的第一溝槽及第二溝槽，其中第一溝槽內(nèi)的犧牲層的厚度相同于第二溝槽內(nèi)的犧牲層的厚度；回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層，其中第一溝槽內(nèi)犧牲層的余留厚度相同于第二溝槽內(nèi)的犧牲層的余留厚度；回蝕位于第一溝槽及第二溝槽內(nèi)的材料層，其中在回蝕材料層之后，第一溝槽內(nèi)余留的材料層的上表面與余留的犧牲層的上表面為共平面，而第二溝槽內(nèi)余留的材料層的上表面與余留的犧牲層的上表面為共平面；以及去除位于第一溝槽及第二溝槽內(nèi)余留的犧牲層。

根據(jù)一些實施例，本公開提供一種半導(dǎo)體裝置的制造方法。上述方法包括形成第一溝槽、第二溝槽及第三溝槽于一基底上的一介電層內(nèi)，其中第二溝槽位于第一溝槽與第三溝槽之間，其中第一溝槽及第二溝槽具有一第一寬度，其中第三溝槽具有一第二寬度，其不同于第一寬度；沿著第一溝槽、第二溝槽及第三溝槽的側(cè)壁形成一側(cè)壁金屬(swm)層；形成一犧牲層于側(cè)壁金屬(swm)層上方，以完全填滿剩下的第一溝槽及第二溝槽并填入第三溝槽，其中第一溝槽內(nèi)的犧牲層的厚度相同于第二溝槽內(nèi)的犧牲層的厚度；形成一硬式掩模于第三溝槽內(nèi)的犧牲層上方；回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層，其中第一溝槽內(nèi)余留的犧牲層的余留厚度相同于第二溝槽內(nèi)余留的犧牲層的余留厚度；回蝕位于第一溝槽及第二溝槽內(nèi)的側(cè)壁金屬(swm)層，同時硬式掩模覆蓋第三溝槽，其中在回蝕側(cè)壁金屬(swm)層之后，沿著第一溝槽的側(cè)壁的余留的側(cè)壁金屬(swm)層的上表面與第一溝槽內(nèi)余留的犧牲層的上表面為共平面，其中在回蝕該側(cè)壁金屬(swm)層之后，沿著第二溝槽的側(cè)壁的余留的側(cè)壁金屬(swm)層的上表面與第二溝槽內(nèi)余留的犧牲層的上表面為共平面；去除硬式掩模；以及去除位于第一溝槽、第二溝槽及第三溝槽內(nèi)的犧牲層。

根據(jù)一些實施例，本公開提供一種半導(dǎo)體裝置，包括：一介電層，設(shè)置于一基底上；一高介電常數(shù)(hk)介電層，設(shè)置于介電層上，其中高介電常數(shù)(hk)介電層于介電層內(nèi)定義出一第一溝槽、一第二溝槽及一第三溝槽，其中第二溝槽位于第一溝槽與第三溝槽之間，其中第一溝槽及第二溝槽具有一第一寬度，其中第三溝槽具有大于第一寬度的一第二寬度；以及一側(cè)壁金屬(swm)層，沿著第一溝槽的側(cè)壁的一下部、沿著第二溝槽的側(cè)壁的一下部及沿著第三溝槽的側(cè)壁設(shè)置，其中沿著第一溝槽的側(cè)壁的下部的側(cè)壁金屬(swm)層具有一高度相同于沿著第二溝槽的側(cè)壁的下部的側(cè)壁金屬(swm)層的高度。

附圖說明

圖1繪示出根據(jù)本公開一些實施例的半導(dǎo)體裝置的制造方法流程圖。

圖2繪示出根據(jù)本公開一些實施例的半導(dǎo)體裝置的初始結(jié)構(gòu)剖面示意圖。

圖3、圖4、圖5、圖6、圖7、圖8、圖9a、圖9b、圖10及圖11繪示出本公開一些實施例的半導(dǎo)體裝置的剖面示意圖。

附圖標(biāo)記說明：

100方法

102、104、106、108、110、112、114、116、118、120步驟

200半導(dǎo)體裝置

205初始結(jié)構(gòu)

210基底

225第一虛置柵極

226第二虛置柵極

230第一溝槽

230e邊緣溝槽

234第二溝槽

232第一區(qū)

236第二區(qū)

240側(cè)壁間隙壁

260介電層

410第一材料層

420第二材料層

510犧牲層

610圖案化硬式掩模

710、720上表面

730第三材料層

740第一hk/mg結(jié)構(gòu)

750第二hk/mg結(jié)構(gòu)

h高度

t厚度

w1第一寬度

w1’縮減的第一寬度

w2第二寬度

w2’縮減的第二寬度

具體實施方式

以下的公開內(nèi)容提供許多不同的實施例或范例，以實施本發(fā)明的不同特征部件。而以下的公開內(nèi)容是敘述各個構(gòu)件及其排列方式的特定范例，以求簡化本公開內(nèi)容。當(dāng)然，這些僅為范例說明并非用以限定本發(fā)明。舉例來說，若是以下的公開內(nèi)容敘述了將一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件與上述第二特征部件是直接接觸的實施例，亦包含了尚可將附加的特征部件形成于上述第一特征部件與上述第二特征部件之間，而使上述第一特征部件與上述第二特征部件可能未直接接觸的實施例。另外，本公開內(nèi)容在各個不同范例中會重復(fù)標(biāo)號及/或文字。重復(fù)是為了達(dá)到簡化及明確目的，而非自行指定所探討的各個不同實施例及/或配置之間的關(guān)系。

再者，在空間上的相關(guān)用語，例如＂之下＂、＂下方＂、＂下＂、＂上方＂、＂上＂等等在此處是用以容易表達(dá)出本說明書中所繪示的圖式中元件或特征部件與另外的元件或特征部件的關(guān)系。這些空間上的相關(guān)用語除了涵蓋圖式所繪示的方位外，還涵蓋裝置于使用或操作中的不同方位。此裝置可具有不同方位(旋轉(zhuǎn)90度或其他方位)且此處所使用的空間上的相關(guān)符號同樣有相應(yīng)的解釋。

圖1繪示出根據(jù)本公開一些實施例的一或多個半導(dǎo)體裝置的制造方法100的流程圖。以下配合參照圖2所示的半導(dǎo)體裝置200的初始結(jié)構(gòu)205以及圖3至圖11所示的半導(dǎo)體裝置200詳細(xì)說明方法100。方法100僅為范例，并無意圖將本公開局限于權(quán)利要求所述以外。半導(dǎo)體裝置200可為ic或局部的ic，其可包括靜態(tài)隨機(jī)存取存儲器(staticrandomaccessmemory,sram)及/或其他邏輯電路、被動部件(例如，電阻器、電容器及電感器)以及主動部件(例如，p型場效晶體管(pfet)、n型場效晶體管(nfet)、金屬氧化物半導(dǎo)體場效晶體管(mosfet)、互補式金屬氧化物半導(dǎo)體(cmos)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲器及/或其組合)。半導(dǎo)體裝置200可包括三維裝置及多柵極裝置(例如雙柵極fet、finfet、三柵極fet、ω柵極裝置以及環(huán)繞式柵極(gate-all-round,gaa)裝置(包括垂直式gaa裝置及水平式gaa裝置))。

請參照圖1及圖2，方法100起始于步驟102，取得半導(dǎo)體裝置200的初始結(jié)構(gòu)205。初始結(jié)構(gòu)205包括一基底210?；?10可為塊材硅基底。另外，基底210可包括元素半導(dǎo)體(例如，具有結(jié)晶結(jié)構(gòu)的硅(si)或鍺(ge))；化合物半導(dǎo)體(包括鍺化硅(sige)碳化硅(sic)、砷化鎵(gaas)、磷化鎵(gap)、磷化銦(inp)、砷化銦(inas)及/或銻化銦(insb))；或其組合?；?10也可包括絕緣層覆硅(silicon-on-insulator,soi)基底。soi基底利用氧離子注入硅晶隔離法(separationbyimplantationofoxygen,simox)、晶圓接合及/或其他適合方法制成。

在一些范例中，基底210也包括一絕緣層。絕緣層包括任何適合材料，包括氧化硅、藍(lán)寶石及/或其組合。絕緣層的一范例為埋入式氧化(buriedoxide,box)層?？赏ㄟ^任何適合工藝而形成，例如注入法(例如，simox)、氧化法、沉積法及/或其他適合方法。在一些例示的初始結(jié)構(gòu)205中，絕緣層為絕緣層覆硅基底的一部件(例如，膜層)。

基底210也可包括通過一工藝(例如，離子注入或擴(kuò)散)而形成的各個不同的p型摻雜區(qū)及/或n型摻雜區(qū)。這些摻雜區(qū)包括n型井區(qū)、p型井區(qū)、輕摻雜區(qū)(ldd)、摻雜的源極及漏極(s/d)以及各個不同的通道摻雜分布剖面(profile)配置，以形成各個不同的集成電路(ic)裝置，例如互補式金屬氧化物半導(dǎo)體場效晶體管(cmosfet)、影像感測器及/或發(fā)光二極管(led)。基底210可進(jìn)一步包括其他功能特征部件，例如形成于基底內(nèi)或其上的電阻器或電容器。

基底210也可包括各個不同的隔離特征部件。隔離特征部件隔開位于基底210內(nèi)的各個不同的裝置區(qū)。隔離特征部件包括不同的結(jié)構(gòu)且通過利用不同的工藝技術(shù)形成。舉例來說，隔離特征部件可包括淺溝槽隔離(shallowtrenchisolation,sti)特征部件。sti的制作可包括于基底210內(nèi)蝕刻出一溝槽并接著于溝槽內(nèi)填入絕緣材料，例如氧化硅、氮化硅或氮氧化硅?？蛇M(jìn)行化學(xué)機(jī)械研磨(chemicalmechanicalpolishing,cmp)工藝，以回蝕刻過量的絕緣材料并將隔離特征部件的上表面平坦化。

基底210也可包括多個內(nèi)層介電(inter-leveldielectric,ild)層及導(dǎo)電特征部件整合形成一內(nèi)連接結(jié)構(gòu)配置于耦接各個不同p型及n型摻雜區(qū)及其他功能特征部件(例如，柵極電極)，形成一功能集成電路。

初始結(jié)構(gòu)250也包括第一虛置柵極225及第二虛置柵極226。在進(jìn)行高熱溫度工藝(例如源極/漏極形成期間的熱工藝)之后，第一虛置柵極225及第二虛置柵極226后續(xù)可被高介電常數(shù)(hk)介電材料及金屬柵極(mg)取代。第一虛置柵極225及第二虛置柵極226可包括一虛置柵極介電層及一多晶硅層并通過沉積、圖案化及蝕刻等工藝而形成。在本實施例中，第一虛置柵極225具有一第一寬度w1，且第二虛置柵極226具有大于第一寬度w1的一第二寬度w2。在一范例中，第二寬度w2大于第一寬度w1的30％以上。

初始結(jié)構(gòu)205也包括側(cè)壁間隙壁240，其沿著第一虛置柵極225及第二虛置柵極226的側(cè)壁形成。側(cè)壁間隙壁240可包括一介電材料，例如氮化硅。另外，側(cè)壁間隙壁240可包括碳化硅、氮氧化硅及/或其他適合的材料。側(cè)壁間隙壁240可通過沉積一柵極側(cè)壁間隙壁層并各向異性干蝕刻柵極側(cè)壁間隙壁層而形成。

初始結(jié)構(gòu)205也包括一介電層260，其設(shè)置于基底210上方且位于第一虛置柵極225及第二虛置柵極226之間。介電層260可包括氧化硅、氮化硅、氮氧化硅、介電常數(shù)(k)低于熱氧化硅的介電材料(因此稱為低介電常數(shù)介電材料)及/或其他適合的介電材料。介電層260可通過化學(xué)氣相沉積(chemicalvapordeposition,cvd)、原子層沉積(atomiclayerdeposition,ald)、熱氧化或臭氧氧化、旋轉(zhuǎn)涂布(spin-oncoating)或其他適合的技術(shù)或其組合而形成。

請參照圖1及圖3，一旦取得初始結(jié)構(gòu)205，方法100進(jìn)行至步驟104，去除第一虛置柵極225及第二虛置柵極226，以分別形成第一溝槽230及第二溝槽234。在一些實施例中，選擇蝕刻工藝，以選擇性蝕刻第一虛置柵極225及第二虛置柵極226，而實質(zhì)上未蝕刻側(cè)壁間隙壁240及介電層260。此選擇性蝕刻工藝可包括濕蝕刻、干蝕刻及/或其組合。

在本實施例中，第一溝槽230形成于第一區(qū)232內(nèi)，而第二溝槽234形成于第二區(qū)236內(nèi)。第二區(qū)236相鄰于第一區(qū)232，因此第一溝槽230的其中一者相鄰于第二溝槽234并稱作邊緣溝槽230e。第一溝槽230、第二溝槽234及邊緣溝槽230e的每一者通過介電層260而彼此隔開。在本實施例中，第一溝槽230(包括邊緣溝槽230e)具有第一寬度w1，且第二溝槽234具有大于第一寬度w1的第二寬度w2。在一范例中，第二寬度w2大于第一寬度w1的30％以上。

請參照圖1及圖4，方法100進(jìn)行至步驟106，沉積一第一材料層410于第一溝槽230、邊緣溝槽230e以及第二溝槽234內(nèi)。在一些實施例中，第一材料層410包括高介電常數(shù)(hk)介電層且沿著側(cè)壁間隙壁240沉積并位于第一溝槽230、邊緣溝槽230e以及第二溝槽234內(nèi)。高介電常數(shù)(hk)介電層(第一材料層410)可包括lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba,sr)tio3(bst)、al2o3、si3n4、氮氧化硅(sion)、其組合或其他適合的材料。高介電常數(shù)(hk)介電層(第一材料層410)可通過適合的方法進(jìn)行沉積，例如cvd、ald、熱氧化或臭氧氧化、其他適合的技術(shù)或其組合而形成。

請參照圖1及圖5，方法100進(jìn)行至步驟108，沉積一第二材料層420于第一溝槽230、邊緣溝槽230e以及第二溝槽234內(nèi)的第一材料層410上方。在一些實施例中，第二材料層420包括一側(cè)壁金屬(sidewallmetal,swm)層沉積于高介電常數(shù)(hk)介電層(第一材料層410)上方。側(cè)壁金屬(swm)層(第二材料層420)可包括單一金屬層或多層金屬結(jié)構(gòu)。側(cè)壁金屬(swm)層(第二材料層420)可包括一功函數(shù)(workfunction,wf)層。側(cè)壁金屬(swm)層(第二材料層420)可包括鈦(ti)、氮化鈦(tin)、氮化鉭(tan)、氮化鎢(wn)、氮化鉭硅(tasin)、鋁(al)、氮化鉭鋁(taaln)、錳(mn)、氮化錳(mnn)及/或其組合。第二材料層420可通過ald、物理氣相沉積(physicalvapordepositin,pvd)、cvd或其他適合的工藝而形成。由于側(cè)壁間隙壁240、第一材料層410及第二材料層420的關(guān)系，第一寬度w1及第二寬度w2分別縮減至第一寬度w1’及第二寬度w2’?？s減的第二寬度w2’實質(zhì)上大于縮減的第一寬度w1’。在一范例中，縮減的第二寬度w2’大于縮減的第一寬度w1’的30％以上。

根據(jù)一些半導(dǎo)體裝置的制造方法，第二材料層420沿著第一溝槽230及邊緣溝槽230e的側(cè)壁回蝕(recessed)(也稱作退縮蝕刻(pulling-back))。為了回蝕或退縮蝕刻第二材料層420，通常會通過于第一溝槽及第二溝槽內(nèi)填入一犧牲層，并回蝕犧牲層，接著退縮蝕刻第二材料層420而得。由于第一溝槽230及邊緣溝槽230e具有不同的周圍環(huán)境，例如邊緣溝槽230e鄰近于一較寬的溝槽(亦即，第二溝槽234)，因此填入第一溝槽230內(nèi)的犧牲層的厚度不同于填入邊緣溝槽230e內(nèi)的犧牲層的厚度。如此一來，第一溝槽230內(nèi)回蝕的犧牲層與邊緣溝槽230e內(nèi)回蝕的犧牲層具有不同的高度，而是位于第一溝槽230及邊緣溝槽230e內(nèi)的退縮蝕刻的第二材料層420產(chǎn)生不需要的高度差。在本實施例中，方法100提供一種方案，以降低位于第一溝槽230及邊緣溝槽230e內(nèi)的退縮蝕刻的第二材料層420的高度差。

請參照圖1及圖6，方法100進(jìn)行至步驟110，沉積一犧牲層510于第二材料層420上方。在本實施例中，犧牲層510順應(yīng)性沉積于第一溝槽230、邊緣溝槽230e及第二溝槽234內(nèi)，使位于第一溝槽230及邊緣溝槽230e內(nèi)的犧牲層510具有均勻的厚度t。犧牲層510可通過ald、cvd及/或其他技術(shù)形成。在一實施例中，犧牲層510通過ald沉積而成。在一些實施例中，第一溝槽230及邊緣溝槽230e內(nèi)完全填滿犧牲層510，而第二溝槽234內(nèi)局部填入犧牲層510。如圖6所示，在沉積犧牲層510之后，邊緣溝槽230e內(nèi)完全填滿犧牲層510，而一部分的第二溝槽234則維持未填入的情形。犧牲層510可包括氮化硅、碳化硅、氧化鈦、氮化鈦、氧化鉭、氮化鉭及/或任何適合的材料。在本實施例中，犧牲層510包括不同于第二材料層420的一材料，以在后續(xù)蝕刻工藝期間具有蝕刻選擇性。在一實施例中，第二材料層420包括氮化鈦(tin)，而犧牲層510包括氮化硅(sin)。

請參照圖1及圖7，方法100進(jìn)行至步驟112，形成一圖案化硬式掩模(hardmask,hm)610，以覆蓋第二區(qū)236，并包括填入第二溝槽234的余留部分，而未覆蓋第一區(qū)232。在一些實施例中，圖案化硬式掩模(hm)610可包括依圖案畫的光致抗蝕劑層且可通過一微影工藝形成。在一范例中，微影工藝可包括形成一光致抗蝕劑層；通過微影曝光工藝對光致抗蝕劑層進(jìn)行曝光；進(jìn)行一后曝烤(post-exposurebake)工藝；以及對光致抗蝕劑層進(jìn)行顯影，以形成圖案化光致抗蝕劑層。

另外，圖案化硬式掩模(hm)610的制作可通過沉積一硬式掩模(hm)層(例如，氧化硅、氮化硅、氮氧化硅或任何其他適合的介電材料)；通過一微影工藝形成一圖案化光致抗蝕劑層于硬式掩模(hm)層上方；以及經(jīng)由圖案化光致抗蝕劑層蝕刻硬式掩模(hm)層而形成圖案化硬式掩模(hm)610。

請參照圖1及圖8，方法100進(jìn)行至步驟114，回蝕犧牲層510，以露出沿著第一溝槽230及邊緣溝槽230e的側(cè)壁上一部分的第二材料層，同時圖案化硬式掩模(hm)610覆蓋第二區(qū)236。蝕刻工藝可包括濕蝕刻、干蝕刻及/或其組合。在一范例中，干蝕刻工藝可使用含氟氣體(例如，cf4、sf6、ch2f2、chf3及/或c2f6)、其他適合的氣體及/或等離子體及/或其組合。在一些實施例中，選擇蝕刻工藝，以選擇性蝕刻犧牲層510而實質(zhì)上未蝕刻第二材料層420。如先前所述，由于適當(dāng)?shù)奈g刻選擇性，第二材料層420作為一蝕刻停止層而改善蝕刻工藝容許度(processwindow)及剖面輪廓控制。

在本實施例中，回蝕犧牲層510，使一部分的犧牲層510余留于第一溝槽230及邊緣溝槽230e內(nèi)。在本實施例中，由于第一溝槽230及邊緣溝槽230e內(nèi)的犧牲層510具有相同的厚度t，因此能夠容許余留于第一溝槽230及邊緣溝槽230e內(nèi)的犧牲層510具有相同的厚度h。

請參照圖1及圖9a，方法100進(jìn)行至步驟116，回蝕(退縮蝕刻)第一溝槽230及邊緣溝槽230e內(nèi)的第二材料層420，同時圖案化硬式掩模(hm)610覆蓋第二區(qū)236。在一些實施例中，通過一蝕刻工藝來退縮蝕刻第二材料層420(或swm層)。上述蝕刻工藝可包括濕蝕刻、干蝕刻及/或其組合。在一范例中，可通過干蝕刻工藝并使用含氯氣體(例如，cl2、chcl3、ccl4及/或bcl3)、含溴氣體(例如，hbr及/或chbr3)、含碘氣體、其他適合的氣體及/或等離子體及/或其組合回蝕第二材料層420。上述蝕刻工藝可包括多重步驟蝕刻而得到選擇性、彈性及所需的蝕刻剖面輪廓。在本實施例中，選擇蝕刻工藝，以選擇性蝕刻第二材料層420而實質(zhì)上未蝕刻余留的犧牲層510。如此一來，沿著第一溝槽230及邊緣溝槽230e側(cè)壁(位于第一材料層410上方)的第二材料層420的上表面710與余留的犧牲層510的上表面720為共平面。

如圖9b所示，在回蝕第二材料層420之后，通過一蝕刻工藝去除圖案化硬式掩模(hm)610。在一范例中，除圖案化硬式掩模(hm)610為阻劑圖案，因而通過濕式剝除法及/或等離子體灰化法去除圖案化硬式掩模(hm)610。

請參照圖1及圖10，方法100進(jìn)行至步驟118，自第一區(qū)232及第二區(qū)236二處去除犧牲層510。蝕刻工藝可包括濕蝕刻、干蝕刻及/或其組合。在本實施例中，選擇蝕刻工藝，以選擇性蝕刻犧牲層510而實質(zhì)上未蝕刻第二材料層420及第一材料層410。如此一來，在第一區(qū)232中，沿著第一溝槽230及邊緣溝槽230e的下部設(shè)置的退縮蝕刻的第二材料層420具有一致的高度h。在第二區(qū)236中，第二材料層420沿著第二溝槽234的整個側(cè)壁設(shè)置。

請參照圖1及圖11，方法100進(jìn)行至步驟120，形成一第三材料層730于第一溝槽230、邊緣溝槽230e及第二溝槽234內(nèi)。在一些實施例中，第三材料層730包括金屬柵極(mg)層。金屬柵極(mg)層(第三材料層730)可包括w、ti、ag、al、tialn、tac、tacn、tasin、mn、zr、tin、tan、ru、mo、wn、cu、任何適合的材料或其組合。金屬柵極(mg)層(第三材料層730)可通過ald、pvd、cvd或其他適合的工藝而形成。另外，進(jìn)行一cmp工藝，以去除多余的mg層(第三材料層730)及swm層(第二材料層420)。cmp工藝為mg層(第三材料層730)及介電層260提供實質(zhì)上平坦的上表面。如此一來，在第一區(qū)232中，mg層(第三材料層730)的上部接觸hk介電層(第一材料層410)，且mg層(第三材料層730)的下部接觸退縮蝕刻的swm層(第二材料層420)。同時，在第二區(qū)236中，mg層(第三材料層730)的上部及下部皆接觸swm層(第二材料層420)。hk介電層(第一材料層410)、退縮蝕刻的swm層(第二材料層420)及mg層(第三材料層730)于第一區(qū)232中形成第一hk/mg結(jié)構(gòu)740，且hk介電層(第一材料層410)、swm層(第二材料層420)及mg層(第三材料層730)于第二區(qū)236中形成中形成第二hk/mg結(jié)構(gòu)750。

額外的步驟可提供于進(jìn)行方法100之前、期間及之后，且此處所述的某些步驟。

半導(dǎo)體裝置200可包括額外的特征部件，其通過后續(xù)的工藝形成。舉例來說，各個不同的介層連接窗(via)/導(dǎo)線及多層內(nèi)連接特征部件(例如，金屬層及內(nèi)層介電層)形成于基底210上方。舉例來說，多層內(nèi)連接包括垂直內(nèi)連接(例如，傳統(tǒng)的介層連接窗/接觸連接窗(contact))及水平內(nèi)連接(例如，金屬線)。各個不同的內(nèi)連接特征部件可包括各個不同的導(dǎo)電材料，包括銅、鎢及/或硅化物。在一范例中，鑲嵌及/或雙鑲嵌工藝用于形成銅相關(guān)多層內(nèi)連接結(jié)構(gòu)。

綜上所述，可了解本公開提供沿著具有一致高度的第一柵極溝槽的側(cè)壁退縮蝕刻側(cè)壁金屬層的方法，當(dāng)中第一柵極溝槽的其中一者相鄰于一第二柵極溝槽(其具有一寬度大于第一柵極溝槽的寬度)。上述方法利用順應(yīng)性沉積具有相同厚度的一犧牲層以填入第一溝槽及第二溝槽，并得到具有相同高度的回蝕的犧牲層(其使待退縮蝕刻的swm層具有相同高度)。上述方法展現(xiàn)出牢靠的swm退縮蝕刻工藝。

本公開提供許多不同的實施例的半導(dǎo)體裝置的制造方法，其提供優(yōu)于現(xiàn)行方法的一或多個改良施作。在一實施例中，一種半導(dǎo)體裝置的制造方法包括形成延伸穿過位于一基底上的一介電層的第一溝槽、第二溝槽及第三溝槽。第二溝槽位于第一溝槽與第三溝槽之間。第一溝槽及第二溝槽具有一第一寬度，同時第三溝槽具有大于第一寬度的一第二寬度。上述方法也包括形成一材料層于第一溝槽、第二溝槽及第三溝槽內(nèi)及形成一犧牲層，以完全填滿剩下的第一及第二溝槽。第一溝槽內(nèi)的犧牲層的厚度相同于第二溝槽內(nèi)的犧牲層的厚度。上述方法也包括回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層。第一溝槽內(nèi)犧牲層的余留厚度相同于第二溝槽內(nèi)的犧牲層的余留厚度。上述方法也包括回蝕位于第一溝槽及第二溝槽內(nèi)的材料層。在回蝕材料層之后，第一溝槽內(nèi)余留的材料層的上表面與余留的犧牲層的上表面為共平面，而第二溝槽內(nèi)余留的材料層的上表面與余留的犧牲層的上表面為共平面。上述方法也包括去除位于第一溝槽及第二溝槽內(nèi)余留的犧牲層。

在一些實施例中，形成一犧牲層以完全填滿剩下的第一及第二溝槽包括填入犧牲層于第三溝槽內(nèi)。

再者，上述方法也包括于去除位于第一溝槽及第二溝槽內(nèi)余留的犧牲層期間去除位于第三溝槽內(nèi)的犧牲層。

在一些實施例中，回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層包括：在回蝕犧牲層之前，于第三溝槽上方形成一硬式掩模；及回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層時，同時以硬式掩模保護(hù)第三溝槽。

再者，于回蝕位于第一溝槽及第二溝槽內(nèi)的材料層期間，以硬式掩模保護(hù)第三溝槽。

再者，上述方法也包括于回蝕位于第一溝槽及第二溝槽內(nèi)的材料層之后，去除硬式掩模。

在一些實施例中，回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層包括進(jìn)行一選擇性蝕刻，以蝕刻犧牲層而實質(zhì)上未蝕刻材料層。

在一些實施例中，回蝕位于第一溝槽及第二溝槽內(nèi)的材料層包括進(jìn)行一選擇性蝕刻，以蝕刻材料層而實質(zhì)上未蝕刻犧牲層。

在一些實施例中，去除位于第一溝槽及第二溝槽內(nèi)余留的犧牲層包括進(jìn)行一選擇性蝕刻，以蝕刻犧牲層而實質(zhì)上未蝕刻材料層。

在一些實施例中，通過原子層沉積(ald)形成犧牲層。

在另一實施例中，一種半導(dǎo)體裝置的制造方法包括形成第一溝槽、第二溝槽及第三溝槽于一基底上的一介電層內(nèi)。第二溝槽位于第一溝槽與第三溝槽之間。第一溝槽及第二溝槽具有一第一寬度，且第三溝槽具有一第二寬度，其不同于第一寬度。上述方法也包括沿著第一溝槽、第二溝槽及第三溝槽的側(cè)壁形成一側(cè)壁金屬(swm)層，且形成一犧牲層于側(cè)壁金屬(swm)層上方，以完全填滿剩下的第一及第二溝槽并填入第三溝槽。第一溝槽內(nèi)的犧牲層的厚度相同于第二溝槽內(nèi)的犧牲層的厚度。上述方法也包括形成一硬式掩模于第三溝槽內(nèi)的犧牲層上方，且回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層。第一溝槽內(nèi)余留的犧牲層的余留厚度相同于第二溝槽內(nèi)余留的犧牲層的余留厚度。上述方法也包括回蝕位于第一溝槽及第二溝槽內(nèi)的側(cè)壁金屬(swm)層，同時硬式掩模覆蓋第三溝槽。在回蝕側(cè)壁金屬(swm)層之后，沿著第一溝槽的側(cè)壁的余留的側(cè)壁金屬(swm)層的上表面與第一溝槽內(nèi)余留的犧牲層的上表面為共平面，而沿著第二溝槽的側(cè)壁的余留的側(cè)壁金屬(swm)層的上表面與第二溝槽內(nèi)余留的犧牲層的上表面為共平面。上述方法也包括去除硬式掩模及去除位于第一溝槽、第二溝槽及第三溝槽內(nèi)的犧牲層。

在一些實施例中，回蝕位于第一溝槽及第二溝槽內(nèi)的犧牲層包括進(jìn)行一選擇性蝕刻，以蝕刻犧牲層。

在一些實施例中，回蝕位于第一溝槽及第二溝槽內(nèi)的側(cè)壁金屬(swm)層包括進(jìn)行一選擇性蝕刻，以蝕刻側(cè)壁金屬(swm)層。

在一些實施例中，去除位于第一溝槽、第二溝槽及第三溝槽內(nèi)的犧牲層包括進(jìn)行一選擇性蝕刻，以蝕刻犧牲層。

在一些實施例中，通過原子層沉積(ald)形成犧牲層。

在一些實施例中，上述方法也包括：在沿著第一溝槽、第二溝槽及第三溝槽的側(cè)壁形成側(cè)壁金屬(swm)層之前，沿著第一溝槽、第二溝槽及第三溝槽的側(cè)壁及底部上方形成一高介電常數(shù)(hk)介電層；及在去除位于第一溝槽、第二溝槽及第三溝槽內(nèi)的犧牲層之后，形成一金屬柵極層于第一溝槽、第二溝槽及第三溝槽內(nèi)。

再者，回蝕位于第一溝槽及第二溝槽內(nèi)的側(cè)壁金屬(swm)層包括進(jìn)行一選擇性蝕刻，以蝕刻側(cè)壁金屬(swm)層而實質(zhì)上未蝕刻高介電常數(shù)(hk)介電層及犧牲層。

又另一實施例中，一種半導(dǎo)體裝置包括：一介電層，設(shè)置于一基底上；及一高介電常數(shù)(hk)介電層，設(shè)置于介電層上。高介電常數(shù)(hk)介電層于介電層內(nèi)定義出一第一溝槽、一第二溝槽及一第三溝槽。第二溝槽位于第一溝槽與第三溝槽之間。第一溝槽及第二溝槽具有一第一寬度，且第三溝槽具有大于第一寬度的一第二寬度。半導(dǎo)體裝置也包括一側(cè)壁金屬(swm)層，沿著第一溝槽的側(cè)壁的一下部、沿著第二溝槽的側(cè)壁的一下部及沿著第三溝槽的側(cè)壁設(shè)置。沿著第一溝槽的側(cè)壁的下部的側(cè)壁金屬(swm)層具有一高度相同于沿著第二溝槽的側(cè)壁的下部的側(cè)壁金屬(swm)層的高度。

在一些實施例中，上述方法也包括一金屬柵極(mg)層，設(shè)置于第一溝槽、第二溝槽及第三溝槽內(nèi)。

再者，第一溝槽及第二溝槽內(nèi)的金屬柵極(mg)層的一上部實體接觸高介電常數(shù)(hk)介電層，且金屬柵極(mg)層的一下部實體接觸側(cè)壁金屬(swm)層，而第三溝槽內(nèi)的金屬柵極(mg)層實體接觸側(cè)壁金屬(swm)層。

以上概略說明了本發(fā)明數(shù)個實施例的特征，使本領(lǐng)域技術(shù)人員對于本公開的型態(tài)可更為容易理解。任何本領(lǐng)域技術(shù)人員應(yīng)了解到可輕易利用本公開作為其它工藝或結(jié)構(gòu)的變更或設(shè)計基礎(chǔ)，以進(jìn)行相同于此處所述實施例的目的及/或獲得相同的優(yōu)點。任何本領(lǐng)域技術(shù)人員也可理解與上述等同的結(jié)構(gòu)并未脫離本公開的精神和保護(hù)范圍內(nèi)，且可在不脫離本公開的精神和范圍內(nèi)，當(dāng)可作更動、替代與潤飾。