分案申請的相關(guān)信息

本案是分案申請。該分案的母案是申請日為2009年9月8日、申請?zhí)枮?00980139256.8、發(fā)明名稱為“在cmos工藝中單片集成光子元件與電子元件”的發(fā)明專利申請案。

對相關(guān)申請案的交叉參考/以引用的方式并入

本申請案參考2009年9月4日申請的第12/554,449號美國專利申請案和2008年9月8日申請的第61/191,479號臨時申請案和2008年11月14日申請的第61/199,353號臨時申請案并主張其優(yōu)先權(quán)，所述申請案在此以全文引用的方式并入本文中。

上述申請案中的每一者在此以全文引用的方式并入本文中。

聯(lián)邦政府資助的研究或開發(fā)

[不適用]

縮微膠片/版權(quán)參考

[不適用]

本發(fā)明的某些實施例涉及半導體處理。更明確來說，本發(fā)明的某些實施例涉及一種用于在cmos工藝中單片集成光子元件和電子元件的方法和系統(tǒng)。

背景技術(shù)：

隨著數(shù)據(jù)網(wǎng)絡逐步增加以滿足不斷增長的帶寬要求，銅數(shù)據(jù)通道的缺陷正變得顯而易見。因輻射的電磁能量引起的信號衰減和串擾是此類系統(tǒng)的設計者所面臨的主要阻礙?？赏ㄟ^均衡化、編碼和屏蔽而使其在一定程度上減輕，但這些技術(shù)要求相當大的功率、復雜性和大體積電纜的代價，同時僅提供能達到的少量的改善和非常有限的縮放性。光學通信因為沒有此些通道限制，已被視為銅鏈接的后繼者。

通過將此類系統(tǒng)與參考圖式在本申請案的其余部分中所陳述的本發(fā)明進行比較，所屬領域的技術(shù)人員將明白常規(guī)和傳統(tǒng)的方法的其它限制和缺點。

技術(shù)實現(xiàn)要素：

大體上在圖中展示和/或結(jié)合圖中的至少一者來描述一種用于在cmos工藝中單片集成光子元件與電子元件的系統(tǒng)和/或方法，其在技術(shù)方案中有更全面的陳述。

通過以下描述和圖式，將更完全地理解本發(fā)明的各種優(yōu)點、方面和新穎特征，以及本發(fā)明的所說明的實施例的細節(jié)。

附圖說明

圖1a是根據(jù)本發(fā)明的實施例的光子學方式實現(xiàn)的cmos芯片的框圖。

圖1b是說明根據(jù)本發(fā)明的實施例的示范性光子學方式實現(xiàn)的cmos芯片的斜視圖的圖。

圖1c是說明根據(jù)本發(fā)明的實施例的耦合到光纖電纜的示范性cmos芯片的圖。

圖2是根據(jù)本發(fā)明的實施例的具有背面蝕刻和金屬沉積的示范性光子學方式實現(xiàn)的工藝流的框圖。

圖3a是根據(jù)本發(fā)明的實施例的具有雙重soi襯底的示范性光子學方式實現(xiàn)的工藝流的框圖。

圖3b是根據(jù)本發(fā)明的實施例的具有不同光學和電子裝置層厚度的示范性光子學方式實現(xiàn)的工藝流的框圖。

圖3c是根據(jù)本發(fā)明的實施例的具有晶片/芯片結(jié)合的示范性光子學方式實現(xiàn)的工藝流的框圖。

圖4a是根據(jù)本發(fā)明的實施例的示范性集成電氣和光電子裝置的橫截面。

圖4b是根據(jù)本發(fā)明的實施例的使用雙重soi工藝而制造的示范性集成電氣和光電子裝置的橫截面。

圖4c是根據(jù)本發(fā)明的實施例的使用兩個硅層厚度而制造的示范性集成電氣和光電子裝置的橫截面。

圖4d是根據(jù)本發(fā)明的實施例的使用晶片/芯片結(jié)合而制造的示范性集成電氣和光電子裝置的橫截面。

圖5是說明根據(jù)本發(fā)明的實施例的將淺溝槽用作底部覆層的示范性結(jié)構(gòu)的圖。

圖6是說明根據(jù)本發(fā)明的實施例的示范性外延橫向過生長光學裝置的圖。

圖7是說明根據(jù)本發(fā)明的實施例的通過移除硅而示范形成覆層的圖。

圖8是說明根據(jù)本發(fā)明的實施例的通過氧植入和熱處理而示范形成氧化物的圖。

圖9是說明根據(jù)本發(fā)明的實施例的示范性背面蝕刻結(jié)構(gòu)的圖。

圖10是說明根據(jù)本發(fā)明的實施例的示范性背面蝕刻結(jié)構(gòu)的圖。

圖11是說明根據(jù)本發(fā)明的實施例的具有金屬鏡的示范性背面蝕刻結(jié)構(gòu)的圖。

具體實施方式

可在用于在cmos工藝中單片集成光子元件和電子元件的方法和系統(tǒng)中發(fā)現(xiàn)本發(fā)明的某些方面。本發(fā)明的示范性方面可包括在單一互補金屬氧化物半導體(cmos)晶片上以用于光子和電子裝置的不同硅層厚度來制造光子和電子裝置。可利用塊體cmos工藝在絕緣體上半導體(soi)晶片上制造電子和光子裝置?？衫胹oicmos工藝在soi晶片上制造電子和光子裝置?？衫秒p重soi工藝和/或選擇性區(qū)域生長工藝來制造不同的硅層厚度。可利用進入cmos晶片中的一次或一次以上以上氧植入和/或在cmos晶片上利用cmos溝槽氧化物來制造用于光子裝置的覆層?？衫猛庋訖M向過生長將用于光子裝置的硅材料沉積于所述cmos溝槽氧化物上?？衫脤mos晶片的在光子裝置下方的區(qū)的選擇性背面蝕刻來制造用于光子裝置的覆層?？赏ㄟ^將金屬沉積于cmos晶片的選擇性蝕刻的區(qū)上來制造用于光子裝置的反射表面?？蓪⑹褂醚踔踩爰捎赾mos晶片中的二氧化硅用作用于背面蝕刻的蝕刻終止層?？蓪⒓捎赾mos晶片中的硅鍺用作用于背面蝕刻的蝕刻終止層?？稍趦蓚€互補金屬氧化物半導體(cmos)晶片上通過將所述晶片中的每一者的至少一部分結(jié)合在一起而以用于光子和電子裝置的不同的硅層厚度來制造光子和電子裝置，其中所述cmos晶片中的一者包括光子裝置，且另一cmos晶片包括電子裝置。

圖1a是根據(jù)本發(fā)明的實施例的光子學方式實現(xiàn)的cmos芯片的框圖。參看圖1a，展示了在cmos芯片130上的光電子裝置，其包括高速光學調(diào)制器105a-105d、高速光電二極管111a-111d、監(jiān)視光電二極管113a-113h，以及包括接頭103a-103k、光學終端115a-115d和光柵耦合器117a-117h的光學裝置。還展示了電氣裝置和電路，其包括跨阻和限幅放大器(tia/la)107a-107e、模擬和數(shù)字控制電路109和控制區(qū)段112a-112d。經(jīng)由cmos芯片130中制造的光學波導而在光學裝置與光電子裝置之間傳送光學信號。另外，在圖1a中通過虛線的橢圓來指示光學波導。

舉例來說，高速光學調(diào)制器105a-105d包括馬赫-增德爾(mach-zehnder)或環(huán)形調(diào)制器，且實現(xiàn)對cw激光輸入信號的調(diào)制。高速光學調(diào)制器105a-105d由控制區(qū)段112a-112d控制，且調(diào)制器的輸出經(jīng)由波導而光學耦合到光柵耦合器117e-117h。舉例來說，接頭103d-103k包括四端口光學耦合器，且用于對由高速光學調(diào)制器105a-105d產(chǎn)生的光學信號進行取樣，其中通過監(jiān)視光電二極管113a-113h來測量經(jīng)取樣的信號。接頭103d-103k的未使用分支以光學終端115a-115d終止，以避免不需要的信號的背射。

光柵耦合器117a-117h包括使得能夠?qū)⒐怦詈线M和耦合出cmos芯片130的光柵。光柵耦合器117a-117d用于將從光纖接收到的光耦合到cmos芯片130中，且可包括極化無關(guān)光柵耦合器。光柵耦合器117e-117h用于將來自cmos芯片130的光耦合到光纖中。舉例來說，光纖可用環(huán)氧樹脂連接到cmos芯片，且可與cmos芯片130的表面的法線成一角度對準，以優(yōu)化耦合效率。

高速光電二極管111a-111d將從光柵耦合器117a-117d接收到的光學信號轉(zhuǎn)換為電信號，所述電信號被傳送到tia/la107a-107d以供處理。模擬和數(shù)字控制電路109可控制tia/la107a-107d的操作中的增益水平或其它參數(shù)。tia/la107a-107d可接著將電信號傳送到cmos芯片130上的其它電路和/或芯片外的電路/裝置。

tia/la107a-107d可包括窄帶、非線性光電子接收器電路。相應地，窄帶接收器前端的后面可為不歸零(nrz)電平復位器電路。此電路限制光學接收器的帶寬，以便減少積分噪聲，進而增加信噪比。nrz電平復位器可用于將所得的數(shù)據(jù)脈沖轉(zhuǎn)換回nrz數(shù)據(jù)。

控制區(qū)段112a-112d包括使得能夠?qū)慕宇^103a-103c接收到的cw激光信號進行調(diào)制的電子電路。舉例來說，高速光學調(diào)制器105a-105d需要高速電信號來調(diào)制馬赫-增德爾干涉儀(mzi)的相應分支中的折射率。用于驅(qū)動mzi所需的電壓擺幅是cmos芯片130中的重要功率耗用。因此，如果用于驅(qū)動調(diào)制器的電信號可被分裂為若干域，其中每一域橫越較低的電壓擺幅，那么便提高了功率效率。

在本發(fā)明的實施例中，對收發(fā)器所需的所有光學、電氣和光電子裝置以及耦合的激光源的集成使得能夠在單一芯片上集成多個光電子收發(fā)器。在一示范性實施例中，cmos芯片130包括四個光電子收發(fā)器以及一個光學源，且實現(xiàn)向芯片表面垂直傳送光學信號或從芯片表面垂直傳送光學信號，因此實現(xiàn)對cmos工藝的使用，包含cmos保護環(huán)，如相對于圖1b和圖1c所論述。

圖1b是說明根據(jù)本發(fā)明的實施例的示范性光子學方式實現(xiàn)的cmos芯片的斜視圖的圖。參看圖1b，展示了cmos芯片130，其包括電子裝置/電路131、光學和光電子裝置133、光源接口135、cmos芯片表面137、光纖接口139和cmos保護環(huán)141。

光源接口135和光纖接口139包括光柵耦合器，光柵耦合器使得能夠經(jīng)由cmos芯片表面137來耦合光信號，而常規(guī)的邊緣發(fā)射裝置是經(jīng)由芯片邊緣來耦合。經(jīng)由cmos芯片表面137來耦合光信號實現(xiàn)對cmos保護環(huán)141的使用，cmos保護環(huán)141在機械上保護芯片，且防止污染物經(jīng)由芯片邊緣進入。

舉例來說，電子裝置/電路131包括例如相對于圖1a所描述的tia/la107a-107d以及模擬和數(shù)字控制電路109等電路。光學和光電裝置133包括例如接頭103a-103k、光學終端115a-115d、光柵耦合器117a-117h、高速光學調(diào)制器105a-105d、高速光電二極管111a-111d和監(jiān)視光電二極管113a-113h等裝置。

圖1c是說明根據(jù)本發(fā)明的實施例的耦合到光纖電纜的示范性cmos芯片的圖。參看圖1c，展示了cmos芯片130，其包括電子裝置/電路131、光學和光電子裝置133、cmos芯片表面137和cmos保護環(huán)141。還展示光纖到芯片耦合器143、光纖電纜145和光源模塊147。

cmos芯片130包括電子裝置/電路131、光學和光電子裝置133、cmos芯片表面137，且cmos保護環(huán)141可為相對于圖1b所描述的保護環(huán)。

在本發(fā)明的實施例中，光纖電纜可經(jīng)由(例如)環(huán)氧樹脂而附加到cmos芯片表面137。光纖芯片耦合器143使得能夠?qū)⒐饫w電纜145物理耦合到cmos芯片130。

光源模塊147可經(jīng)由(例如)環(huán)氧樹脂或焊料而附加到cmos芯片表面137。以此方式，可在單一cmos芯片上將高功率光源與一個或一個以上高速光電子收發(fā)器的光電子和電子功能性集成在一起。

圖2是根據(jù)本發(fā)明的實施例的具有背面蝕刻和金屬沉積的示范性光子學方式實現(xiàn)的工藝流的框圖。參看圖2，展示光子學方式實現(xiàn)的工藝流200，其包括原始cmos工藝220、淺溝槽模塊203、自定義植入模塊207、源極/漏極植入模塊213、阻斷硅化模塊215、鍺模塊217和數(shù)據(jù)處理模塊223。

原始cmos工藝包括工藝流開始步驟201、深溝槽模塊205、阱模塊209、柵極模塊211、后端金屬模塊219和晶片完成步驟221。

光子學方式實現(xiàn)的工藝流開始于自定義的soi襯底，所述soi襯底具有用于插入到工藝流開始步驟201中的若干光學工藝的適當?shù)难趸锖穸?，舉例來說，所述光學工藝可包括合適的晶片制備工藝，例如分類、清潔或質(zhì)量控制。晶片接著進行到用于界定并蝕刻淺溝槽的淺溝槽模塊203。淺溝槽模塊203可包括(例如)光刻、蝕刻、填充和化學機械研磨(cmp)，隨后是深溝槽模塊205，其包括常規(guī)的cmos溝槽模塊。

阱模塊209包括光刻步驟和摻雜劑離子植入，以界定用于cmos裝置的阱。舉例來說，自定義植入模塊207可插入到阱模塊209中，以界定光電子裝置特有的摻雜區(qū)。晶片接著進行到柵極模塊211，以經(jīng)由(例如)光刻、蝕刻、修整、分隔和植入來界定cmos柵極。在進行到阻斷硅化模塊215之前，可由源極/漏極植入模塊213執(zhí)行源極和漏極植入。

硅化模塊215在硅表面中產(chǎn)生用于金屬觸點的自對準的硅化物層，隨后是鍺模塊217，其可在soi硅晶片上沉積鍺以用于集成的光電檢測器。在本發(fā)明的實施例中，鍺工藝可與cmos完全相容。晶片接著進行到后端金屬模塊219，其例如包括6金屬低k銅工藝，隨后是晶片完成步驟221。

在本發(fā)明的示范性實施例中，cmos工藝流包括用于集成波導光學元件的0.13微米cmossoi技術(shù)平臺。光刻工藝包括深度uv技術(shù)以實現(xiàn)近ir光學元件能力，且高電阻率襯底可實現(xiàn)電路中的較低微波損耗。自定義步驟可用于標準工具中，且包括硅蝕刻和植入、鍺外延，且可利用標準的接觸模塊。這些工藝可順從熱預算，且不需要后處理。

在本發(fā)明的實施例中，可利用較厚的si層soi襯底，從而實現(xiàn)類塊體cmos晶體管。此還將實現(xiàn)在較厚si層中制造的光學裝置中的增強的光學限制，且因此實現(xiàn)緊湊的光子裝置。另外，可蝕刻背面，且可將金屬反射層沉積于經(jīng)蝕刻的溝槽中以改進光學裝置的耦合效率。

圖3a是根據(jù)本發(fā)明的實施例的具有雙重soi襯底的示范性光子學方式實現(xiàn)的工藝流的框圖。參看圖3a，展示光子學方式實現(xiàn)的工藝流300，其包括原始cmos工藝320、si/sio2蝕刻模塊302、淺/深溝槽模塊303、平坦化模塊304、自定義植入模塊307、源極/漏極植入模塊313、阻斷硅化模塊315、鍺模塊317和數(shù)據(jù)處理模塊323。

原始cmos工藝包括工藝流開始步驟301、深溝槽模塊305、阱模塊309、柵極模塊311、后端金屬模塊319和晶片完成步驟321。

光子學方式實現(xiàn)的工藝流開始于自定義的soi襯底，所述soi襯底具有用于插入到工藝流開始步驟301中的若干光學工藝的適當?shù)难趸锖穸?，舉例來說，所述光學工藝可包括合適的晶片制備工藝，例如分類、清潔或質(zhì)量控制。晶片接著進行到si/sio2蝕刻模塊，其中可在對應于將界定光學裝置的區(qū)域的區(qū)域中移除雙重soi襯底中的頂部si和氧化物層。接著可利用淺/深溝槽模塊303和自定義植入模塊307來界定光學裝置?？衫闷教够K304來界定平坦表面，以用于后續(xù)的cmos模塊工藝，例如深溝槽模塊305，其包括常規(guī)的cmos溝槽模塊。

阱模塊309包括光刻步驟和摻雜劑離子植入，以界定用于cmos裝置的阱。舉例來說，自定義植入模塊307可插入到阱模塊309中，以界定光電子裝置特有的摻雜區(qū)。晶片接著進行到柵極模塊311，以經(jīng)由(例如)光刻、蝕刻、修整、分隔和植入來界定cmos柵極。在進行到阻斷硅化模塊315之前，可由源極/漏極植入模塊313執(zhí)行源極和漏極植入。

硅化模塊315在硅表面中產(chǎn)生用于金屬觸點的自對準的硅化物層，隨后是鍺模塊317，其可在soi硅晶片上沉積鍺以用于集成的光電檢測器。在本發(fā)明的實施例中，鍺工藝可與cmos完全相容。晶片接著進行到后端金屬模塊319，其例如包括6金屬低k銅工藝，隨后是晶片完成步驟321。

在本發(fā)明的示范性實施例中，cmos工藝流包括用于集成波導光學元件的0.13微米cmossoi技術(shù)平臺。光刻工藝包括深度uv技術(shù)以實現(xiàn)近ir光學元件能力，且高電阻率襯底可實現(xiàn)電路中的較低微波損耗。自定義步驟可用于標準工具中，且包括硅蝕刻和植入、鍺外延，且可利用標準的接觸模塊。這些工藝可順從熱預算，且不需要后處理。

在本發(fā)明的實施例中，兩個分開的soi層可用于實現(xiàn)針對光學和電子裝置兩者而優(yōu)化的層厚度，其中所要的較厚層用于光子裝置。以此方式，可在不需要經(jīng)修改的工藝的情況下利用標準的cmos電子元件模塊來解決電子裝置與光子裝置之間的折衷。

圖3b是根據(jù)本發(fā)明的實施例的具有不同光學和電子裝置層厚度的示范性光子學方式實現(xiàn)的工藝流的框圖。參看圖3b，展示光子學方式實現(xiàn)的工藝流350，其包括原始cmos工藝320、淺/深溝槽模塊303、自定義植入模塊307、源極/漏極植入模塊313、外延/溝槽/植入模塊314、阻斷硅化模塊315、鍺模塊317和數(shù)據(jù)處理模塊323。

原始cmos工藝包括工藝流開始步驟301、深溝槽模塊305、阱模塊309、柵極模塊311、后端金屬模塊319和晶片完成步驟321。

光子學方式實現(xiàn)的工藝流開始于自定義的soi襯底，所述soi襯底具有用于插入到工藝流開始步驟301中的若干光學工藝的適當?shù)难趸锖穸?，舉例來說，所述光學工藝可包括合適的晶片制備工藝，例如分類、清潔或質(zhì)量控制。晶片接著進行到用于界定并蝕刻淺溝槽的淺溝槽模塊303。淺溝槽模塊303可包括(例如)光刻、蝕刻、填充和化學機械研磨(cmp)，隨后是深溝槽模塊305，其包括常規(guī)的cmos溝槽模塊。

阱模塊309包括光刻步驟和摻雜劑離子植入，以界定用于cmos裝置的阱。晶片接著進行到柵極模塊311，以經(jīng)由(例如)光刻、蝕刻、修整、分隔和植入來界定cmos柵極。在進行到外延/溝槽/植入模塊314之前，可由源極/漏極植入模塊313執(zhí)行源極和漏極植入，其中可沉積較厚的si層以用于光子裝置。另外，可在外延/溝槽/植入模塊314中針對光子裝置執(zhí)行其它溝槽和植入步驟。

硅化模塊315在硅表面中產(chǎn)生用于金屬觸點的自對準的硅化物層，隨后是鍺模塊317，其可在soi硅晶片上沉積鍺以用于集成的光電檢測器。在本發(fā)明的實施例中，鍺工藝可與cmos完全相容。晶片接著進行到后端金屬模塊319，其例如包括6金屬低k銅工藝，隨后是晶片完成步驟321。

在本發(fā)明的示范性實施例中，cmos工藝流包括用于集成波導光學元件的0.13微米cmossoi技術(shù)平臺。光刻工藝包括深度uv技術(shù)以實現(xiàn)近ir光學元件能力，且高電阻率襯底可實現(xiàn)電路中的較低微波損耗。自定義步驟可用于標準工具中，且包括硅蝕刻和植入、鍺外延，且可利用標準的接觸模塊。這些工藝可順從熱預算，且不需要后處理。

在本發(fā)明的實施例中，兩個分開的si層可用于實現(xiàn)針對光學和電子裝置兩者而優(yōu)化的層厚度，其中所要的較厚層用于在外延/溝槽/植入模塊314中沉積的光子裝置。以此方式，可在不需要經(jīng)修改的工藝的情況下利用標準的cmos電子元件模塊來解決電子裝置與光子裝置之間的折衷。

圖3c是根據(jù)本發(fā)明的實施例的具有晶片/芯片結(jié)合的示范性光子學方式實現(xiàn)的工藝流的框圖。參看圖3c，展示光子學方式實現(xiàn)的工藝流360，其包括原始cmos工藝320、光學cmos工藝330和數(shù)據(jù)處理模塊323。所述原始cmos工藝320可包括溝槽模塊305a、阱模塊309、柵極模塊311、源極/漏極植入模塊313和后端金屬模塊319a。

光學cmos工藝工藝330可包括溝槽模塊303a、植入模塊307、阻斷硅化模塊315、鍺模塊317、后端金屬模塊319b和晶片/芯片結(jié)合模塊321。

原始cmos工藝流330開始于標準的soi襯底，所述soi襯底插入到工藝流開始步驟301a中，所述工藝流開始步驟301a可包括合適的晶片制備工藝，例如分類、清潔或質(zhì)量控制。晶片接著進行到用于界定并蝕刻淺溝槽和/或深溝槽的溝槽模塊305a。溝槽模塊305a可(例如)包括光刻、蝕刻、填充和化學機械研磨(cmp)，隨后進行到阱模塊309。

阱模塊309包括光刻步驟和摻雜劑離子植入，以界定用于cmos裝置的阱。晶片接著進行到柵極模塊311，以經(jīng)由(例如)光刻、蝕刻、修整、分隔和植入來界定cmos柵極。在進行到后端金屬模塊319a之前，可由源極/漏極植入模塊313執(zhí)行源極和漏極植入。

光學cmos工藝流330開始于自定義的soi襯底，所述soi襯底具有用于插入到工藝流開始步驟301中的若干光學工藝的適當?shù)难趸锖穸?，舉例來說，所述光學工藝可包括合適的晶片制備工藝，例如分類、清潔或質(zhì)量控制。晶片接著進行到溝槽模塊303a，溝槽模塊303a可(例如)包括光刻、蝕刻、填充和化學機械研磨(cmp)，隨后是植入模塊307，其中可將對光學裝置來說適當?shù)膿诫s劑植入到光學晶片中。

硅化模塊315在硅表面中產(chǎn)生用于金屬觸點的自對準的硅化物層，隨后是鍺模塊317，其可在soi硅晶片上沉積鍺以用于集成的光電檢測器。在本發(fā)明的實施例中，鍺工藝可與cmos完全相容。晶片接著進行到后端金屬模塊319，其例如包括6金屬低k銅工藝，隨后是晶片完成步驟321。

在晶片/芯片結(jié)合模塊321中，來自光學cmos工藝330的晶片可接著被結(jié)合到來自原始cmos工藝320的晶片。在本發(fā)明的另一示范性實施例中，可利用結(jié)合來結(jié)合芯片，而不是完整的晶片。在此例子中，將在晶片/芯片結(jié)合模塊321中利用切塊工藝來產(chǎn)生供結(jié)合的芯片。

在本發(fā)明的示范性實施例中，cmos工藝流320包括用于集成波導光學元件的0.13微米cmossoi技術(shù)平臺。光刻工藝包括深度uv技術(shù)以實現(xiàn)近ir光學元件能力，且高電阻率襯底可實現(xiàn)電路中的較低微波損耗。自定義步驟可用于標準工具中，且包括硅蝕刻和植入、鍺外延，且可利用標準的接觸模塊。這些工藝可順從熱預算，且不需要后處理。

在本發(fā)明的實施例中，兩個分開的cmos晶片工藝可用于實現(xiàn)針對光學和電子裝置兩者而優(yōu)化的晶片?？山又鴮⒕蛐酒Y(jié)合，以產(chǎn)生具有用于電子裝置和光子裝置兩者的提高的裝置性能的混合結(jié)構(gòu)。以此方式，可在不需要經(jīng)修改的工藝的情況下利用標準的cmos電子元件模塊來解決電子裝置與光子裝置之間的折衷。

圖4a是根據(jù)本發(fā)明的實施例的示范性集成電氣和光電子裝置的橫截面。參看圖4a，展示集成的半導體結(jié)構(gòu)400，其包括晶體管410和光學裝置420和相關(guān)聯(lián)的層。集成的半導體結(jié)構(gòu)400可由相對于圖2所描述的工藝流產(chǎn)生。舉例來說，所述層可用于制造晶體管410和光學裝置420，以隔離所述裝置或向所述裝置提供電連接。

集成的半導體結(jié)構(gòu)400包括硅襯底401、內(nèi)埋氧化物403、硅層405、接觸層415、金屬1層417、通路1層419、金屬2層421、最后金屬層423、鈍化層425、金屬蓋427、金屬層441和ge層445。金屬1層417、金屬2層421、最后金屬層和金屬蓋427提供層之間的電接觸，并提供與電氣和光電子裝置的電接觸，所述電氣和光電裝置例如為晶體管410和光學裝置420。金屬層441實現(xiàn)光學i/o裝置的改進的效率，所述光學i/o裝置例如為光學裝置420。通路1層419和接觸層415也實現(xiàn)與裝置的電接觸，同時通過在導電通路之間并入絕緣材料而提供裝置之間的電隔離。

晶體管410包括阱407、漏極植入層429a和源極植入層429b、柵極431和鈍化層433。在本發(fā)明的實施例中，si層405可足夠厚，使得可將晶體管410視為塊體晶體管。如果硅層厚度被制作得足夠厚，那么從晶體管和工藝的角度來看，所述襯底將看起來并作用如同塊體襯底，尤其在臨界尺寸變得越來越小(包含植入和結(jié)深度)的更高級的cmos自對準硅化物阻斷結(jié)點處，使得存在可實現(xiàn)塊體cmos相容性和最佳光學性能的最佳厚度。

阱區(qū)407是經(jīng)摻雜的硅層，其使得能夠通過在阱外形成與所述區(qū)的摻雜相反的摻雜的層而將互補裝置集成于同一襯底上。以此方式，舉例來說，在阱經(jīng)n摻雜的例子中，源極和漏極植入層429a和429b可包括p摻雜硅。

柵極431可(例如)包括金屬或多晶硅，其可通過薄氧化物層(未圖示)與阱407隔離。

光學裝置420包括si層405的經(jīng)摻雜和未經(jīng)摻雜區(qū)、自對準硅化物阻斷(salicideblock)413、經(jīng)摻雜的接觸區(qū)435和437、經(jīng)蝕刻的區(qū)439和ge層445。自對準硅化物阻斷413包括一層材料以防止光學裝置420和其它光學裝置的硅在標準的cmos工藝期間被自對準硅化。假如光學裝置中的硅被自對準硅化，那么將會引起較大的光學損耗。另外，自對準硅化物阻斷413阻斷對波導和其它光學裝置的不需要的植入，其也將會引起不需要的損耗?？蓪⒆詫使杌镒钄?13蝕刻到si層405，使得可沉積ge層445。舉例來說，ge層445可用于光電檢測器裝置中。另外，si層405中的經(jīng)蝕刻的區(qū)439可用于光學限制。舉例來說，蝕刻區(qū)439可被重新填充有低k電介質(zhì)，或可包括不具有重新填充材料的空氣間隙。舉例來說，填充材料可包括氧化硅或氮氧化硅材料。

可對襯底401進行背面蝕刻，且可將金屬層441沉積于經(jīng)蝕刻的區(qū)中，以(例如)提供用于例如光學裝置420等光學裝置的反射表面。

圖4b是根據(jù)本發(fā)明的實施例的使用雙重soi工藝而制造的示范性集成電氣和光電子裝置的橫截面。參看圖4b，展示集成的半導體結(jié)構(gòu)430，其包括晶體管410和光學裝置420和相關(guān)聯(lián)的層。集成的半導體結(jié)構(gòu)430可由相對于圖3a所描述的工藝流產(chǎn)生。舉例來說，所述層用于制造晶體管410和光學裝置420，以隔離所述裝置或向所述裝置提供電連接。

集成的半導體結(jié)構(gòu)430包括硅襯底401、內(nèi)埋氧化物層403a、雙重內(nèi)埋氧化物層403b、硅層405a和405b、場氧化物409、接觸層415、金屬1層417、通路1層419、金屬2層421、最后金屬層423、鈍化層425、金屬蓋427和ge層445。金屬1層417、金屬2層421、最后金屬層和金屬蓋427提供層之間的電接觸，并提供與電氣和光電子裝置的電接觸，所述電氣和光電裝置例如為晶體管410和光學裝置420。通路1層419和接觸層415也實現(xiàn)與裝置的電接觸，同時通過在導電通路之間并入絕緣材料而提供裝置之間的電隔離。

舉例來說，晶體管410包括具有由摻雜劑植入工藝形成于si層(包括阱407)中的源極和漏極區(qū)、柵極431和鈍化層433的soi晶體管。柵極431可(例如)包括金屬或多晶硅，其可通過薄氧化物層(未圖示)與阱407隔離。

光學裝置420包括si層405a的經(jīng)摻雜和/或未經(jīng)摻雜區(qū)、自對準硅化物阻斷413、經(jīng)摻雜的接觸區(qū)435和437、經(jīng)蝕刻的區(qū)439和ge層445。自對準硅化物阻斷413包括一層材料以防止光學裝置420與其它光學裝置的硅在標準的cmos工藝期間被自對準硅化。如果光學裝置中的硅被自對準硅化，那么將引起較大的光學損耗。另外，自對準硅化物阻斷413阻斷對波導和其它光學裝置的不需要的植入，其也將引起不需要的損耗?？蓪⒆詫使杌镒钄?13蝕刻到si層405a，可在該處沉積ge層445。舉例來說，ge層445可用于光電檢測器裝置中。另外，si層405中的經(jīng)蝕刻的區(qū)439可用于光學限制。舉例來說，蝕刻區(qū)439可被重新填充有低k電介質(zhì)，或可包括不具有重新填充材料的空氣間隙。舉例來說，填充材料可包括氧化硅或氮氧化硅材料。

在本發(fā)明的實施例中，可在cmos工藝中利用具有兩個si層厚度的雙重soi襯底來提供用于光學和電子裝置兩者的適當?shù)膶雍穸?。相應地，可在用于標準的cmos電子裝置工藝的較薄si層405b下方引入用于改進的光學裝置的較厚si層405a。在此示范性實施例中，電子裝置位于光學裝置的頂部上，使得光學裝置工藝不影響電子裝置性能。另外，可考慮到待發(fā)生的后續(xù)的電子裝置工藝來設計光學裝置工藝。

在本發(fā)明的另一實施例中，可在電子裝置的頂部上制造光學裝置，但此可更改標準的cmos電子裝置的性能。

圖4c是根據(jù)本發(fā)明的實施例的使用兩個硅層厚度而制造的示范性集成電氣和光電子裝置的橫截面。參看圖4c，展示集成的半導體結(jié)構(gòu)440，其包括晶體管410和光學裝置420和相關(guān)聯(lián)的層。集成的半導體結(jié)構(gòu)440可由相對于圖3b所描述的工藝流產(chǎn)生。舉例來說，所述層用于制造晶體管410和光學裝置420，以隔離所述裝置或向所述裝置提供電連接。

集成的半導體結(jié)構(gòu)440包括硅襯底401、內(nèi)埋氧化物層403、阱407、硅層407b、接觸層415、金屬1層417、通路1層419、金屬2層421、最后金屬層423、鈍化層425和金屬蓋427。金屬1層417、金屬2層421、最后金屬層和金屬蓋427提供層之間的電接觸，并提供與電氣和光電子裝置的電接觸，所述電氣和光電裝置例如為晶體管410和光學裝置420。通路1層419和接觸層415也實現(xiàn)與裝置的電接觸，同時通過在導電通路之間并入絕緣材料而提供裝置之間的電隔離。

舉例來說，晶體管410包括具有由摻雜劑植入工藝形成于阱407中的源極和漏極區(qū)、柵極431和鈍化層433的soi晶體管。柵極431可(例如)包括金屬或多晶硅，其可通過薄氧化物層(未圖示)與阱407隔離。

光學裝置420包括si層407b的經(jīng)摻雜和/或未經(jīng)摻雜區(qū)、自對準硅化物阻斷413、經(jīng)摻雜的接觸區(qū)435和437、經(jīng)蝕刻的區(qū)439和ge層445。自對準硅化物阻斷413包括一層材料以防止光學裝置420與其它光學裝置的硅在標準的cmos工藝期間被自對準硅化。如果光學裝置中的硅被自對準硅化，那么將引起較大的光學損耗。另外，自對準硅化物阻斷413阻斷對波導和其它光學裝置的不需要的植入，其也將引起不需要的損耗?？蓪⒆詫使杌镒钄?13蝕刻到si層407b，在該處可沉積ge層445。舉例來說，ge層445可用于光電檢測器裝置中。另外，si層405中的經(jīng)蝕刻的區(qū)439可用于光學限制。舉例來說，蝕刻區(qū)439可被重新填充有低k電介質(zhì)，或可包括不具有重新填充材料的空氣間隙。舉例來說，填充材料可包括氧化硅或氮氧化硅材料。

在本發(fā)明的實施例中，舉例來說，可在同一沉積工藝中例如通過選擇性區(qū)域生長而沉積不同厚度的硅層。以此方式，可針對特定裝置配置si層厚度。舉例來說，光學裝置420中的si層407b可比晶體管410中的si層407a厚，因為光學裝置可能需要較厚的層來用于較佳的光學限制，同時產(chǎn)生用于標準的cmos電子元件工藝中的si層厚度。在本發(fā)明的另一實施例中，可生長較厚的si層，且可將對應于電子裝置的區(qū)薄化。

圖4d是根據(jù)本發(fā)明的實施例的使用晶片/芯片結(jié)合而制造的示范性集成電氣和光電子裝置的橫截面。參看圖4d，展示集成的半導體結(jié)構(gòu)450，其包括cmos光子元件襯底/芯片450、cmos電子元件襯底/芯片460和用于襯底/芯片物理和電氣耦合的金屬蓋層427。cmos光子元件襯底/芯片450包括光學裝置420和相關(guān)聯(lián)的層，且cmos電子元件襯底/芯片460包括晶體管410a和410b以及相關(guān)聯(lián)的層。集成的半導體結(jié)構(gòu)440可由相對于圖3c所描述的工藝流產(chǎn)生。舉例來說，所述層用于制造晶體管410a和410b以及光學裝置420，以隔離所述裝置或向所述裝置提供電連接。

cmos光子元件襯底/芯片450包括襯底401a、內(nèi)埋氧化物403、si層405、接觸層415a、金屬1層417a和穿硅通孔(tsv)443a和443b。光學裝置420包括si層405的經(jīng)摻雜和/或未經(jīng)摻雜區(qū)、自對準硅化物阻斷413、經(jīng)摻雜的接觸區(qū)435和437、經(jīng)蝕刻的區(qū)439和ge層445。自對準硅化物阻斷413包括一層材料以防止光學裝置420與其它光學裝置的硅在標準的cmos工藝期間被自對準硅化。如果光學裝置中的硅被自對準硅化，那么將引起較大的光學損耗。另外，硅化物阻斷413阻斷對波導和其它光學裝置的不需要的植入，其也將引起不需要的損耗?？蓪⒆詫使杌镒钄?13蝕刻到si層405，使得可沉積ge層445。舉例來說，ge層445可用于光電檢測器裝置中。另外，si層405中的經(jīng)蝕刻的區(qū)439可用于光學限制。舉例來說，蝕刻區(qū)439可被重新填充有低k電介質(zhì)，或可包括不具有重新填充材料的空氣間隙。舉例來說，填充材料可包括氧化硅或氮氧化硅材料。

cmos電子元件襯底/芯片460包括硅襯底401b、阱407、接觸層415b、金屬1層417b、通路1層419、最后金屬層423、鈍化層425和金屬蓋427。金屬1層417b、最后金屬層423和金屬蓋427提供層之間的電接觸，并提供與電氣和光電子裝置的電接觸，所述電氣和光電子裝置例如為晶體管410a和晶體管410b以及光學裝置420。接觸層415也實現(xiàn)與裝置的電接觸，同時通過在導電通路之間并入絕緣材料而提供裝置之間的電隔離。

舉例來說，晶體管410a和410b包括具有由摻雜劑植入工藝分別形成于阱407或襯底401b中的源極和漏極區(qū)以及柵極431和鈍化層433的塊體晶體管。柵極431可(例如)包括金屬或多晶硅，其可通過薄氧化物層(未圖示)與阱407隔離。

在本發(fā)明的實施例中，可利用不同的cmos工藝來制造cmos光子元件襯底/芯片450以及cmos電子元件襯底/芯片460，使得所述工藝可針對每種類型的裝置而優(yōu)化。晶片或經(jīng)切塊的芯片可接著被結(jié)合在一起，以形成光電子混合模塊。以此方式，可針對相應結(jié)構(gòu)中的最佳的電子和光子性能來配置層厚度和摻雜水平，且無需在與同時制造電子和光子結(jié)構(gòu)相關(guān)聯(lián)的性能方面作出折衷。

圖5是說明根據(jù)本發(fā)明的實施例的將淺溝槽用作底部覆層的示范性結(jié)構(gòu)的圖。參看圖5，展示集成的電子和光子結(jié)構(gòu)500，其包括集成于si襯底513中的晶體管511和波導裝置510。

晶體管511包括觸點501、柵極503、氧化物層505a和505b、源極507和漏極509。觸點501包括用于與晶體管511的電接觸的金屬和/或其它導電材料。舉例來說，可經(jīng)由將摻雜劑材料植入到襯底513中的硅層中來形成源極507和漏極509。波導裝置包括經(jīng)沉積的si515和氧化物層505c。

電子元件工藝通常使用進入硅中的被重新填充有二氧化硅或另一低指數(shù)電介質(zhì)的淺溝槽來提供晶體管之間的電隔離。替代性工藝可利用氧化物局部形成(locos)工藝來形成電隔離，結(jié)果是相同的——起始硅晶片的區(qū)域被二氧化硅或另一電介質(zhì)取代。此區(qū)域可用作用于波導或其它光子結(jié)構(gòu)的底部覆層。雖然此處將此結(jié)構(gòu)稱作場氧化物，但也可利用除了氧化物以外的材料。

在本發(fā)明的實施例中，硅或例如氮化硅或氮氧化硅等較高指數(shù)的另一材料可沉積并圖案化于場氧化物上，從而產(chǎn)生經(jīng)沉積的si515。如果沉積了硅，那么通常將不產(chǎn)生晶體硅，而是多晶硅或非晶硅。后續(xù)工藝可改進硅的質(zhì)量，例如熱退火或激光處理。如果使用氮化硅，那么其一般用于制造如波導和耦合器等無源光學裝置，而不是如調(diào)制器等有源裝置。在本發(fā)明的實施例中，可通過在硅上直接生長ge光電檢測器并將硅或氮化硅波導直接鄰接耦合到ge區(qū)域中而提供光電檢測。

圖6是說明根據(jù)本發(fā)明的實施例的示范性外延橫向過生長光學裝置的圖。參看圖6，展示肋狀波導600，其包括外延橫向過生長(elo)si層601、淺溝槽隔離氧化物603和si襯底605。

在本發(fā)明的實施例中，可利用橫向外延過生長(elo)來沉積硅材料，以在場氧化物(即，淺溝槽隔離氧化物603)上的小區(qū)域中形成光子裝置。elosi層601可經(jīng)圖案化以形成肋狀波導，所述肋狀波導可幾乎等效于襯底中的晶體硅波導。以此方式，可制造大多數(shù)基于硅的光學裝置。

圖7是說明根據(jù)本發(fā)明的實施例的通過移除硅而形成示范性覆層的圖。參看圖7，展示經(jīng)由步驟700、720、740和760處理的經(jīng)沉積的si層701a、sige層703和si襯底705。

在步驟700中，展示si襯底705，其中經(jīng)沉積的si層701a位于sige層703上方。當ge含量至少超過si若干個百分比時，選擇性地蝕刻sige。在si襯底705上需要光子裝置的區(qū)域中局部地沉積sige層703。接著可使硅生長于整個晶片上，或僅局部地，包含已沉積sige的區(qū)域。

在步驟720中，可將經(jīng)沉積的si701a局部地向下蝕刻到sige層703，隨后是步驟740，其中可利用選擇性sige蝕刻來移除sige區(qū)域。此實際上留下位于空氣腔上方的可在其中制造光學裝置710的硅層(步驟760中所示的空氣覆層707)?？諝飧矊?07提供形成波導所需的指數(shù)對比度?？商幚硎Ｓ嗟墓枰孕纬刹▽Ш推渌鈱W裝置。

圖8是說明根據(jù)本發(fā)明的實施例的通過氧植入和熱處理而示范形成氧化物的圖。參看圖8，其展示包括步驟800和802的sio2形成工藝，其包括si襯底801、掩模803、植入o2的si層805和sio2層807。在本發(fā)明的實施例中，可經(jīng)由掩模803中的開口將o2植入si襯底801中，進而形成植入o2的si層805，如步驟800中所示。

對植入o2的si層805的熱處理產(chǎn)生sio2層807，如步驟820所示。因此，可利用此工藝在si表面下方的適當距離處形成光學覆層，進而實現(xiàn)光學限制。另外，sio2層807還對硅提供蝕刻選擇性，且可用于形成其它光學裝置。

圖9是說明根據(jù)本發(fā)明的實施例的示范性背面蝕刻結(jié)構(gòu)的圖。參看圖9，其展示替代性經(jīng)背面蝕刻的裝置900和920。經(jīng)背面蝕刻的裝置900包括si襯底901和光學裝置910。

硅襯底通常為數(shù)百微米厚，且集成的光學裝置所需的厚度大約為1微米或更小，這表明在此起始厚度下，定時蝕刻一般不能留下受控量的硅。一種形成背面覆層的方法是經(jīng)由蝕刻從襯底局部地移除硅，并僅留下所要的硅厚度，如經(jīng)背面蝕刻的裝置900中所示。替代方案是將襯底的背面研磨到小得多的厚度，從而留下大約100微米或更少的硅，這仍比最終所要的厚度大得多，因此不使用定時蝕刻。

一種替代性蝕刻方法是在需要光子裝置的區(qū)域中利用氧的局部植入和熱處理(如相對于圖8所描述)，以提供蝕刻終止層。如經(jīng)背面蝕刻的裝置920中所示，用熱處理將植入o2的si層905轉(zhuǎn)變?yōu)閟io2層907。sio2層907隨后用作蝕刻終止層，從而不需要精確的蝕刻時間和受控的蝕刻速率。

在本發(fā)明的實施例中，可使用快速蝕刻來移除大多數(shù)硅，隨后是不同的蝕刻來準確地移除剩余的硅，并在氧化物或sige蝕刻終止層上終止。背面孔可如原樣留下，其中空氣提供用于波導的底部覆層，或背面孔可被重新填充有低指數(shù)材料，例如二氧化硅或其它低k電介質(zhì)。用低指數(shù)材料進行重新填充的優(yōu)點在于以下能力：控制重新填充材料的厚度并可能在背面上沉積金屬鏡，這樣做與僅有空氣覆層相比，可為光柵耦合器之類的裝置提供巨大益處。

在本發(fā)明的另一實施例中，用p或n型植入對硅進行重度植入可用于向標稱未經(jīng)摻雜的硅提供蝕刻選擇性。

圖10是說明根據(jù)本發(fā)明的實施例的示范性背面蝕刻結(jié)構(gòu)的圖。參看圖10，展示步驟1000和1020，其包括經(jīng)沉積的si層1001a、sige層1003、si襯底1005、經(jīng)沉積和處理的si層1001a。

步驟1000說明沉積于si襯底1005上的sige層1003上的經(jīng)沉積的si層1001a。步驟1020說明在經(jīng)沉積的si層中制造的光學裝置和將sige用作蝕刻終止物而蝕刻的si襯底1005的背面。

圖11是說明根據(jù)本發(fā)明的實施例的具有金屬鏡的示范性背面蝕刻結(jié)構(gòu)的圖。參看圖11，展示經(jīng)背面蝕刻的光子裝置1100，其包括si襯底1101、sio2重新填充層1103、金屬鏡1105和光柵結(jié)構(gòu)1107。

si襯底可經(jīng)背面蝕刻并重新填充有sio2以形成sio2重新填充層1103。以此方式，可針對集成于si襯底1101中的光學裝置獲得所要的光學限制。另外，可沉積金屬層，金屬鏡1105，其可提供光柵耦合器之類的裝置中的改進的性能，例如光學模式的增加的限制。

在本發(fā)明的實施例中，揭示用于在cmos工藝中單片集成光子元件和電子元件的方法和系統(tǒng)。在這方面，可在單一互補金屬氧化物半導體(cmos)晶片401上制造光子和電子裝置，所述晶片具有分別用于光子裝置420和電子裝置410的不同硅層厚度405a/405b?？衫脡K體cmos工藝在絕緣體上半導體(soi)晶片401上制造電子裝置410和光子裝置420。可利用soicmos工藝在soi晶片上制造電子裝置410和光子裝置420?？衫秒p重soi工藝300和/或選擇性區(qū)域生長工藝314來制造不同的硅層厚度?？衫脤mos晶片中的一次或一次以上氧植入和/或利用cmos晶片上的cmos溝槽氧化物505c/603來制造用于光子裝置的覆層807/907?？衫猛庋訖M向過生長將用于光子裝置的硅材料515沉積于所述cmos溝槽氧化物505c上?？衫脤mos晶片的在光子裝置下方的區(qū)的選擇性背面蝕刻來制造用于光子裝置的覆層?？赏ㄟ^將金屬1105沉積于cmos晶片的選擇性蝕刻的區(qū)上來制造用于光子裝置的反射表面?？蓪⑹褂醚踔踩爰捎赾mos晶片中的二氧化硅907用作用于背面蝕刻的蝕刻終止層?？蓪⒓捎赾mos晶片中的硅鍺1003用作用于背面蝕刻的蝕刻終止層?？稍诰哂杏糜诠庾雍碗娮友b置的不同的硅層厚度的兩個互補金屬氧化物半導體(cmos)晶片450和460上通過將所述晶片中的每一者的至少一部分結(jié)合在一起來制造光子和電子裝置，其中所述cmos晶片中的一者包括光子裝置，且另一cmos晶片包括電子裝置。

雖然已參考某些實施例描述了本發(fā)明，但所屬領域的技術(shù)人員將理解，在不脫離本發(fā)明的范圍的情況下，可作出各種改變且可用等效物代替。另外，在不脫離本發(fā)明的范圍的情況下，可作出許多修改來使特定情形或材料適應本發(fā)明的教示。因此，期望本發(fā)明不限于所揭示的特定實施例，而是，本發(fā)明將包含處于所附權(quán)利要求書的范圍內(nèi)的所有實施例。