技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供一種用于通過緩和SJ柱與漂移區(qū)之間的電場集中，而在一塊半導(dǎo)體芯片內(nèi)將MOSFET區(qū)、FWD區(qū)和IGBT區(qū)電連接且并聯(lián)連接的最佳結(jié)構(gòu)。本發(fā)明提供的半導(dǎo)體裝置，具備：半導(dǎo)體基板；具有第一柱和第二柱的重復(fù)結(jié)構(gòu)的超結(jié)型MOSFET部；在半導(dǎo)體基板與超結(jié)型MOSFET部分離而設(shè)置，并具有包括第二導(dǎo)電型的雜質(zhì)的漂移區(qū)的并列器件部；在半導(dǎo)體基板并位于超結(jié)型MOSFET部與并列器件部之間的邊界部，其中，邊界部從一個主表面?zhèn)认蛄硪恢鞅砻鎮(zhèn)妊由欤⑶抑辽倬哂幸粋€具有第一導(dǎo)電型的雜質(zhì)的第三柱，第三柱比第一柱和第二柱都淺。

技術(shù)研發(fā)人員：白川徹;內(nèi)藤達也;菅井勇
受保護的技術(shù)使用者：富士電機株式會社
技術(shù)研發(fā)日：2016.11.25
技術(shù)公布日：2017.08.11