本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及集成電路(ic)結(jié)構(gòu)、半導(dǎo)體結(jié)構(gòu)器件及用于保護半導(dǎo)體器件結(jié)構(gòu)的方法。

背景技術(shù)：

集成電路(ic)在諸如蜂窩電話、智能手機、平板電腦、膝上型電腦、筆記本電腦、pda、無線電子郵件終端、mp3音頻和視頻播放器以及便攜式無線網(wǎng)路瀏覽器的應(yīng)用中變得越來越重要并且越來越受歡迎?，F(xiàn)在，越來越多的集成電路包括強大且有效的板上數(shù)據(jù)儲存器和邏輯電路以用于信號控制和處理。

隨著先進的半導(dǎo)體制造技術(shù)的發(fā)展，集成電路中的器件部件的尺寸縮小。然而，器件的越來越高的密度以及各種類型的電路(諸如邏輯和射頻處理電路)的更加精細的組合更易于在集成電路中引發(fā)噪聲。因為信號完整性會受到影響，并且這反而導(dǎo)致數(shù)據(jù)丟失或邏輯或信號處理中的錯誤，所以噪聲會損害集成電路。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的實施例，一種集成電路(ic)結(jié)構(gòu)，包括：深n阱(dnw)；第一電路，位于dnw中；第二電路，位于dnw外側(cè)并且與第一電路電連接；第一電源線，向第一電路提供電源；以及第二電源線，向第二電路提供電源，第二電源線與第一電源線電連接，其中，第一電源線和第二電源線位于不同的導(dǎo)電層中。

根據(jù)本發(fā)明的實施例，一種半導(dǎo)體結(jié)構(gòu)器件，包括：深n阱(dnw)，位于襯底中；第一p溝道金屬氧化物半導(dǎo)體(pmos)晶體管，位于dnw中；第二pmos晶體管，位于dnw外側(cè)；第一電源線，連接至第一pmos晶體管的源極；以及第二電源線，連接至述第二pmos晶體管的源極，其中，第一電源線和第二電源線位于不同的導(dǎo)電層中并且通過至少一個通孔連接。

根據(jù)本發(fā)明的實施例，一種用于保護半導(dǎo)體器件結(jié)構(gòu)的方法，該方法包括：將位于dnw中的第一電路的電源端連接至第一電源線；將位于dnw外側(cè)的第二電路的電源端連接至第二電源線；連接第一電源線與第二電源線，第一電源線和第二電源線位于半導(dǎo)體器件結(jié)構(gòu)的不同的導(dǎo)電層中；以及通過由第一電源線、第二電源線和第二電路形成的路徑使累積在dnw中的電子電荷放電。

附圖說明

當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語，以描述如圖中所示的一個元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。

圖1是根據(jù)一些實施例的集成電路的電路圖。

圖2是根據(jù)一些實施例的圖1的集成電路的一部分的截面圖。

圖3是根據(jù)一些實施例的圖1的集成電路的一部分的截面圖。

具體實施方式

以下公開內(nèi)容提供了許多不同實施例或?qū)嵗?，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發(fā)明。當然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發(fā)明在各個實例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關(guān)系。

圖1示出了根據(jù)本發(fā)明的一些實施例的集成電路(ic)1的電路圖。ic1包括第一電路12、第二電路15和第三電路17，它們可以形成在深n阱(dnw)11中。

dnw11設(shè)置在半導(dǎo)體襯底(未示出)中。如以上所述，因為信號完整性受到影響，所以噪聲會損害集成電路。集成電路中的器件形成在諸如dnw11的深摻雜阱中，以使噪聲與襯底隔離。深摻雜阱是指在襯底中比其他阱位置更深的摻雜阱。此外，深摻雜阱可以用于阻擋噪聲在襯底與深摻雜阱之間傳輸。在實施例中，dnw11配置為在數(shù)字塊(block)與邏輯塊之間提供噪聲隔離。在一些實施例中，dnw11配置為提供至接地節(jié)點的低電阻路徑以用于傳導(dǎo)噪聲，從而防止噪聲影響dnw11中的器件?？梢杂糜诟咚賾?yīng)用、具有混合信號或具有射頻(rf)電路的這些器件容易受到噪聲干擾。

第一電路12形成在dnw11內(nèi)。在一些實施例中，第一電路12可以包括任何種類的邏輯電路，諸如反相器、緩沖器、與門、或門、或非門、觸發(fā)器或它們的組合。在一些實施例中，第一電路12可以包括模擬電路或射頻(rf)電路。第一電路12連接至電源線13a以接收電源。在一些實施例中，電源從ic1外部的電源供應(yīng)端施加至第一電路12?？蛇x地，電源從ic1中的供電電源施加至第一電路12。第一電路12連接至提供接地路徑的地線14a。在一些實施例中，第一電路12通過例如n型金屬氧化物半導(dǎo)體(nmos)晶體管的至少一個開關(guān)12g連接至地線14a。設(shè)置在第一電路12的內(nèi)部接地節(jié)點與地線14a之間的nmos開關(guān)12g可以引起電流泄漏問題。由于dnw11可以用作電源閘(powergating)來減少泄漏電流，所以通過將第一電路12放置在dnw11中來緩解泄漏問題。在一些實施例中，第一電路12直接連接至地線14a。

輸入電路12a耦合至第一電路12的輸入端。輸入電路12a配置為用作第一電路12的輸入級。輸入電路12a的實例包括反相器或緩沖器。此外，輸入電路12a位于dnw11內(nèi)的邊界處。在一些實施例中，第一電路12可以包括輸入電路12a以接收輸入信號。

同樣，輸出電路12b耦合至第一電路12的輸出端。輸出電路12b配置為用作第一電路12的輸出級。輸出電路12b的實例包括反相器或緩沖器。此外，輸出電路12b位于dnw11內(nèi)的邊界處。在一些實施例中，第一電路12可以包括輸出電路12b以輸出信號。

第二電路15位于dnw11外側(cè)。在一些實施例中，第二電路15可以包括反相器或緩沖器。第二電路15通過信號線16連接至第一電路12的輸入電路12a以傳輸信號或數(shù)據(jù)。第二電路15連接至電源線13b以接收電源。在一些實施例中，電源從ic1外部的電源供應(yīng)端施加至第二電路15。可選地，電源從ic1中的供電電源施加至第二電路15。第二電路15連接至提供接地路徑的地線14b。

在ic1的布局中，通過位于不同層中的金屬線形成連接至第一電路12的電源線13a和連接至第二電路15的電源線13b。在一些實施例中，形成電源線13a的金屬線位于比用于形成信號線16的金屬線更高的層中，而形成電源線13b的金屬線位于與用于形成信號線16的金屬線相同的層中或位于比用于形成信號線16的金屬線更低的層中。電源線13a和電源線13b通過通孔或接觸件連接。

第三電路17位于dnw11外側(cè)。在一些實施例中，第三電路可以包括反相器或緩沖器。第三電路17通過信號線16連接至第一電路12的輸出電路12b以接收來自第一電路12的信號或數(shù)據(jù)。第三電路17連接至電源線13b以接收電源。在一些實施例中，電源從ic1外部的電源供應(yīng)端施加至第三電路17?？蛇x地，電源從ic1中的供電電源施加至第三電路17。第三電路17連接至提供接地路徑的地線14b。

在ic1的布局中，通過位于不同層中的金屬線形成連接至第一電路12的電源線13a和連接至第三電路17的電源線13b。在一些實施例中，形成電源線13a的金屬線位于比用于形成信號線16的金屬線更高的層中，而形成電源線13b的金屬線位于與用于形成信號線16的金屬線相同的層中或位于比用于形成信號線16的金屬線更低的層中。在一些實施例中，電源線13a和電源線13b通過通孔或接觸件連接，并且地線14a和地線14b通過通孔或接觸件連接。

如圖1所示，由于dnw11的區(qū)域相對較大，所以大量的電荷(正等離子體離子)可以累積在dnw11中。在諸如蝕刻、膜沉積和離子注入的一個或多個等離子體處理操作期間，電荷累積在dnw11中。根據(jù)等式v＝q/c，其中，v表示電容器上的電壓，q表示儲存在電容器中的電荷的量，以及c表示電容器的電容，累積的電荷越多將導(dǎo)致dnw11內(nèi)的第一電路12與dnw11外部的第二電路15之間或dnw11內(nèi)的第一電路12與dnw11外部的第三電路17之間建立的電壓越高。這種高電壓可以導(dǎo)致?lián)p壞第一電路12、第二電路15或第三電路17。在一些現(xiàn)有方法中，為了防止ic被損壞，天線規(guī)則(antennarule)用于限制dnw的面積與dnw外部的nmos柵極的面積的比率。例如，比率近似為5×10⁵。然而，這種大面積的dnw將增加ic的總面積并且增加制造成本。在又一些方法中，大保護二極管在第一電路12的輸出端處添加在電源線13b與信號線16之間，并且在第一電路12的輸入端處添加在地線14b與信號線16之間。然而，大保護二極管將增加ic的總面積并且導(dǎo)致布線更加復(fù)雜，因此增加ic的制造成本。

如圖1所示，通過使用位于比信號線16更低的分離的層中的金屬線來形成dnw11外部的第二電路15和第三電路17的電源線13b，累積的電荷能夠通過以下路徑進行放電：(i)通過輸入電路12a與第二電路15之間的寄生二極管形成的路徑，如虛線箭頭所示；和(ii)通過電源線13a、電源線13b、第二電路15和地線14b的通道形成的路徑，如實線箭頭所示。在一些實施例中，大部分累積的電荷通過以上所述的路徑(ii)進行放電。類似地，通過使用位于比信號線16更低的分離的層中的金屬線來形成第二電路15和第三電路17的地線14b，累積的電荷能夠通過以下路徑進行放電：(i)通過輸出電路12b與第三電路17之間的寄生二極管形成的路徑，如虛線箭頭所示；和(ii)通過電源線13a、第一電路12的輸出電路12b、地線14a和地線14b的通道形成的路徑，如實線箭頭所示。在一些實施例中，大部分累積的電荷通過以上所述的路徑(ii)進行放電。因此，根據(jù)圖1所示的實施例，不需要服從天線規(guī)則或使用任何大保護二極管，累積在dnw11中的電荷就能放電，這反而降低了ic1的總面積并且降低了制造成本。

圖2是位于虛線矩形x中的圖1中示出的第一電路12和第二電路15的一部分的截面圖。根據(jù)一些實施例，作為第一電路12的一部分的反相器22位于dnw11中，并且作為第二電路15的一部分的反相器25位于dnw11外側(cè)。

dnw11形成在襯底20中。襯底20可以是p型摻雜襯底或n型摻雜襯底，這意味著襯底20可以摻雜有n型雜質(zhì)或p型雜質(zhì)。襯底20由硅、砷化鎵、硅鍺、碳化硅或半導(dǎo)體器件處理中使用的其他已知的半導(dǎo)體材料形成。雖然半導(dǎo)體襯底用于本文中示出的實例中，但是在其他可選的實施例中，外延生長的半導(dǎo)體材料或絕緣體上硅(soi)層可以用作襯底。

本領(lǐng)域中已知，摻雜劑雜質(zhì)可以注入半導(dǎo)體材料中以形成p型或n型材料。取決于摻雜劑的濃度，p型材料還可以分類為p++(相當高摻雜的)、p+(重摻雜的)、p(適度摻雜的)、p-(輕摻雜的)、p--(相當輕摻雜的)型材料。如果將材料描述為p型材料，則其摻雜有p型雜質(zhì)并且其可以為p++、p+、p、p-、p--型材料中的任一種。類似地，n型材料還可以分類為n++、n+、n、n-、n--型材料。如果將材料描述為n型材料，則其摻雜有n型雜質(zhì)并且其可以為n++、n+、n、n-、n--型材料中的任一種。例如，用于p型材料的摻雜劑原子包括硼。例如，在n形材料中，摻雜劑原子包括磷、砷和銻?？梢酝ㄟ^離子注入工藝進行摻雜。當與光刻工藝相結(jié)合時，可以通過將原子注入暴露的區(qū)域中來在選擇的區(qū)中執(zhí)行摻雜，其中，其他區(qū)域被掩蔽。而且，熱驅(qū)動或退火循環(huán)可以用于使用熱擴散來擴展或延伸先前摻雜的區(qū)域?；蛘哒f，在外延工藝期間，半導(dǎo)體材料的一些外延沉積允許原位摻雜。本領(lǐng)域中已知，可以通過諸如薄氧化物層的特定材料來進行注入。

dnw11從襯底20的頂面連續(xù)延伸到襯底20中。用于dnw11和擴散的摻雜濃度可以隨著工藝和設(shè)計變化而變化。在一些實施例中，例如，dnw11具有大約10¹⁵/cm³至大約10¹⁶/cm³的摻雜劑雜質(zhì)濃度。然而，本領(lǐng)域技術(shù)人員將意識到，這些摻雜劑雜質(zhì)濃度取決于具體的器件類型、技術(shù)更新、最小化部件尺寸等。因此，目的在于，與摻雜劑濃度相關(guān)的術(shù)語應(yīng)該被理解為基于被評估的技術(shù)并且不限于所描述的實施例。

形成在dnw11中的反相器22包括pmos晶體管和nmos晶體管。pmos晶體管包括n阱區(qū)域23、柵極區(qū)域231、漏極區(qū)域233和源極區(qū)域232。n阱區(qū)域23形成在dnw11中。柵極區(qū)域231設(shè)置在n阱區(qū)域23上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域231與n阱區(qū)域23之間。根據(jù)本發(fā)明的一些實施例，例如，柵極介電層是通過諸如熱氧化生長在n阱區(qū)域23上的二氧化硅，但是不限于此。例如，其他合適的柵極介電材料可以包括氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)域231可以包括摻雜的多晶硅，但不限于此。此外，硅化物(未示出)可以形成在柵極區(qū)域231上，以降低接觸電阻。

漏極區(qū)域233和源極區(qū)域232具有相同的導(dǎo)電類型并且位于n阱區(qū)域23內(nèi)。漏極區(qū)域233可以具有漏極接觸件(圖中未示出)。源極區(qū)域232可以具有源極接觸件(圖中未示出)。通過將具有相同導(dǎo)電類型(諸如p型)的雜質(zhì)的離子注入n井區(qū)域23中來形成漏極區(qū)域233和源極區(qū)域232兩者。例如，可以通過在介于大約1×10¹⁹/cm³和大約2×10²¹/cm³之間的濃度下注入諸如磷的p型摻雜劑來形成漏極區(qū)域233和源極區(qū)域232。

反相器22的nmos晶體管包括p阱區(qū)域24、柵極區(qū)域241、漏極區(qū)域243和源極區(qū)域242。p阱區(qū)域24形成在dnw11中。柵極區(qū)域241設(shè)置在p阱區(qū)域24上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域241與p阱區(qū)域24之間。根據(jù)本發(fā)明的一些實施例，例如，柵極介電層是通過熱氧化生長在p阱區(qū)域24上的二氧化硅，但是不限于此。例如，其他合適的柵極介電材料可以包括氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)域241可以包括摻雜的多晶硅，但不限于此。此外，硅化物(未示出)可以形成在柵極區(qū)域241上，以降低接觸電阻。

漏極區(qū)域243和源極區(qū)域242具有相同的導(dǎo)電類型并且位于p阱區(qū)域24內(nèi)。漏極區(qū)域243可以具有漏極接觸件(圖中未示出)。源極區(qū)域242可以具有源極接觸件(圖中未示出)。通過將具有相同導(dǎo)電類型(諸如n型)的雜質(zhì)的離子注入p井區(qū)域24中來形成漏極區(qū)域243和源極區(qū)域242兩者。例如，可以通過在介于大約1×10¹⁹/cm³和大約2×10²¹/cm³之間的濃度下注入諸如磷的n型摻雜劑來形成漏極區(qū)域243和源極區(qū)域242。

形成在dnw11外部的反相器25包括pmos晶體管和nmos晶體管。pmos晶體管包括n阱區(qū)域26、柵極區(qū)域261、漏極區(qū)域263和源極區(qū)域262。n阱區(qū)域26形成在襯底20中。柵極區(qū)域261設(shè)置在n阱區(qū)域26上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域261與n阱區(qū)域26之間。根據(jù)本發(fā)明的一些實施例，例如，柵極介電層是通過熱氧化生長在n阱區(qū)域26上的二氧化硅，但是不限于此。例如，其他合適的柵極介電材料可以包括氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)域261可以包括摻雜的多晶硅，但不限于此。此外，硅化物(未示出)可以形成在柵極區(qū)域261上，以降低接觸電阻。

漏極區(qū)域263和源極區(qū)域262具有相同的導(dǎo)電類型并且位于n阱區(qū)域26內(nèi)。漏極區(qū)域263可以具有漏極接觸件(圖中未示出)。源極區(qū)域262可以具有源極接觸件(圖中未示出)。通過將具有相同導(dǎo)電類型(諸如p型)的雜質(zhì)的離子注入n井區(qū)域26中來形成漏極區(qū)域263和源極區(qū)域262兩者。例如，可以通過在介于大約1×10¹⁹/cm³和大約2×10²¹/cm³之間的濃度下注入諸如磷的p型摻雜劑來形成漏極區(qū)域263和源極區(qū)域262。

反相器25的nmos晶體管包括p阱區(qū)域27、柵極區(qū)域271、漏極區(qū)域273和源極區(qū)域272。p阱區(qū)域27形成在襯底20中。柵極區(qū)域271設(shè)置在p阱區(qū)域27上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域271與p阱區(qū)域27之間。根據(jù)本發(fā)明的一些實施例，例如，柵極介電層是通過熱氧化生長在p阱區(qū)域27上的二氧化硅，但是不限于此。例如，其他合適的柵極介電材料可以包括氧化物-氮化物-氧化物(ono)或復(fù)合氧化硅。柵極區(qū)域271可以包括摻雜的多晶硅，但不限于此。此外，硅化物(未示出)可以形成在柵極區(qū)域271上，以降低接觸電阻。

漏極區(qū)域273和源極區(qū)域272具有相同的導(dǎo)電類型并且位于p阱區(qū)域27內(nèi)。漏極區(qū)域273可以具有漏極接觸件(圖中未示出)。源極區(qū)域272可以具有源極接觸件(圖中未示出)。通過將具有相同導(dǎo)電類型(諸如n型)的雜質(zhì)的離子注入p井區(qū)域27中來形成漏極區(qū)域273和源極區(qū)域272兩者。例如，可以通過在介于大約1×10¹⁹/cm³和大約2×10²¹/cm³之間的濃度下注入諸如磷的n型摻雜劑來形成漏極區(qū)域273和源極區(qū)域272。

反相器22的pmos晶體管的源極區(qū)域232與電源線13a連接。反相器22的nmos晶體管的源極區(qū)域242與地線14a連接。反相器22的pmos晶體管的柵極區(qū)域231和nmos晶體管的柵極區(qū)域241彼此連接以作為反相器22的輸入端，以通過信號線16接收來自反相器25的信號或數(shù)據(jù)。反相器22的pmos晶體管的漏極區(qū)域233和nmos晶體管的漏極區(qū)域243彼此連接以作為反相器22的輸出端，以將信號或數(shù)據(jù)傳輸至下一級。

反相器25的pmos晶體管的源極區(qū)域262與電源線13b連接。反相器25的nmos晶體管的源極區(qū)域272與地線14b連接。反相器25的pmos晶體管的柵極區(qū)域261和nmos晶體管的柵極區(qū)域271彼此連接以作為反相器25的輸入端，以接收信號或數(shù)據(jù)。反相器25的pmos晶體管的漏極區(qū)域263和nmos晶體管的漏極區(qū)域273彼此連接以作為反相器25的輸出端，以將信號或數(shù)據(jù)傳輸至反相器22。

通過位于不同層中的金屬線形成連接至反相器22的電源線13a和連接至反相器25的電源線13b。在一些實施例中，形成電源線13a的金屬線位于比用于形成信號線16的金屬線更高的層中，而形成電源線13b的金屬線位于與用于形成信號線16的金屬線相同的層中或位于比用于形成信號線16的金屬線更低的層中。例如，通過位于襯底20上面的第三金屬層(m3)形成信號線16?？梢酝ㄟ^位于第三金屬層上面的第六金屬層(m6)來形成連接至位于dnw11中的反相器22的電源線13a和地線14a，而通過介于襯底20與第三金屬層之間的第二金屬層(m2)來形成連接至位于dnw11外部的反相器25的電源線13b和地線14b。在一些實施例中，電源線13a和電源線13b通過通孔或接觸件連接，并且地線14a和地線14b通過通孔或接觸件連接。

如以上所述，許多制造工藝涉及等離子體。如果襯底20未適當?shù)亟拥?，則等離子體中的離子可以累積在位于襯底20中和/或上的各個層中。例如，在反應(yīng)離子蝕刻(rie)期間，襯底20偏置以吸引正蝕刻離子，從而增加離子能量和蝕刻速率。不適當?shù)囊r底接地在襯底20中或上累積離子，諸如位于dnw11中的正離子。相對于n阱23或p阱24，dnw11為相對較大的區(qū)域。結(jié)果，大量電荷可以累積在dnw11中。作為諸如蝕刻、膜沉積和離子注入的一個或多個等離子體處理操作的結(jié)果，電荷累積在dnw11中。

當形成介于反相器22的pmos和nmos晶體管的柵極區(qū)域231、241與反相器25的pmos和nmos晶體管的漏極區(qū)域263、273之間的信號線16(互連件)時，由于壓降，所以正離子可以從漏極區(qū)域263、273流至柵極區(qū)域231、241，并且會損壞柵極區(qū)域231、241中的柵極介電層。損壞的柵極介電層會導(dǎo)致反相器22的性能不穩(wěn)定且不可控。因此，dnw11中的電荷將使反相器22的產(chǎn)量退化。

如圖2所示，累積的電荷可以通過以下路徑進行放電：(i)通過反相器22與反相器25之間的寄生二極管形成的路徑，如虛線箭頭所示；和(ii)通過電源線13a、電源線13b、反相器25和地線14b的通道形成的路徑，如實線箭頭所示。在一些實施例中，大部分累積的電荷通過以上所述的路徑(ii)進行放電。因此，根據(jù)圖2所示的實施例，不需要服從天線規(guī)則或使用任何大保護二極管，累積在dnw11中的電荷就能放電，這反而降低了ic1的總面積并且降低了制造成本。

圖3是位于虛線矩形y中的圖1中示出的第一電路12和第三電路17的一部分的截面圖。根據(jù)一些實施例，作為第一電路12的一部分的反相器32位于dnw11中，并且作為第三電路17的一部分的反相器37位于dnw11外側(cè)。

形成在dnw11中的反相器32包括pmos晶體管和nmos晶體管。pmos晶體管包括n阱區(qū)域33、柵極區(qū)域331、漏極區(qū)域333和源極區(qū)域332。n阱區(qū)域33形成在dnw11中。柵極區(qū)域331設(shè)置在n阱區(qū)域33上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域331與n阱區(qū)域33之間。漏極區(qū)域333和源極區(qū)域332具有相同的導(dǎo)電類型并且位于n阱區(qū)域33內(nèi)。通過將具有相同導(dǎo)電類型(諸如p型)的雜質(zhì)的離子注入n井區(qū)域33中來形成漏極區(qū)域333和源極區(qū)域332兩者。

反相器32的nmos晶體管包括p阱區(qū)域34、柵極區(qū)域341、漏極區(qū)域343和源極區(qū)域342。p阱區(qū)域34形成在dnw11中。柵極區(qū)域341設(shè)置在p阱區(qū)域34上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域341與p阱區(qū)域34之間。漏極區(qū)域343和源極區(qū)域342具有相同的導(dǎo)電類型并且位于p阱區(qū)域34內(nèi)。通過將具有相同導(dǎo)電類型(諸如n型)的雜質(zhì)的離子注入p井區(qū)域34中來形成漏極區(qū)域343和源極區(qū)域342兩者。

形成在dnw11外部的反相器37包括pmos晶體管和nmos晶體管。pmos晶體管包括n阱區(qū)域35、柵極區(qū)域351、漏極區(qū)域353和源極區(qū)域352。n阱區(qū)域35形成在襯底20中。柵極區(qū)域351設(shè)置在n阱區(qū)域35上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域351與n阱區(qū)域35之間。漏極區(qū)域353和源極區(qū)域352具有相同的導(dǎo)電類型并且位于n阱區(qū)域35內(nèi)。通過將具有相同導(dǎo)電類型(諸如p型)的雜質(zhì)的離子注入n井區(qū)域35中來形成漏極區(qū)域353和源極區(qū)域352兩者。

反相器36的nmos晶體管包括p阱區(qū)域36、柵極區(qū)域361、漏極區(qū)域363和源極區(qū)域362。p阱區(qū)域36形成在襯底20中。柵極區(qū)域361設(shè)置在p阱區(qū)域36上方，并且柵極介電層(圖中未示出)設(shè)置在柵極區(qū)域361與p阱區(qū)域36之間。漏極區(qū)域363和源極區(qū)域362具有相同的導(dǎo)電類型并且位于p阱區(qū)域36內(nèi)。通過將具有相同導(dǎo)電類型(諸如n型)的雜質(zhì)的離子注入p井區(qū)域36中來形成漏極區(qū)域363和源極區(qū)域362兩者。

反相器32的pmos晶體管的源極區(qū)域332與電源線13a連接。反相器32的nmos晶體管的源極區(qū)域342與地線14a連接。反相器32的pmos晶體管的柵極區(qū)域331和nmos晶體管的柵極區(qū)域341彼此連接以作為反相器32的輸入端，以接收信號或數(shù)據(jù)。反相器32的pmos晶體管的漏極區(qū)域333和nmos晶體管的漏極區(qū)域343彼此連接以作為反相器32的輸出端，以將信號或數(shù)據(jù)傳輸至反相器37。

反相器37的pmos晶體管的源極區(qū)域352與電源線13b連接。反相器37的nmos晶體管的源極區(qū)域362與地線14b連接。反相器37的pmos晶體管的柵極區(qū)域351和nmos晶體管的柵極區(qū)域361彼此連接以作為反相器37的輸入端，以接收來自反相器32的信號或數(shù)據(jù)。反相器37的pmos晶體管的漏極區(qū)域353和nmos晶體管的漏極區(qū)域363彼此連接以作為反相器37的輸出端。

通過位于不同層中的金屬線形成連接至反相器32的電源線13a和連接至反相器37的電源線13b。在一些實施例中，形成電源線13a的金屬線位于比用于形成信號線16的金屬線更高的層中，而形成電源線13b的金屬線位于與用于形成信號線16的金屬線相同的層中或位于比用于形成信號線16的金屬線更低的層中。例如，通過位于襯底20上面的第三金屬層(m3)形成信號線16?？梢酝ㄟ^位于第三金屬層上面的第六金屬層(m6)來形成連接至位于dnw11中的反相器32的電源線13a和地線14a，而通過介于襯底20與第三金屬層之間的第二金屬層(m2)來形成連接至位于dnw11外部的反相器37的電源線13b和地線14b。在一些實施例中，電源線13a和電源線13b通過通孔或接觸件連接，并且地線14a和地線14b通過通孔或接觸件連接。

如圖3所示，累積的電荷可以通過以下路徑進行放電：(i)通過反相器32與反相器37之間的寄生二極管形成的路徑，如虛線箭頭所示；和(ii)通過電源線13b、反相器32、地線14a和地線14b的通道形成的路徑，如實線箭頭所示。在一些實施例中，大部分累積的電荷通過以上所述的路徑(ii)進行放電。因此，根據(jù)圖3所示的實施例，不需要服從天線規(guī)則或使用任何大保護二極管，累積在dnw11中的電荷就能放電，這反而降低了ic1的總面積并且降低了制造成本。

鑒于以上所述，本發(fā)明提供了一種集成電路，以克服一些現(xiàn)有集成電路中的問題。本發(fā)明的集成電路可以使深n阱中累積的電荷放電，而不增加深n阱的面積或使用大保護二極管。因此，集成電路可以具有相對較小的面積，因此降低制造成本并且增大芯片密度。

本發(fā)明的實施例提供了一種集成電路(ic)結(jié)構(gòu)。ic結(jié)構(gòu)包括深n阱(dnw)、第一電路、第二電路、第一電源線和第二電源線。第一電路位于dnw中。第二電路位于dnw外側(cè)并且與第一電路電連接。第一電源線配置為向第一電路提供電源。第二電源線配置為向第二電路提供電源。第二電源線與第一電源線電連接。第一電源線和第二電源線位于不同的導(dǎo)電層中。

本發(fā)明的實施例提供了一種半導(dǎo)體結(jié)構(gòu)器件。半導(dǎo)體結(jié)構(gòu)器件包括深dnw、第一pmos晶體管、第二pmos晶體管、第一電源線和第二電源線。dnw位于襯底中。pmos位于dnw中。第二pmos晶體管位于dnw外側(cè)。第一電源線連接至第一pmos晶體管的源極。第二電源線連接至第二pmos晶體管的源極。第一電源線和第二電源線位于不同的導(dǎo)電層中并且通過至少一個通孔連接。

本發(fā)明的實施例提供了一種用于保護半導(dǎo)體器件結(jié)構(gòu)的方法。方法包括：(i)將位于dnw中的第一電路的電源端連接至第一電源線；(ii)將位于dnw外側(cè)的第二電路的電源端連接至第二電源線；(iii)將第一電源線連接至第二電源線；以及(iv)通過由第一電源線和第二電源線形成的路徑使累積在dnw中的電子電荷放電。第一電源線和第二電源線位于不同的導(dǎo)電層中。

根據(jù)本發(fā)明的實施例，一種集成電路(ic)結(jié)構(gòu)，包括：深n阱(dnw)；第一電路，位于dnw中；第二電路，位于dnw外側(cè)并且與第一電路電連接；第一電源線，向第一電路提供電源；以及第二電源線，向第二電路提供電源，第二電源線與第一電源線電連接，其中，第一電源線和第二電源線位于不同的導(dǎo)電層中。

根據(jù)本發(fā)明的實施例，第一電源線、第二電源線和第二電路配置為提供路徑以使累積在dnw中的電子電荷放電。

根據(jù)本發(fā)明的實施例，還包括：第一信號線，將第二電路的輸出端連接至第一電路的輸入電路，其中，第一電路的輸入電路位于dnw內(nèi)的邊界處，并且第一信號線位于與第二電源線相同的層中或位于比第二電源線更高的層中。

根據(jù)本發(fā)明的實施例，還包括：第三電路，位于dnw外側(cè)；以及第三電源線，向第三電路提供電源；第二信號線，將第一電路的輸出電路連接至第三電路的輸出端，其中，第一電路的輸出電路位于dnw內(nèi)的邊界處，并且第二信號線位于與第三電源線相同的層中或位于比第三電源線更高的層中。

根據(jù)本發(fā)明的實施例，還包括：第一地線，為第一電路提供接地路徑；以及第二地線，為第二電路提供接地路徑，第二地線與第一地線電連接，其中，第一地線和第二地線位于不同的導(dǎo)電層中。

根據(jù)本發(fā)明的實施例，第一地線和第二地線配置為提供路徑以使累積在dnw中的電子電荷放電。

根據(jù)本發(fā)明的實施例，還包括：第一信號線，將第二電路的輸出端連接至第一電路的輸入電路，其中，第一電路的輸入電路位于dnw內(nèi)的邊界處，并且第一信號線位于與第二地線相同的層中或位于比第二地線更高的層中。

根據(jù)本發(fā)明的實施例，還包括：第三電路，位于dnw外側(cè)；以及第三地線，為第三電路提供接地路徑；第二信號線，將第一電路的輸出電路連接至第三電路的輸出端，其中，第一電路的輸出電路位于dnw內(nèi)的邊界處，并且第二信號線位于與第三地線相同的層中或位于比第三地線更高的層中。

根據(jù)本發(fā)明的實施例，一種半導(dǎo)體結(jié)構(gòu)器件，包括：深n阱(dnw)，位于襯底中；第一p溝道金屬氧化物半導(dǎo)體(pmos)晶體管，位于dnw中；第二pmos晶體管，位于dnw外側(cè)；第一電源線，連接至第一pmos晶體管的源極；以及第二電源線，連接至述第二pmos晶體管的源極，其中，第一電源線和第二電源線位于不同的導(dǎo)電層中并且通過至少一個通孔連接。

根據(jù)本發(fā)明的實施例，第一電源線和第二電源線配置為提供路徑以使累積在dnw中的電子電荷放電。

根據(jù)本發(fā)明的實施例，第一電源線在位于第二電源線上面的導(dǎo)電層中延伸。

根據(jù)本發(fā)明的實施例，還包括：第一n溝道金屬氧化物半導(dǎo)體(nmos)晶體管，位于dnw中；第二nmos晶體管，位于dnw外側(cè)；第一地線，連接至第一nmos晶體管的源極；以及第二地線，連接至第二nmos晶體管的源極，其中，第一地線和第二地線位于不同的導(dǎo)電層中并且通過至少一個通孔連接。

根據(jù)本發(fā)明的實施例，第一電源線、第二電源線、第二pmos和第二nmos配置為提供路徑以使累積在dnw中的電子電荷放電。

根據(jù)本發(fā)明的實施例，第一地線在位于第二地線上面的導(dǎo)電層中延伸。

根據(jù)本發(fā)明的實施例，還包括：信號線，連接至第一pmos晶體管的柵極、第一nmos晶體管的柵極、第二pmos晶體管的漏極和第二nmos晶體管的漏極。

根據(jù)本發(fā)明的實施例，信號線在位于第二電源線上面的導(dǎo)電層中延伸。

根據(jù)本發(fā)明的實施例，信號線在位于第二地線上面的導(dǎo)電層中延伸。

根據(jù)本發(fā)明的實施例，一種用于保護半導(dǎo)體器件結(jié)構(gòu)的方法，該方法包括：將位于dnw中的第一電路的電源端連接至第一電源線；將位于dnw外側(cè)的第二電路的電源端連接至第二電源線；連接第一電源線與第二電源線，第一電源線和第二電源線位于半導(dǎo)體器件結(jié)構(gòu)的不同的導(dǎo)電層中；以及通過由第一電源線、第二電源線和第二電路形成的路徑使累積在dnw中的電子電荷放電。

根據(jù)本發(fā)明的實施例，還包括：將第一電路的接地端連接至第一地線；將第二電路的接地端連接至第二地線；將第一地線與第二地線連接；以及通過由第一地線和第二地線形成的路徑使累積在dnw中的電子電荷放電，其中，第一地線和第二地線位于不同的導(dǎo)電層中。

根據(jù)本發(fā)明的實施例，還包括：通過信號線將第一電路連接至第二電路，其中，通過在與形成述第二電源線和第二地線的導(dǎo)電層相同的層中或在比形成第二電源線和第二地線的導(dǎo)電層更高的層中延伸的導(dǎo)電層形成信號線。

上面論述了若干實施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的實施例。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的器件或電路。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。