本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)：

在摩爾定律的預(yù)示下，晶體管的尺寸每18個月便縮小到原來的一半。隨著CMOS電路線寬的不斷縮小，柵極氧化層的厚度也在不斷縮小，器件的高集成度和超薄的柵極氧化層使得器件能夠提供更好的性能。

圖1為現(xiàn)有的一種平面型半導(dǎo)體器件的結(jié)構(gòu)示意圖，如圖1所示，現(xiàn)有的平面型半導(dǎo)體器件中，包括：由隔離結(jié)構(gòu)12隔離開的有源區(qū)11；在所述有源區(qū)11中形成有源極S和漏極D；以及，形成橫跨所述有源區(qū)11和所述隔離結(jié)構(gòu)12的柵極結(jié)構(gòu)13，所述柵極結(jié)構(gòu)13下方的有源區(qū)11中形成所述器件的導(dǎo)電隔離溝槽。

隨著半導(dǎo)體技術(shù)的發(fā)展，為實現(xiàn)器件的高集成度，半導(dǎo)體器件的尺寸逐漸縮減，相應(yīng)的有源區(qū)11的寬度以及特征尺寸的也逐漸縮減，使晶體管中的柵極結(jié)構(gòu)13具有較小的寬長比，進而導(dǎo)致器件不能夠獲得足夠的驅(qū)動電流而導(dǎo)致驅(qū)動不足的問題。為改善由于有源區(qū)11寬度的縮減而帶來的驅(qū)動不足的問題，目前可采用多步應(yīng)力工程來提升載流子的遷移率，以使器件可獲得足夠的驅(qū)動電流。然而，隨著有源區(qū)寬度的再次縮減，例如在20納米以下的工藝中，由于器件溝道的縮短和柵極氧化層的進一步變薄，這種解決方式已經(jīng)無法滿足器件的需求。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其形成方法，以解決現(xiàn)有的半導(dǎo)體器件隨著器件尺寸的不斷縮減，導(dǎo)致器件的驅(qū)動電流不足的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件，包括一有源區(qū)以及位于所述有源區(qū)外圍的隔離結(jié)構(gòu)，其特征在于，所述有源區(qū)的表面為弧形。

可選的，所述有源區(qū)的寬度大于等于30nm。

可選的，所述半導(dǎo)體器件還包括一柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)橫跨所述隔離結(jié)構(gòu)和所述有源區(qū)。

可選的，所述有源區(qū)中形成有一源極和一漏極。

本發(fā)明的又一目的在于，提供一種半導(dǎo)體器件的形成方法，包括：

提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底中具有一有源區(qū)，在所述有源區(qū)的半導(dǎo)體襯底上形成有一消耗層；于所述有源區(qū)的外圍形成有一隔離溝槽；

執(zhí)行回刻工藝，去除部分所述消耗層，暴露出部分所述有源區(qū)的半導(dǎo)體襯底表面；

執(zhí)行熱氧化工藝，在暴露出的所述半導(dǎo)體襯底的表面以及至少在靠近所述消耗層的隔離溝槽的側(cè)壁上形成一氧化層；

執(zhí)行刻蝕工藝，去除所述氧化層；

重復(fù)執(zhí)行所述回刻工藝、熱氧化工藝和刻蝕工藝，直至所述消耗層完全被去除，以在所述有源區(qū)的半導(dǎo)體襯底上形成一弧形表面。

可選的，所述消耗層采用低壓化學(xué)氣相沉積工藝形成。

可選的，所述消耗層為氮化硅層。

可選的，所述消耗層的厚度為50nm～80nm。

可選的，所述回刻工藝所采用的刻蝕劑包括熱磷酸。

可選的，所述回刻工藝所采用的刻蝕劑還包括氨水、過氧化氫和超純水的混合溶液。

可選的，所述熱氧化工藝包括原位水汽生長工藝。

可選的，所述熱氧化工藝的溫度為1000℃～1200℃。

可選的，所述刻蝕工藝的刻蝕劑為氫氟酸溶液。

可選的，在完全去除所述消耗層之后，還包括：

執(zhí)行外延工藝，在有源區(qū)的表面和溝槽中形成一外延層。

可選的，在完全去除所述消耗層之后，還包括：

對所述有源區(qū)的半導(dǎo)體襯底執(zhí)行離子注入工藝，形成一源極和一漏極；

于所述隔離溝槽中充填隔離材料，形成隔離結(jié)構(gòu)；以及，

在所述半導(dǎo)體襯底上形成一柵極結(jié)構(gòu)。

在本發(fā)明提供的半導(dǎo)體器件中，其有源區(qū)的表面為弧形表面，進而可增加所述半導(dǎo)體器件的導(dǎo)電溝道的寬長比，因此，通過采用弧形表面的有源區(qū)，可在確保所述半導(dǎo)體器件的驅(qū)動電流的基礎(chǔ)上，實現(xiàn)器件尺寸的進一步縮減。并且，在不改變半導(dǎo)體器件尺寸的基礎(chǔ)上，通過采用弧形表面的有源區(qū)，增加了有源區(qū)的有效面積，有效提高了半導(dǎo)體器件的驅(qū)動電流，改善半導(dǎo)體器件的性能。

此外，在本發(fā)明提供的半導(dǎo)體器件的形成方法中，在平面晶體管工藝平臺的基礎(chǔ)上，結(jié)合傳統(tǒng)的回刻工藝、熱氧化工藝和刻蝕工藝，以在有源區(qū)的半導(dǎo)體襯底上形成一弧形表面。進而可通過簡單的制作工藝，形成具有較優(yōu)性能的半導(dǎo)體器件。

附圖說明

圖1為一種平面型半導(dǎo)體器件的結(jié)構(gòu)示意圖；

圖2為一種Fin‐FET晶體管的結(jié)構(gòu)示意圖；

圖3為本發(fā)明一實施例中的半導(dǎo)體器件的結(jié)構(gòu)示意圖；

圖4為圖3所示的本發(fā)明一實施例中的半導(dǎo)體器件的結(jié)構(gòu)沿AA’方向的剖面圖；

圖5為本發(fā)明一實施例中的半導(dǎo)體器件的形成方法的流程示意圖；

圖6a‐6h為本發(fā)明一實施例中的半導(dǎo)體器件的形成方法在其制作過程中的剖面圖。

具體實施方式

如背景技術(shù)所述，在平面晶體管工藝的基礎(chǔ)上，隨著特征尺寸的不斷縮減，導(dǎo)致晶體管中的柵極具有較小的寬長比，進而無法滿足器件的驅(qū)動電流。

尤其的，針對20納米以下的工藝，為解決驅(qū)動不足的問題，通?？刹捎萌S器件Fin-FET(Fin Field-Effect Transistor；鰭式場效晶體管)制作工藝。圖2為一種Fin-FET晶體管的結(jié)構(gòu)示意圖，如圖2所示，所述Fin-FET晶體管具有高深寬比的半導(dǎo)體鰭21，在半導(dǎo)體鰭21中形成晶體管的溝道(如圖2中箭頭標(biāo)示所示)、源極和漏極。由于Fin-FET晶體管在利用有源區(qū)上表面作為導(dǎo)電溝道的同時，還利用了側(cè)墻作為導(dǎo)電溝道，使得有效的溝道寬度大大增加，具有更高的柵極寬長比，增加了柵極對溝道的控制，能夠抑制短溝道效應(yīng)并增加驅(qū)動電流。

Fin‐FET工藝雖然能大大提升器件的驅(qū)動電流，然而，其設(shè)計和工藝卻也比傳統(tǒng)的平面晶體管復(fù)雜很多。除了半導(dǎo)體鰭的形成工藝難度很高之外，后續(xù)的柵極、接觸孔等的形成都需要引入多道新工藝，使工藝步驟大大增加，導(dǎo)致制造Fin‐FET晶體管的成本也大大上升，并且由于工藝太過復(fù)雜，良率也維持在較低的水平。

有鑒于此，本發(fā)明提供了一種半導(dǎo)體器件，包括一有源區(qū)以及位于所述有源區(qū)外圍的隔離結(jié)構(gòu)，并且，所述有源區(qū)的表面為弧形。即，本發(fā)明中的半導(dǎo)體器件中通過采用弧形表面的有源區(qū)，一方面，可有效增加有源區(qū)的表面面積，進而增加了所形成的半導(dǎo)體器件的溝道寬長比，有利于提高了器件的驅(qū)動電流和器件性能；另一方面，還可在保證器件的驅(qū)動電流的基礎(chǔ)上，進一步縮減有源區(qū)的尺寸，其與平面型半導(dǎo)體器件相比，可進一步提高器件的集成度。

此外，本發(fā)明還提供了一種采用傳統(tǒng)工藝形成所述半導(dǎo)體器件的方法，與Fin‐FET工藝相比，本發(fā)明中的形成方法工藝更為簡單，在實際制作過程中，可維持更高的產(chǎn)品良率。

以下結(jié)合附圖和具體實施例對本發(fā)明提出的器件的形成方法作進一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

圖3為本發(fā)明一實施例中的半導(dǎo)體器件的結(jié)構(gòu)示意圖，圖4為圖3所示的本發(fā)明一實施例中的半導(dǎo)體器件的結(jié)構(gòu)沿AA’方向的剖面圖。結(jié)合圖3和圖4所示，所述半導(dǎo)體器件包括一有源區(qū)110以及位于所述有源區(qū)110外圍的隔離結(jié)構(gòu)120，并且，所述有源區(qū)110的表面為弧形。

繼續(xù)參考圖3所示，在具有弧形表面的有源區(qū)110中形成有源極S和漏極D。進一步的，在所述半導(dǎo)體器件還包括一柵極結(jié)構(gòu)130，所述柵極結(jié)構(gòu)130橫跨所述有源區(qū)110和所述隔離結(jié)構(gòu)120，進而在所述柵極130下方的有源區(qū)110中形成所述半導(dǎo)體器件的導(dǎo)電溝道(如圖3中的箭頭所示)。

即，本發(fā)明提供的半導(dǎo)體器件中，在不改變有源區(qū)110橫向尺寸的基礎(chǔ)上，通過采用弧形表面的有源區(qū)110，使有源區(qū)110表面的有效面積增加，進而提高了所述半導(dǎo)體器件的溝道寬長比，有利于改善器件的驅(qū)動電流和器件性能。例如，在平面型半導(dǎo)體器件的28nm納米工藝中，所述有源區(qū)110的寬度需達(dá)到45nm以滿足面積縮小的要求，這也意味著所述有源區(qū)110表面的有效寬度也為45nm。而在本發(fā)明提供的半導(dǎo)體器件的28nm納米工藝中，雖然有源區(qū)110的寬度也為45nm，但是有源區(qū)110表面的有效寬度大于45nm，進而使得導(dǎo)電溝道的有效面積也顯著增加；同時，在保證所述有源區(qū)表面的有效寬度也為45nm的情況下，所述有源區(qū)110的寬度還可進一步縮減，例如可將所述有源區(qū)110的寬度縮減為30nm。

本發(fā)明的又一目的在于，提供一種半導(dǎo)體器件的形成方法，包括：

提供一種半導(dǎo)體襯底，所述半導(dǎo)體襯底中具有一有源區(qū)，在所述有源區(qū)的半導(dǎo)體襯底上形成有一消耗層；在所述有源區(qū)的外圍形成有一隔離溝槽；

執(zhí)行回刻工藝，去除部分所述消耗層，暴露出部分所述有源區(qū)的半導(dǎo)體襯底表面；

執(zhí)行熱氧化工藝，在暴露出的所述有源區(qū)的半導(dǎo)體襯底表面以及靠近所述有源區(qū)的隔離溝槽的側(cè)壁上形成一氧化層；

執(zhí)行刻蝕工藝，去除所述氧化層；

重復(fù)執(zhí)行所述回刻工藝、熱氧化工藝和刻蝕工藝，直至所述消耗層完全被去除，以在所述有源區(qū)的半導(dǎo)體襯底上形成一弧形表面。

即，本發(fā)明提供的半導(dǎo)體器件的形成方法中，通過采用傳統(tǒng)的回刻工藝、氧化工藝和刻蝕工藝，以在有源區(qū)的半導(dǎo)體襯底上形成一弧形表面?？梢姡景l(fā)明中的形成方法中，在平面晶體管工藝平臺的基礎(chǔ)上結(jié)合傳統(tǒng)工藝，實現(xiàn)有源區(qū)的有效面積的增加，從而可提高器件的驅(qū)動電流和器件性能，其工藝更為簡單，易于實現(xiàn)。

圖5為本發(fā)明一實施例中的器件的形成方法的流程示意圖，圖6a‐6h為本發(fā)明一實施例中的器件的形成方法在其制作過程中的剖面圖。以下結(jié)合圖5和圖6a‐6h所示，詳細(xì)說明本實施例中的器件的形成方法。

首先，執(zhí)行步驟S10，具體參考圖6a和圖6b所示，提供一半導(dǎo)體襯底210，所述半導(dǎo)體襯底210中具有一有源區(qū)300，在所述有源區(qū)300的半導(dǎo)體襯底210上形成有一消耗層220；于所述有源區(qū)300的外圍形成有一隔離溝槽230。

本實施例中，所述半導(dǎo)體襯底210為硅襯底，所述消耗層220的材質(zhì)可以為氮化硅。其中，所述消耗層220可采用低壓化學(xué)氣相沉積工藝形成，其厚度優(yōu)選為50nm～80nm。

進一步的，所述隔離溝槽230的形成方法，可參考如下步驟形成：首先，在半導(dǎo)體襯底210上依次形成一消耗層220以及一硬掩膜層250，其中，所述硬掩膜層250的材質(zhì)可以為氮氧化硅(SiON)；接著，執(zhí)行光刻工藝形成圖形化的硬掩膜層250，并以所述圖形化的硬掩膜層250為掩膜，依次刻蝕所述消耗層220和所述半導(dǎo)體襯底210；接著，去除所述圖形化的硬掩膜層250，形成如圖6b所示的結(jié)構(gòu)。其中，可采用干法刻蝕刻蝕所述消耗層220和所述半導(dǎo)體襯底210，例如為反應(yīng)離子刻蝕(RIE)，其刻蝕氣體可包括CF4，O2，CCL2F2，SF6中的一種或多種。具體的，所形成的隔離溝槽230的深度優(yōu)選為250nm～450nm，其寬度優(yōu)選為大于等于50nm。

可選的方案中，在去除所述硬掩膜層250之后，還包括執(zhí)行濕法清洗工藝，以去除刻蝕過程中產(chǎn)生的聚合物等。所述濕法清洗可采用SPM清洗劑以及SC1清洗劑，所述SPM清洗劑為硫酸和雙氧水的混合溶液，所述SC1清洗劑為氨水、過氧化氫及超純水的混合溶液。其中，所述SPM清洗劑中，硫酸和雙氧水的體積比優(yōu)選為6:1；所述SC1清洗劑中，氨水、過氧化氫及超純水的體積比優(yōu)選為1:15:50。

繼續(xù)參考圖6a所示，在形成所述隔離溝槽230的過程中，還包括于所述有源區(qū)300的半導(dǎo)體襯底上110上形成一減反射層240，所述減反射層240形成于所述消耗層220和所述硬掩膜層250之間。進而，在執(zhí)行光刻工藝以形成圖形化的硬掩膜層250時，由于所述減反射層240的存在，可有效避免曝光過程中光線的發(fā)射，實現(xiàn)對所形成的硬掩膜層250尺寸的精確控制。在形成圖形化的硬掩膜層250之后，再以所述圖形化的硬掩膜層250為掩膜依次刻蝕所述減反射層240、所述消耗層220和所述半導(dǎo)體襯底210，并去除所述硬掩膜層250和所述減反射層240，以形成所述隔離溝槽230，其結(jié)構(gòu)參考圖6b所示。具體的，所述減反射層240可采用物理氣相沉積工藝形成，其材質(zhì)可以為非晶碳，其厚度優(yōu)選為150nm～250nm。并且，可通過灰化工藝去除所述減反射層240，例如可采用氧氣灰化所述減反射層240。

本實施例中，在所述有源區(qū)300的半導(dǎo)體襯底上還形成有一襯底氧化層260，所述消耗層220形成于所述襯底氧化層260上。其中，所述襯底氧化層260可以采用熱氧化工藝形成，其厚度優(yōu)選為3nm～10nm。在形成所述隔離溝槽230的過程中，所述襯底氧化層260與所述消耗層220同時被刻蝕。

接著，執(zhí)行步驟S20，具體參考圖6c所示，執(zhí)行回刻工藝(Pull Back Etch)，去除部分所述消耗層220，暴露出部分所述有源區(qū)300的半導(dǎo)體襯底表面。可選的，所述回刻工藝的刻蝕劑包括熱磷酸。優(yōu)選的，所述回刻工藝的刻蝕劑還可包括SC1清潔液，所述SC1清洗劑由氨水、過氧化氫及超純水混合形成，通過所述SC1清洗劑可有效去除在回刻工藝中形成的聚合物。

本實施例中，在所述半導(dǎo)體襯底210上形成有所述襯底氧化層260，在執(zhí)行回刻工藝后，由于部分消耗層220被去除，使部分襯底氧化層260暴露出。此時，可通過刻蝕工藝去除暴露出的襯底氧化層260，具體可采用氫氟酸溶液刻蝕所述襯底氧化層260。

接著，執(zhí)行步驟S30，具體參考圖6d所示，執(zhí)行熱氧化工藝，在所述有源區(qū)300的半導(dǎo)體襯底表面以及至少在靠近所述有源區(qū)300的隔離溝槽230的側(cè)壁上形成一氧化層270。由于熱氧化法的工藝特性，暴露出的半導(dǎo)體襯底210表面會和氧結(jié)合形成氧化物，進而可消耗掉部分的半導(dǎo)體襯底材料；并且，在所述隔離溝槽230側(cè)壁與有源區(qū)300表面的連接區(qū)域，可消耗掉更多的半導(dǎo)體襯底材料，并形成較厚的氧化層。即，在執(zhí)行熱氧化工藝后，有源區(qū)300邊緣區(qū)域的半導(dǎo)體襯底材料的消耗量大于所述有源區(qū)300靠近中間區(qū)域的半導(dǎo)體襯底材料的消耗量。此外，半導(dǎo)體襯底的材料消耗量與所形成的氧化物的厚度成正比，因此，可通過控制熱氧化工藝的時間或溫度來控制半導(dǎo)體襯底的消耗量?？蛇x的，所述熱氧化工藝包括原位水汽生長工藝(ISSG)，其工藝溫度優(yōu)選為1000℃～1200℃。

接著，執(zhí)行步驟S40，具體參考圖6e所示，執(zhí)行刻蝕工藝，去除所述氧化層270。如上所述，在執(zhí)行熱氧化工藝以形成的氧化層270時，有源區(qū)邊緣區(qū)域的半導(dǎo)體襯底材料的消耗量大于所述有源區(qū)靠近中間區(qū)域的半導(dǎo)體襯底材料的消耗量，因此，在執(zhí)行刻蝕工藝后，有源區(qū)300的邊緣區(qū)域可形成一弧形表面。具體的，所述刻蝕工藝可采用濕法刻蝕，其刻蝕劑可以為氫氟酸溶液。

接著，執(zhí)行步驟S50，判斷所述消耗層220是否完全被去除。若所述消耗層220沒有完全被去除，則返回步驟S20；若所述消耗層220已完全被去除，則繼續(xù)執(zhí)行半導(dǎo)體器件的后續(xù)工藝，以形成完整的半導(dǎo)體器件結(jié)構(gòu)。即，重復(fù)執(zhí)行所述回刻工藝、氧化工藝和刻蝕工藝，直至所述消耗層220完全被去除，進而可在所述半導(dǎo)體襯底上210形成一弧形表面。

如圖6f所示，在執(zhí)行多次的所述回刻工藝、熱氧化工藝和刻蝕工藝的循環(huán)制程之后，所述消耗層被完全去除，此時，有源區(qū)300表面由于邊緣比中間消耗更多的半導(dǎo)體襯底材料，因此，有源區(qū)邊緣比有源區(qū)中間的高度更低，進而在所述有源區(qū)300的表面上形成弧形表面。此外，在實際的制作過程中，可根據(jù)實際需求，調(diào)整回刻工藝中一次回刻的刻蝕量以及回刻工藝的次數(shù)，以形成具有預(yù)定弧度的有源區(qū)表面。例如，在執(zhí)行一次回刻工藝時，可設(shè)置其對所述消耗層的消耗量為5nm‐10nm。

本實施例中，在所述消耗層完全被去除之后，還包括執(zhí)行步驟S60，具體參考圖6g所示，執(zhí)行外延工藝，以在有源區(qū)300的表面和隔離溝槽230中形成一外延層280。即，通過形成所述外延層280，以彌補在氧化工藝和刻蝕工藝之后的半導(dǎo)體襯底材料的消耗。本實施例中，所述半導(dǎo)體襯底210為硅襯底，因此，所述外延層280相應(yīng)的為硅外延層。較佳的，可根據(jù)半導(dǎo)體襯底材料的消耗量，以形成相應(yīng)厚度的所述外延層280。

接著，執(zhí)行步驟S70，具體參見圖6h所示，繼續(xù)執(zhí)行半導(dǎo)體器件的后續(xù)工藝，以完成半導(dǎo)體器件的制作。例如，對有源區(qū)300的半導(dǎo)體襯底執(zhí)行離子注入工藝以形成一源極和一漏極、于所述隔離溝槽中充填隔離材料以形成隔離結(jié)構(gòu)230’以及在半導(dǎo)體襯底210上形成柵極結(jié)構(gòu)290等。

綜上所述，本發(fā)明提供的半導(dǎo)體器件中，可在不改變有源區(qū)橫向尺寸的基礎(chǔ)上，通過采用弧形表面的有源區(qū)，增加導(dǎo)電溝道的有效面積，進而提高了所述半導(dǎo)體器件的溝道寬長比，有利于改善器件的驅(qū)動電流。并且，還可在保證器件的驅(qū)動電流的基礎(chǔ)上，進一步縮減有源區(qū)的尺寸，使所述有源區(qū)的寬度可達(dá)到30nm，其與平面型半導(dǎo)體器件相比，可進一步提高器件的集成度。

此外，在本發(fā)明提供的半導(dǎo)體器件的形成方法中，通過采用傳統(tǒng)的回刻工藝、氧化工藝和刻蝕工藝，進而可在有源區(qū)的半導(dǎo)體襯底上形成一弧形表面，實現(xiàn)在較為簡單的工藝條件下，形成具有較優(yōu)性能的半導(dǎo)體器件。與Fin‐FET工藝相比，本發(fā)明中的形成方法工藝更為簡單，在實際制作過程中，可維持更高的產(chǎn)品良率，

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。