本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，具體涉及一種砷化鎵PMOS器件制作方法，應(yīng)用于高性能III-V族半導(dǎo)體CMOS技術(shù)。

背景技術(shù)：

III-V化合物半導(dǎo)體材料相對硅材料而言，具有高載流子遷移率、大的禁帶寬度等優(yōu)點，而且在熱學(xué)、光學(xué)和電磁學(xué)等方面都有很好的特性。在過去四十年中，高質(zhì)量熱穩(wěn)定柵介質(zhì)材料和缺乏與NMOS器件相匹配的PMOS器件一直是III-V族半導(dǎo)體在大規(guī)模CMOS集成電路中的應(yīng)用的主要障礙。最新研究報道表明：在III-V族半導(dǎo)體表面，直接采用原子層沉積(ALD)以及分子束外延(MBE)技術(shù)沉積高k柵介質(zhì)材料已經(jīng)實現(xiàn)了器件質(zhì)量的的MOS界面。然而，以III-V族半導(dǎo)體材料為溝道材料的PMOS器件一直進展緩慢。因此，需要一種新的途徑在III-V族半導(dǎo)體材料上實現(xiàn)PMOS器件，以滿足高性能III-V族半導(dǎo)體CMOS技術(shù)的要求。

技術(shù)實現(xiàn)要素：

要解決的技術(shù)問題

本發(fā)明的主要目的是提供一種砷化鎵PMOS器件制作方法，以實現(xiàn)以砷化鎵為溝道材料的PMOS器件，與高電子遷移率為溝道材料的III-V族半導(dǎo)體NMOS器件相匹配，滿足高性能III-V族半導(dǎo)體CMOS技術(shù)的要求。

技術(shù)方案

為達到上述目的，本發(fā)明提供了一種砷化鎵PMOS器件的制作方法。其制作步驟依次是：

(1)在半絕緣砷化鎵襯底(101)上生長100納米厚度的N型摻雜的砷化鎵溝道層(102)，摻雜濃度為5×10¹⁷cm^-3，摻雜雜質(zhì)為硅；

(2)在砷化鎵溝道層(102)上生長1納米厚度磷化鎵界面層(103)；

(3)在磷化鎵界面層(103)表面生長3納米厚度三氧化二鋁介質(zhì)(104)；

(4)在三氧化二鋁介質(zhì)(104)上沉積柵金屬電極(105)；

(5)采用光刻膠掩膜方法在源漏區(qū)(106)進行離子注入，注入離子為鈹(Be)離子，并進行源漏區(qū)離子注入激活；

(6)在源漏區(qū)(106)制作源漏金屬電極鉑/鈦/金(107)。

在上述方案中，步驟(1)中，在半絕緣砷化鎵襯底(101)上生長砷化鎵溝道層之前，需要將襯底(101)進行有機清洗、稀鹽酸清洗和稀氨水清洗，各清洗5分鐘，并進行去離子水清洗，氮氣吹干。

在上述方案中，步驟(1)和(2)中，生長砷化鎵溝道層和磷化鎵界面層(103)都是在MBE沉積系統(tǒng)中生長的。

在上述方案中，步驟(3)中的三氧化二鋁介質(zhì)(104)是在原子層沉積系統(tǒng)中生長的，生長溫度為300度，生長之前進行了表面清洗，清洗步驟是稀鹽酸清洗，然后在濃度為8％的硫化銨溶液中浸泡25分鐘。

在上述方案中，柵金屬電極為鈦/鎢，采用濺射沉積和剝離技術(shù)制作完成，其厚度為20/200納米。

在上述方案中，源漏區(qū)離子注入使得N型溝道材料改性為P型區(qū)域，注入離子為鈹(Be)離子，注入的能量為30KeV，注入劑量為1×10¹⁵cm^-2，并進行450℃溫度下的快速退火，退火時間為1分鐘。

在上述方案中，源漏金屬電極采用電子束蒸發(fā)和剝離工藝制作完成，源漏電極鉑/鈦/金(107)厚度為5/10/30/200納米。后進行源漏歐姆接觸合金，合金溫度為400℃，時間為1分鐘。

在上述方案中，源漏金屬電極蒸發(fā)在GaAs材料上，在蒸發(fā)前，需腐蝕掉源漏區(qū)域的三氧化二鋁介質(zhì)(104)和磷化鎵界面層(103)。

有益效果

從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果：

本發(fā)明提供的一種GaAs溝道PMOS器件的制作方法利用GaP界面控制層技術(shù)鈍化界面處的懸掛鍵，實現(xiàn)低界面態(tài)密度，并降低溝道中載流子的散射，同時GaP界面層又是勢壘層，提高了溝道層中的二維電子氣濃度，實現(xiàn)高遷移率和高電子濃度雙重作用；采用鈹離子注入工藝使得器件整體的工藝溫度低于500℃，工藝兼容性良好；由于砷化鎵材料的電子遷移率和空穴遷移率相對比較均衡，所以發(fā)明這種GaAs溝道PMOS器件，以滿足高性能III-V族半導(dǎo)體CMOS技術(shù)的要求。

附圖說明

圖1是本發(fā)明提供的GaAs溝道PMOS工藝流程的示意圖；

圖2-7是本發(fā)明提供的GaAs溝道PMOS器件結(jié)構(gòu)制作實施例圖；

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細(xì)說明。

如圖2-7所示，圖2-7是本實施例提供了一一種砷化鎵PMOS器件的制作方法。

其制作步驟依次是：

(1)如圖2所示，在半絕緣砷化鎵襯底(101)上生長100納米厚度的N型摻雜的砷化鎵溝道層(102)摻雜濃度為5×10¹⁷cm^-3，摻雜雜質(zhì)為硅；

(2)如圖3所示，在砷化鎵溝道層(102)上生長1納米厚度磷化鎵界面層(103)；

(3)如圖4所示，在磷化鎵界面層(103)表面生長3納米厚度三氧化二鋁介質(zhì)(104)；

(4)如圖5所示，在三氧化二鋁介質(zhì)(104)上沉積柵金屬電極(105)；

(5)如圖6所示，采用光刻膠掩膜方法在源漏區(qū)(106)進行離子注入，注入離子為鈹(Be)離子，并進行源漏區(qū)離子注入激活；

(6)如圖7所示，在源漏區(qū)(106)制作源漏金屬電極鉑/鈦/金(107)。

在上述實施例中，步驟(1)中，在半絕緣砷化鎵襯底(101)上生長砷化鎵溝道層之前，需要將襯底(101)進行有機清洗、稀鹽酸清洗和稀氨水清洗，各清洗5分鐘，并進行去離子水清洗，氮氣吹干。

在上述實施例中，步驟(1)和(2)中，生長砷化鎵溝道層和磷化鎵界面層(103)都是在MBE沉積系統(tǒng)中生長的。

在上述實施例中，步驟(3)中的三氧化二鋁介質(zhì)(104)是在原子層沉積系統(tǒng)中生長的，生長溫度為300度，生長之前進行了表面清洗，清洗步驟是稀鹽酸清洗，然后在濃度為8％的硫化銨溶液中浸泡25分鐘。

在上述實施例中，柵金屬電極為鈦/鎢，采用濺射沉積和剝離技術(shù)制作完成，其厚度為20/200納米。

在上述實施例中，源漏區(qū)離子注入使得N型溝道材料改性為P型區(qū)域，注入離子為鈹(Be)離子，注入的能量為30KeV，注入劑量為1×10¹⁵cm^-2，并進行450℃溫度下的快速退火，退火時間為1分鐘。

在上述實施例中，源漏金屬電極采用電子束蒸發(fā)和剝離工藝制作完成，源漏電極鉑/鈦/金(107)厚度為5/10/30/200納米。后進行源漏歐姆接觸合金，合金溫度為400℃，時間為1分鐘。

在上述實施例中，源漏金屬電極蒸發(fā)在GaAs材料上，在蒸發(fā)前，需腐蝕掉源漏區(qū)域的三氧化二鋁介質(zhì)(104)和磷化鎵界面層(103)，腐蝕溶液為稀釋的氫氟酸溶液和鹽酸溶液。

以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。