本發(fā)明的實施例涉及半導體器件、finfet器件及其形成方法。

背景技術：

半導體集成電路(ic)工業(yè)已經(jīng)經(jīng)歷了指數(shù)增長。ic材料和設計中的技術進步已經(jīng)產生了多代ic，其中，每一代都比上一代具有更小和更復雜的電路。在ic演化過程中，功能密度(即，每芯片面積的互連器件的數(shù)量)已經(jīng)普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經(jīng)減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。

這種按比例縮小也已經(jīng)增加了處理和制造ic的復雜性，并且為了實現(xiàn)這些進步，需要ic處理和制造中的類似發(fā)展。例如，已經(jīng)引進代替平面晶體管的諸如鰭式場效應晶體管(finfet)的三維晶體管。雖然現(xiàn)有的finfet器件和形成finfet器件的方法對于它們的預期目的通常已經(jīng)足夠，但是它們不是在所有方面都已完全令人滿意。

技術實現(xiàn)要素：

本發(fā)明的實施例提供了一種半導體器件，包括：襯底；柵極堆疊件，位于所述襯底上方；以及應變層，位于所述襯底的凹槽中和所述柵極堆疊件旁邊，其中，所述凹槽的最大寬度處的深度與所述柵極堆疊件的寬度的比率在0.5至0.7的范圍。

本發(fā)明的另一實施例提供了一種finfet器件，包括：襯底，具有至少一個鰭；兩個柵極堆疊件，橫跨所述至少一個鰭；以及應變層，位于所述襯底的凹槽中和所述柵極堆疊件之間，其中，所述柵極堆疊件的寬度與所述凹槽的最大寬度的比率在從0.4至0.6的范圍。

本發(fā)明的又一實施例提供了一種形成finfet器件的方法，包括：提供襯底，所述襯底上具有形成的柵極堆疊件；實施第一蝕刻步驟以在所述柵極堆疊件旁邊的所述襯底中形成凹槽，其中，所述柵極堆疊件的寬度與所述凹槽的深度的比率在從0.4至0.7的范圍；實施第二蝕刻步驟以使所述凹槽加深和加寬；以及在所述凹槽中形成應變層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應該指出，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1a至圖1e是根據(jù)一些實施例的形成finfet器件的方法的示意性截面圖。

圖2是根據(jù)可選實施例的finfet器件的示意性截面圖。

圖3是根據(jù)一些實施例的形成finfet器件的方法的流程圖。

圖4是根據(jù)又一可選實施例的finfet器件的示意性截面圖。

圖5至圖7是根據(jù)一些實施例的半導體器件的示意性截面圖。

具體實施方式

以下公開內容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。此外，本發(fā)明可在各個實施例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。

圖1a至圖1e是根據(jù)一些實施例的形成finfet器件的方法的示意性截面圖。

參照圖1a，提供了具有一個或多個鰭101的襯底100。在一些實施例中，襯底100包括含硅襯底、絕緣體上硅(soi)襯底或由其它合適的半導體材料形成的襯底。根據(jù)設計需求，襯底100可以是p-型襯底或n-型襯底并且其中可以具有摻雜區(qū)域。該摻雜區(qū)域可以配置為用于n-型finfet器件或p-型finfet器件。在一些實施例中，襯底100具有在其上形成的隔離層。具體地，隔離層覆蓋鰭101的下部并且暴露鰭101的上部。在一些實施例中，隔離層是淺溝槽隔離(sti)結構。

在一些實施例中，襯底100具有在其上形成的至少兩個柵極堆疊件107。在一些實施例中，柵極堆疊件107在與鰭101的延伸方向不同的方向(例如，垂直于)上延伸。在一些實施例中，每個柵極堆疊件107均包括(從下至上)界面層102、偽柵極104和可選的蓋圖案106。在一些實施例中，貫穿描述，柵極堆疊件107稱為“偽柵極堆疊件”。在一些實施例中，界面層102包括氧化硅、氮氧化硅或它們的組合，偽柵極104包括含硅材料(諸如多晶硅、非晶硅或它們的組合)，并且蓋圖案106包括sin、sic、sicn、sion、sicon或它們的組合。在一些實施例中，形成柵極堆疊件107的方法包括在襯底100上方形成堆疊層并且用光刻和蝕刻工藝圖案化堆疊層。在一些實施例中，柵極堆疊件107具有柵極寬度wg1以及兩個鄰近的柵極堆疊件107之間的間隔寬度s。

在一些實施例中，襯底100還具有在柵極堆疊件107的側壁上形成的間隔件108。在一些實施例中，間隔件108具有小于約10或甚至小于約5的介電常數(shù)。在一些實施例中，間隔件108包括含氮介電材料、含碳介電材料或兩者。在一些實施例中，間隔件108包括sin、sicn、siocn、sior(其中，r是諸如ch3、c2h5或c3h7的烷基)、sic、sioc、sion、它們的組合等。在一些實施例中，形成間隔件108的方法包括在襯底100上形成間隔件材料層，并且通過各向異性蝕刻工藝部分地去除間隔件材料層。

參照圖1b，實施第一蝕刻步驟以在柵極堆疊件107之間的襯底100中形成凹槽110。在一些實施例中，第一蝕刻步驟包括實施各向異性蝕刻工藝(諸如干蝕刻工藝)。在一些實施例中，凹槽110形成為u-形輪廓、杯狀輪廓或碗狀形狀。在一些實施例中，凹槽110的至少一個的頂邊緣與鄰近的間隔件108的側壁對準。

在一些實施例中，柵極堆疊件107的寬度wg1與凹槽110的深度d0(從襯底100的頂面測量)的比率在從約0.4至0.7的范圍。在一些實施例中，例如，wg1與d0的比率可以是但是不限于約0.40、0.45、0.50、0.55、0.60、0.65、0.70，包括任何兩個前值之間的任何范圍。

參照圖1c，實施第二蝕刻步驟以使凹槽110加深和加寬并且因此形成凹槽111。在一些實施例中，第二蝕刻步驟包括實施各向同性蝕刻工藝(諸如干蝕刻工藝)。在一些實施例中，通過使用間隔件108和蓋圖案106作為自對準掩模，第一蝕刻步驟和第二蝕刻步驟的每個均稱為自對準蝕刻工藝。

在一些實施例中，第二蝕刻步驟使凹槽加深至深度d1，并且凹槽110的深度d0與凹槽111的深度d1的比率在從約0.7至0.9的范圍(0.7、0.75、0.8、0.85或0.9)，或任何兩個前值之間的任何范圍。在一些實施例中，第二蝕刻步驟同時擴大或加寬凹槽的中部至寬度wm1。具體地，在第二蝕刻步驟之后，凹槽111形成為具有寬中部輪廓或類金剛石狀輪廓。在一些實施例中，凹槽111的中間寬度wm1大于凹槽111的頂部寬度wt1和底部寬度wb1的每個。在一些實施例中，如圖1c所示，凹槽111的中間寬度wm1是最寬的，并且頂部寬度wt1大于凹槽111的底部寬度wb1。

在一些實施例中，第二蝕刻步驟使凹槽加深和加寬但沒有擴大凹槽的頂部寬度，因此凹槽111的至少一個的頂邊緣與鄰近的間隔件108的側壁對準。換句話說，每個凹槽111的頂邊緣均未由鄰近的間隔件108覆蓋。然而，本發(fā)明不限于此。

在可選實施例中，如圖2所示，第二蝕刻步驟不僅使凹槽加深和加寬，而且擴大了凹槽的頂部寬度，因此在第二蝕刻步驟之后，凹槽111延伸至間隔件108下面。在這種情況下，凹槽111的至少一個的頂邊緣由鄰近的間隔件108的部分覆蓋。

在一些實施例中，凹槽111的至少一個的蝕刻輪廓限定了基本定位在凹槽111的上部側壁和下部側壁的相交位置處的尖端t。在一些實施例中，每個凹槽111的尖端t均位于凹槽111的最大寬度的水平處。在一些實施例中，凹槽111的至少一個還限定了接近度p和尖端深度(或稱為“尖端高度”)dm。接近度p限定了從尖端t至鄰近的柵極堆疊件107的側壁的距離。在一些實施例中，接近度p在從約0至7nm的范圍。在一些實施例中，對于n-型finfet器件，接近度p為約零或大于零并且小于或等于7nm。在可選實施例中，對于p-型finfet器件，接近度p為約零或大于零并且小于或等于4nm。在一些實施例中，凹槽111的最大寬度或中部寬度wm1不多于柵極結構107的間隔寬度s。從另一方面看，每個凹槽111的尖端t延伸至鄰近的間隔件108下面，而沒有延伸至鄰近的柵極間隔件107下面。

在一些實施例中，凹槽111的最大寬度處的深度dm與凹槽111的總深度d1的比率在從約1/4至1/3的范圍。在一些實施例中，例如，dm與d1的比率可以是但是不限于約0.25、0.27、0.29、0.31、0.33，包括任何兩個前值之間的任何范圍。

在一些實施例中，凹槽111的最大寬度處的深度dm與柵極堆疊件107的wg1的比率在從約0.5至0.7的范圍。在一些實施例中，例如，dm與wg1的比率可以是但是不限于約0.50、0.55、0.60、0.65、0.70，包括任何兩個前值之間的任何范圍。

在一些實施例中，柵極堆疊件107的wg1與凹槽111的最大寬度或中間寬度wm1的比率在從約0.4至0.6的范圍。在一些實施例中，例如，wg1與wm1的比率可以是但是不限于約0.40、0.45、0.50、0.55、0.60，包括任何兩個前值之間的任何范圍。

在一些實施例中，在襯底100的頂面和鄰近的凹槽111的上部側壁之間形成的夾角α基本等于或大于約50度并且小于90度。在一些實施例中，凹槽11的上部側壁略彎曲，并且夾角α是凹槽開口處襯底100的頂面和鄰近的凹槽111的上部側壁的切線之間的角。例如，夾角α可以是，例如，但不限于，約50、55、60、65、70、75、80、85，包括任何兩個前值之間的任何范圍。

參照圖1d，在凹槽111中形成應變層112。在一些實施例中，在每個柵極堆疊件107旁邊形成兩個應變層112，并且應變層112的一個位于鄰近的柵極堆疊件107之間。在一些實施例中，對于p-型finfet器件，應變層112包括硅鍺(sige)。在可選實施例中，對于n-型finfet器件，應變層112包括硅碳(sic)、硅磷(sip)、sicp或sic/sip多層結構。在一些實施例中，應變層112可以根據(jù)需求可選地注入p-型摻雜劑或n-型摻雜劑。在一些實施例中，形成應變層112的方法包括從凹槽111生長外延層。具體地，應變層112在凹槽111內形成并且沿著相應的間隔件108的側壁向上延伸。在一些實施例中，應變層112的頂面位于襯底100的頂面之上。在可選實施例中，應變層112的頂面與襯底100的頂面基本共面。在一些實施例中，應變層112可以稱為“源極/漏極區(qū)域”。

在一些實施例中，相同側處的鄰近的應變層112彼此分隔開。在可選實施例中，相同側處的鄰近的應變層112彼此連接。在一些實施例中，在應變層112的形成之后，通過硅化應變層112的頂部形成硅化物層。

在一些實施例中，應變層112具有與凹槽111類似的形狀/輪廓。在一些實施例中，應變層112具有寬中部輪廓或類金剛石輪廓。在一些實施例中，如圖1d所示，應變層112的頂部寬度、中部寬度和底部寬度基本等于凹槽111的頂部寬度、中部寬度和底部寬度。在可選實施例中，應變層112的頂部寬度、中部寬度和底部寬度略大于凹槽111的頂部寬度、中部寬度和底部寬度。

應該注意，在一些實施例中，當柵極寬度(例如，wg1)與初始凹槽深度(例如，d0)的比率和/或初始凹槽深度(例如，d0)與最終凹槽深度(例如，d1)的比率落入以上范圍內時，良好地控制了至少一個凹槽111的輪廓。

應該注意，在一些實施例中，當凹槽的尖端深度(例如，dm)與柵極寬度(例如，wg1)的比率、柵極寬度(例如，wg1)與凹槽的最大寬度(例如，wm1)的比率、凹槽的尖端深度(例如，dm)與總深度(例如，d1)的比率和/或凹槽側壁和襯底表面之間的夾角(例如，α)落入之上的范圍內時，良好地限定了至少一個凹槽111的輪廓。通過將以上的比率和/或夾角控制和調整在本發(fā)明的范圍內，良好地限定了凹槽111的輪廓，隨后形成的應變層112適用于給予溝道區(qū)域更多的應力，并且相應的提高了器件的電性能。

具體地，當dm與wg1、wg1與wm1和dm與d1的比率以及夾角α超越上限時，飽和電流太低。當dm與wg1、wg1與wm1和dm與d1的比率以及夾角α低于下限時，因為在凹槽形成步驟期間可能損壞偽柵極，因此可能較易發(fā)生泄漏電流。

參照圖1e，在柵極堆疊件107旁邊以及應變層112上方形成介電層113。在一些實施例中，介電層113包括諸如氮化硅的氮化物、諸如氧化硅的氧化物、磷硅酸鹽玻璃(psg)、硼硅酸鹽玻璃(bsg)、硼摻雜的磷硅酸鹽玻璃(bpsg)、它們的組合等。在一些實施例中，介電層113的頂面與柵極堆疊件107的頂面基本齊平?？梢酝ㄟ^合適的制造技術(諸如旋涂、cvd、可流動cvd、pecvd、ald、組合等)填充介電層113直至它的頂面高于蓋圖案106的頂面。之后實施諸如cmp的平坦化步驟以去除過量的介電層。在一些實施例中，在形成應變層的步驟之后以及在形成介電層113的步驟之前，形成接觸蝕刻停止層(cesl)，并且cesl包括sin、sic等。

之后，用柵極堆疊件117替換偽柵極堆疊件107。在一些實施例中，貫穿描述，柵極堆疊件117稱為“金屬柵極堆疊件”。在一些實施例中，去除偽柵極堆疊件107以在介電層113中形成柵極溝槽，并且之后在柵極溝槽中形成柵極堆疊件117。在一些實施例中，形成柵極堆疊件117的方法包括用cvd、pvd、鍍或合適的工藝形成堆疊層，并且之后實施cmp工藝以去除柵極溝槽外側的堆疊層。在一些實施例中，介電層113的頂面與柵極堆疊件117的頂面基本齊平。在一些實施例中，柵極堆疊件117的形狀、輪廓和寬度與偽柵極堆疊件107的形狀、輪廓和寬度基本類似。

在一些實施例中，每個柵極堆疊件117均包括柵極介電層114和柵極116(或稱為“置換柵極”)。在一些實施例中，柵極堆疊件117在與鰭101的延伸方向不同的方向(例如，垂直于)上延伸。在一些實施例中，如圖1e所示，每個柵極介電層114均圍繞相應的柵極116的側壁和底面并且位于每個鰭101的頂面和側壁上。在一些實施例中，在鰭101和柵極介電層114之間形成氧化硅層。

在一些實施例中，每個柵極介電層114均包括介電常數(shù)大于約10的高k材料。在一些實施例中，高k材料包括金屬氧化物(諸如zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio、它們的組合或合適的材料)。在可選實施例中，每個柵極介電層114可以可選地包括硅酸鹽(諸如hfsio、lasio、alsio、它們的組合或合適的材料)。

在一些實施例中，每個柵極116包括適用于形成金屬柵極或它們的部分的金屬材料。在一些實施例中，每個柵極116均包括功函金屬層和位于功函金屬層上的填充金屬層。功函金屬層是n-型功函金屬層或p-型功函金屬層。在一些實施例中，n-型功函金屬層包括tial、tialn或tacn、導電金屬氧化物和/或合適的材料。在可選實施例中，p-型功函金屬層包括tin、wn、tan、導電金屬氧化物和/或合適的材料。填充金屬層包括銅、鋁、鎢或合適的材料。在一些實施例中，每個柵極116均可以進一步包括襯墊層、界面層、晶種層、粘合層、阻擋層、它們的組合等。因此完成了本發(fā)明的finfet器件10。

上述提及的圖1a至圖1e中的工藝步驟可以參照圖3的流程圖簡要說明。

在步驟200中，如圖1a所示，提供具有在其上形成的柵極堆疊件107的襯底100。在步驟202中，如圖1b所示，實施第一蝕刻步驟以在柵極堆疊件107旁邊的襯底100中形成凹槽110。在一些實施例中，第一蝕刻步驟包括實施各向異性蝕刻工藝。在一些實施例中，柵極堆疊件107的寬度wg1與凹槽110的深度d0的比率在從約0.4至0.7的范圍。在步驟204中，如圖1c所示，實施第二蝕刻步驟以使凹槽110加深和加寬以形成凹槽111.在一些實施例中，第二蝕刻步驟包括實施各向同性蝕刻工藝。在步驟206中，如圖1d所示，在凹槽111中形成應變層112。在步驟208中，如圖1e所示，用金屬柵極堆疊件117替換柵極堆疊件107。因此用描述的工藝步驟完成了本發(fā)明的finfet器件。然而，在用于制造finfet器件的之上的步驟中，不限于增加一個或多個額外的步驟。

在上述實施例中，凹槽111(或應變層112)形成為具有寬中部輪廓，其中，凹槽111(或應變層112)的頂部寬度小于中部寬度，并且因此，每個凹槽111(或應變層112)的上部側壁和襯底100的表面之間的夾角α在基本等于50度和小于90度的范圍內。然而，本發(fā)明不限于此。在可選實施例中，如圖4所示，凹槽111(或應變層112)形成為具有桶狀輪廓，其中，凹槽111(或應變層112)的頂部寬度基本等于中部寬度，并且因此，每個凹槽111(或應變層112)的上部側壁和襯底100的表面之間的夾角α為約90度。

以下將參照圖1e、圖2和圖4描述本發(fā)明的finfet器件的結構。在一些實施例中，本發(fā)明的finfet器件10/20/30包括具有至少一個鰭101的襯底100、橫跨至少一個鰭101的兩個柵極堆疊件117以及襯底100的凹槽111中和柵極堆疊件117之間的應變層112。

在一些實施例中，凹槽111的最大寬度處的深度dm與柵極堆疊件117的寬度wg1的比率在從約0.5至0.7的范圍。在一些實施例中，柵極堆疊件117的寬度wg1與凹槽111的最大寬度wm1的比率在從約0.4至0.6的范圍。在一些實施例中，凹槽111的最大寬度處的深度dm與凹槽111的總深度d1的比率在從約1/4至1/3的范圍。

在一些實施例中，應變層112具有寬中部輪廓或桶狀輪廓。在一些實施例中，凹槽111的上部側壁和襯底100的表面之間的夾角α在從約50度至90度。在一些實施例中，如圖1e和圖2所示，凹槽111的頂部寬度小于中部寬度。在可選實施例中，如圖4所示，凹槽111的頂部寬度基本等于中部寬度。

在一些實施例中，本發(fā)明的finfet器件10/20/30還包括位于柵極堆疊件117的側壁上的間隔件108。在一些實施例中，如圖1e所示，凹槽111的頂邊緣與間隔件108的側壁對準。在可選實施例中，如圖2和圖4所示，凹槽111的頂邊緣由間隔件108覆蓋。此外，凹槽111的最大寬度mw1不多于柵極堆疊件117之間的距離(間隔寬度s)。

為了說明的目的，提供上述實施例，其中柵極介電層、柵極、間隔件、應變層和介電層的每個均是單層，并且不被解釋為限制本發(fā)明。在一些實施例中，根據(jù)需求，這些描述的元件的至少一個可以是多層結構。

在上述實施例中，將本發(fā)明的方法施加至finfet器件工藝，但本發(fā)明不限于此。在可選實施例中，本發(fā)明的方法可以施加至平面器件工藝。

圖5至圖7是根據(jù)可選實施例的半導體器件的截面圖。

如圖5至圖7所示，半導體器件40/50/60包括平面襯底300、柵極堆疊件305、間隔件308和應變層312。在一些實施例中，每個柵極堆疊件305均包括位于平面襯底300上的柵極介電層302以及位于柵極介電層302上的柵極304。在一些實施例中，柵極介電層302包括氧化硅、高k材料或它們的組合。柵極304包括含硅材料、含金屬材料或它們的組合。在柵極堆疊件305的側壁上形成間隔件308。

柵極堆疊件305、間隔件308和應變層312與柵極堆疊件107、間隔件108和應變層112類似，并且不在此處重復細節(jié)。具體地，圖5、圖6、圖7的結構與圖1e、圖2和圖4的結構類似，并且它們之間的不同在于在沒有鰭的平面襯底上形成前期結構，而在具有鰭的襯底上形成后期結構。因此，圖1e、圖2和圖4的元件之間的比率、形狀和關系適用于圖5、圖6和圖7的結構。

在上述實施例中，實施“后柵極”工藝以形成finfet器件。然而，如此處描述的，可以通過使用類似的工藝施加諸如“前柵極”工藝的另一工藝。此處公開的方法可以較易地與cmos工藝流程結合并且不需要額外的復雜的步驟來獲得期望的結果。應該明白，此處公開的實施例提供了不同的優(yōu)勢，并且沒有特定的優(yōu)勢對于所有實施例都是必要的。

鑒于上述，在一些實施例中，通過將凹槽的尖端深度(例如，dm)與柵極寬度(例如，wg1)的比率、柵極寬度(例如，wg1)與凹槽的最大寬度(例如，wm1)的比率、凹槽的尖端深度(例如，dm)與總深度(例如，d1)的比率和/或凹槽側壁和襯底表面之間的夾角(例如，α)控制和調整在本發(fā)明的特定范圍內，良好地限定了凹槽以及應變層的輪廓。因此，應變層適用于給予溝道區(qū)域更多的應力，并且相應的提高了器件的電性能。

根據(jù)本發(fā)明的一些實施例，finfet器件包括襯底、位于襯底上方的柵極堆疊件以及位于襯底的凹槽中和柵極堆疊件旁邊的應變層。此外，凹槽的最大寬度處的深度與柵極堆疊件的寬度的比率在從約0.5至0.7的范圍。

在上述finfet器件中，其中，所述凹槽的上部側壁和所述襯底的表面之間的夾角為50度至90度。

在上述finfet器件中，其中，所述凹槽的頂部寬度小于所述凹槽的中部寬度。

在上述finfet器件中，其中，所述凹槽的頂部寬度等于所述凹槽的中部寬度。

在上述finfet器件中，還包括位于所述柵極堆疊件的側壁上的間隔件，其中，所述凹槽的頂邊緣由所述間隔件覆蓋。

在上述finfet器件中，其中，所述襯底是具有在第一方向上延伸的至少一個鰭的襯底，并且所述柵極堆疊件在與所述第一方向不同的第二方向上延伸并且橫跨所述至少一個鰭。

在上述finfet器件中，其中，所述襯底是平面襯底。

根據(jù)本發(fā)明的可選實施例，finfet器件包括具有至少一個鰭的襯底、橫跨至少一個鰭的兩個柵極堆疊件以及位于襯底的凹槽中和柵極堆疊件之間的應變層。此外，柵極堆疊件的寬度與凹槽的最大寬度的比率在從約0.4至0.6的范圍。

在上述finfet器件中，其中，在所述凹槽的上部側壁和所述襯底的表面之間形成的夾角為50度至90度。

在上述finfet器件中，其中，所述凹槽的所述最大寬度處的深度與所述柵極堆疊件的所述寬度的比率在0.5至0.7的范圍。

在上述finfet器件中，其中，所述凹槽的所述最大寬度處的深度與所述凹槽的總深度的比率在從1/4至1/3的范圍。

在上述finfet器件中，其中，所述凹槽的中部寬度大于所述凹槽的頂部寬度和底部寬度的每個。

在上述finfet器件中，其中，所述凹槽的頂部寬度等于所述凹槽的中部寬度。

在上述finfet器件中，還包括位于所述柵極堆疊件的側壁上的間隔件，其中，所述凹槽的頂邊緣由所述間隔件覆蓋。

在上述finfet器件中，其中，所述凹槽的所述最大寬度不多于所述柵極堆疊件之間的距離。

根據(jù)本發(fā)明的又一可選實施例，形成finfet器件的方法包括以下步驟。提供具有在其上形成的柵極堆疊件的襯底。實施第一蝕刻步驟以在柵極堆疊件旁邊的襯底中形成凹槽，其中，柵極堆疊件的寬度與凹槽的深度的比率在從約0.4至0.7的范圍。實施第二蝕刻步驟以使凹槽加深和加寬。在凹槽中形成應變層。

在上述方法中，其中，所述第一蝕刻步驟包括各向異性蝕刻工藝。

在上述方法中，其中，所述第二蝕刻步驟包括各向同性蝕刻工藝。

在上述方法中，其中，在所述第二蝕刻步驟之后，所述凹槽具有寬中部輪廓。

在上述方法中，其中，在所述第二蝕刻步驟之后，所述凹槽延伸至所述間隔件下面。

上面概述了若干實施例的特征，使得本領域人員可以更好地理解本發(fā)明的方面。本領域人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與本人所介紹實施例相同的目的和/或實現(xiàn)相同優(yōu)勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。