本發(fā)明的實施例涉及半導體結構及其制造方法。

背景技術：

使用半導體器件的電子設備對許多現(xiàn)代應用至關重要。隨著電子技術的改進，半導體器件的尺寸正變得越來越小，同時半導體器件具有更多的功能和更大量的集成電路。由于半導體器件的規(guī)模微型化，晶圓級封裝(wlp)由于其較低的成本和相對簡單的制造操作被廣泛地使用。在wlp操作期間，一些半導體組件裝配在半導體器件上。此外，在這樣的較小半導體器件內執(zhí)行許多制造操作。

然而，半導體器件的制造操作涉及在這樣的較小和較薄半導體器件上的許多步驟和操作。規(guī)模微型化的半導體器件的制造變得更復雜。制造半導體器件的復雜性的增加可導致缺陷，諸如組件的放置不準確、電互連較差、裂縫的發(fā)展、組件的分層或半導體器件的高產量損失。半導體器件產生為不期望的配置，這將使材料損耗進一步惡化并且因此增加制造成本。這樣，修改半導體器件的結構和改進制造操作的挑戰(zhàn)很多。

由于涉及更多具有不同材料的不同組件，半導體器件的制造操作的復雜性增加。修改半導體器件的結構和改進制造操作的挑戰(zhàn)更多。因此，需要不斷地改進半導體的制造并解決以上缺陷。

技術實現(xiàn)要素：

本發(fā)明的實施例提供了一種半導體結構，包括：襯底，包括在所述襯底上方設置的管芯焊盤以及在所述襯底上方設置的且圍繞所述管芯焊盤的鈍化層；再分布層(rdl)，包括在所述鈍化層上方設置的介電層和在所述介電層內設置的且與所述管芯焊盤電連接的互連結構；導電凸塊，設置在所述互連結構上方并且與所述互連結構電連接；以及隔離層，圍繞所述襯底和所述再分布層。

本發(fā)明的另一實施例提供了一種半導體結構，包括：襯底，包括在所述襯底上方設置的管芯焊盤以及在所述襯底上方設置的且部分地覆蓋所述管芯焊盤的鈍化層；再分布層(rdl)，包括在所述鈍化層上方設置的介電層和在所述介電層內設置的且與所述管芯焊盤電連接的互連結構；以及導電凸塊，設置在所述互連結構上方并且與所述互連結構電連接，其中，所述半導體結構包括沿著所述襯底、所述鈍化層和所述介電層延伸的側壁，并且隔離層設置在所述側壁上。

本發(fā)明的又一實施例提供了一種制造半導體結構的方法，包括：接收襯底，所述襯底包括在所述襯底上方設置的管芯焊盤以及在所述襯底上方設置的且圍繞所述管芯焊盤的鈍化層；在所述鈍化層上方形成再分布層，其中，所述再分布層包括在所述鈍化層上方設置的介電層和在所述介電層內設置的且與所述管芯焊盤電連接的互連結構；在所述互連結構上方設置導電凸塊；以及設置隔離層以圍繞所述襯底和所述再分布層。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發(fā)明的實施例。應該強調的是，根據工業(yè)中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1是根據本發(fā)明的一些實施例的半導體結構的示意性截面圖。

圖2是根據本發(fā)明的一些實施例的半導體結構的示意性截面圖。

圖3是根據本發(fā)明的一些實施例的半導體結構的示意性截面圖。

圖4是根據本發(fā)明的一些實施例的半導體結構的示意性截面圖。

圖5是根據本發(fā)明的一些實施例的制造半導體結構的方法的流程圖。

圖5a至圖5j是根據本發(fā)明的一些實施例的通過圖5的方法制造半導體結構的示意圖。

圖6是根據本發(fā)明的一些實施例的制造半導體結構的方法的流程圖。

圖6a至圖6j是根據本發(fā)明的一些實施例的通過圖5的方法制造半導體結構的示意圖。

具體實施方式

以下公開內容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。

通過大量操作來制造半導體結構。通過晶圓制造半導體結構。晶圓被限定有若干管芯區(qū)域或芯片區(qū)域。管芯區(qū)域通過若干劃線區(qū)域彼此分離。若干互連結構設置在晶圓上方以與管芯區(qū)域上方的組件電連接。此外，若干介電層設置在晶圓上方以覆蓋互連結構和管芯區(qū)域。然后，沿著劃線區(qū)域鋸切晶圓穿過晶圓的層以從晶圓分割若干半導體結構。

由于晶圓具有帶有復雜結構的較小尺寸，一經沿著半導體結構的側壁的切割操作，容易發(fā)生裂縫。裂縫的存在將導致半導體結構內的高應力，并且裂縫可朝向半導體結構的中心部分傳播以進一步削弱半導體結構。此外，在晶圓的切割期間，產生一些較小的碎片或片段。在切割操作期間從晶圓剝離的那些較小的碎片將暫時附接在鋸片上或設置在半導體結構的側壁上，這將進一步導致半導體結構的側壁上方的裂縫的發(fā)生。裂縫將影響半導體結構的可靠性和性能。

在本發(fā)明中，公開了具有結構改進的半導體結構。半導體結構包括襯底、位于襯底上方的再分布層(rdl)以及位于rdl上方的導電凸塊。一經分割操作，在被鋸切的半導體結構的側壁上方設置隔離層。側壁由隔離層覆蓋。此外，在分割操作之后，在半導體結構的側壁上方可呈現(xiàn)若干凹槽，并且隔離層被配置為填充和密封凹槽以最小化或防止凹槽朝向半導體結構的中心部分傳播。這樣，提高了設置有隔離層的半導體結構的可靠性。

圖1示出了根據本發(fā)明的各個實施例的半導體結構100。圖1是半導體結構100的截面圖。在一些實施例中，半導體結構100包括襯底101、再分布層(rdl)102、導電凸塊103和隔離層105。在一些實施例中，半導體結構100是晶圓級芯片規(guī)模封裝件(wlcsp)。在一些實施例中，半導體結構100通過包括諸如硅的半導體材料的晶圓制造。在晶圓上方執(zhí)行諸如布線的若干制造操作，并且然后，通過鋸切操作將半導體結構從晶圓分割開。

在一些實施例中，半導體結構100是扇入器件。在一些實施例中，半導體結構100的幾何尺寸或寬度與襯底101的寬度相似。在一些實施例中，在襯底101上方且在襯底101的寬度內設置襯底101的電路的布線。

在一些實施例中，半導體結構100包括襯底101。在一些實施例中，襯底101是制造有襯底101上方的預定的功能電路的半導體襯底。在一些實施例中，制造襯底101以用于預定的應用，諸如，微處理、動態(tài)隨機存取存儲(dram)、專用集成電路(asic)等。在一些實施例中，襯底101包括若干導電線和通過導電線連接的諸如晶體管、二極管等的若干電組件。

在一些實施例中，襯底101包括諸如硅、鍺、鎵、砷、或它們的組合的半導體材料。在一些實施例中，襯底101的截面區(qū)域是四邊形、矩形、方形、多邊形或任何其他合適的形狀。

在一些實施例中，襯底101包括在襯底101上方設置的管芯焊盤101a。在一些實施例中，管芯焊盤101a與襯底101上方或內設置的電組件電連接。在一些實施例中，管芯焊盤101a配置為接收導電結構。在一些實施例中，管芯焊盤101a設置在襯底101的有源側上方。在一些實施例中，管芯焊盤101a設置在襯底101的表面101c上方。在一些實施例中，表面101c是襯底101的頂面。

在一些實施例中，管芯焊盤101a包括鋁、銅、鎳、金、銀、其它導電材料、它們的合金或它們的多層。圖1示出了包括兩個管芯焊盤101a的半導體結構100，但是應該理解，半導體結構100可包括兩個或多個管芯焊盤101a。不旨在限制半導體結構100中的管芯焊盤101a的數量。

在一些實施例中，襯底101包括設置在襯底101上方且圍繞管芯焊盤101a的鈍化層101b。在一些實施例中，鈍化層101b部分地覆蓋管芯焊盤101a，從而暴露出管芯焊盤101a的部分以用于接收導電結構或與導電結構電連接。在一些實施例中，鄰近管芯焊盤101a的周邊設置鈍化層101b。在一些實施例中，圖案化鈍化層101b以暴露出管芯焊盤101a的部分并且因此允許與導電結構的電連接。

在一些實施例中，鈍化層101b是單層或在彼此上方設置或堆疊的介電材料的一個以上的層。在一些實施例中，鈍化層101b包括諸如氧化硅、氮化硅、氮氧化硅、聚酰亞胺(pi)、苯并環(huán)丁烯(bcb)、聚苯并惡唑(pbo)或其它絕緣材料的介電材料。

在一些實施例中，rdl102設置在襯底101上方。在一些實施例中，rdl102設置在管芯焊盤101a和鈍化層101b上方。在一些實施例中，rdl102重新布線從管芯焊盤101a至導電結構的電路的路徑。在一些實施例中，rdl102包括介電層102a和由介電層102a圍繞的互連結構102b。在一些實施例中，rdl102是后鈍化互連件(ppi)。

在一些實施例中，介電層102a設置在襯底101和鈍化層101b上方。在一些實施例中，介電層102a包括在彼此上方設置或堆疊的介電材料的一個或多個層。圖1示出了包括介電材料的一個層的介電層102a，然而應該理解，半導體結構可包括介電材料的兩個或多個層。不旨在限制介電層102a中的介電材料的層的數量。

在一些實施例中，介電層102a包括諸如氧化硅、碳化硅、氮氧化硅、氮化硅等的介電材料。在一些實施例中，介電層102a包括諸如聚合物、聚苯并惡唑(pbo)、聚酰亞胺、苯并環(huán)丁烯(bcb)等的介電材料。在一些實施例中，介電層102a包括與鈍化層101b相同或不同的材料。

在一些實施例中，互連結構102b設置在介電層102a內且通過管芯焊盤101a與襯底101電連接。在一些實施例中，互連結構102b由介電層102a部分地覆蓋。在一些實施例中，互連結構102b配置為電連接襯底101和導電結構。在一些實施例中，互連結構102b包括在鈍化層101b上方設置的伸長部分，以及從伸長部分突出的、延伸穿過鈍化層101b且與管芯焊盤101a連接的通孔部分。在一些實施例中，圖案化介電層102a，從而暴露出互連結構102b的一部分以允許接收導電結構或與導電結構電連接。

在一些實施例中，互連結構102b包括諸如鋁、銅、鎳、金、鎢、鈦、它們的合金、或它們的多層的導電材料。圖1示出了包括兩個互連結構102b的rdl102，然而應該理解，半導體結構可以包括在介電層102a內的兩個或多個互連結構102b。不旨在限制rdl102中的互連結構102b的數量。在一些實施例中，在彼此上方設置或堆疊若干互連結構102b，且插入在若干介電層102a之間。

在一些實施例中，連接焊盤104設置在rdl102上方。在一些實施例中，連接焊盤104設置在介電層102a和互連結構102b上方。在一些實施例中，連接焊盤104延伸穿過介電層102a且與互連結構102b連接，以使連接焊盤104與互連結構102b電連接。在一些實施例中，連接焊盤104通過rdl102與襯底101電連接。在一些實施例中，連接焊盤104通過管芯焊盤101a和互連結構102b與襯底101電連接。

在一些實施例中，連接焊盤104是凸塊下金屬(ubm)焊盤。在一些實施例中，連接焊盤104包括為在其上設置焊料材料等的用作平臺的可焊表面。在一些實施例中，連接焊盤104包括在介電層102a和互連結構102b上方的金屬層。在一些實施例中，連接焊盤104包括金屬或金屬合金。在一些實施例中，連接焊盤104包括金、銀、銅、鎳、鎢、鋁、鈀和/或其合金。在一些實施例中，連接焊盤104是諸如圓形、四邊形、多邊層等的各種形狀。圖1示出了包括兩個連接焊盤104的半導體結構100，但是應該理解，半導體結構100可包括兩個或多個連接焊盤104。不旨在限制半導體襯底100中的連接焊盤104的數量。

在一些實施例中，導電凸塊103設置在rdl102和襯底101上方。在一些實施例中，導電凸塊103設置在互連結構102b上方并且與互連結構102b電連接。在一些實施例中，導電凸塊103配置為與導電結構接合。在一些實施例中，導電凸塊103設置在連接焊盤104上方并且與連接焊盤104電連接。在一些實施例中，導電凸塊103通過管芯焊盤101a和互連結構102b與襯底101電連接。在一些實施例中，導電凸塊103包括諸如焊料、無鉛焊料等的低溫回流材料。在一些實施例中，導電凸塊103包括鉛、錫銅、金、鎳等或它們的組合。在一些實施例中，導電凸塊103是焊球、球柵陣列(bga)球、可控塌陷芯片連接(c4)凸塊、微凸塊、柱等。在一些實施例中，導電凸塊103是球形。圖1示出了包括兩個導電凸塊103的半導體結構100，但是應該理解，半導體結構100可包括兩個或多個導電凸塊103。不旨在限制半導體結構100中的導電凸塊103的數量。

在一些實施例中，半導體結構100包括側壁107。在一些實施例中，側壁107沿著襯底101、鈍化層101b、以及rdl102垂直地延伸。在一些實施例中，側壁107在從襯底101越過鈍化層101b至介電層102a的方向上延伸。在一些實施例中，側壁107在從導電凸塊103至襯底101的方向上延伸。在一些實施例中，側壁107圍繞襯底101、鈍化層101b、rdl102和介電層102a。在一些實施例中，側壁107基本上正交于襯底101的表面101c。

在一些實施例中，側壁107包括襯底101的延伸表面107a、鈍化層101b的延伸表面107b、以及介電層102a的延伸表面107c。在一些實施例中，襯底101的延伸表面107a與延伸表面107b和延伸表面107c平行。在一些實施例中，襯底101的延伸表面107a沿著襯底101的一側延伸。在一些實施例中，鈍化層101b的延伸表面107b沿著鈍化層101b的一側延伸。在一些實施例中，介電層102a的延伸表面107c沿著rdl102或介電層102a延伸。在一些實施例中，襯底101的延伸表面107a與鈍化層101b的延伸表面107b連接，并且鈍化層101b的延伸表面107b與介電層102a的延伸表面107c連接。

在一些實施例中，側壁107包括在側壁107上方的若干凹槽108。在一些實施例中，在側壁107的一部分上方設置凹槽108。在一些實施例中，凹槽108圍繞襯底101、鈍化層101b、rdl102或介電層102a。在一些實施例中，每個凹槽108朝向半導體結構100的中心部分延伸。在一些實施例中，凹槽108突出至襯底101、鈍化層101b、rdl102或介電層102a中。在一些實施例中，凹槽108設置在襯底101的延伸表面107a、鈍化層101b的延伸表面107b、或介電層102a的延伸表面107c上方。在一些實施例中，凹槽108是在諸如分割操作、切割操作、鋸切操作等的半導體結構的制造期間發(fā)生的裂縫。在一些實施例中，凹槽108是由在諸如分割操作、切割操作、鋸切操作等的半導體結構的制造期間形成的碎片發(fā)展出的。

在一些實施例中，在半導體結構100的一側上方設置隔離層105。在一些實施例中，在半導體結構100的側壁107上方設置隔離層105。在一些實施例中，隔離層105圍繞襯底101和rdl102。在一些實施例中，隔離層105圍繞襯底101、鈍化層101b和介電層102a。在一些實施例中，隔離層105圍繞互連結構102b。

在一些實施例中，隔離層105從襯底101越過鈍化層101b延伸至介電層102a。在一些實施例中，隔離層105與側壁107接觸。在一些實施例中，隔離層105與襯底101、鈍化層101b和介電層102a接觸。在一些實施例中，與側壁107共形地設置隔離層105。在一些實施例中，隔離層105在垂直于襯底101的表面101c的方向上延伸。在一些實施例中，隔離層105沿著襯底101、鈍化層101b和介電層102a垂直地延伸。

在一些實施例中，隔離層105設置在襯底101的延伸表面107a和介電層102a的延伸表面107c上方或與襯底101的延伸表面107a和介電層102a的延伸表面107c接觸。在一些實施例中，隔離層105設置在襯底101的延伸表面107a、鈍化層101b的延伸表面107b以及介電層102a的延伸表面107c上方或與襯底101的延伸表面107a、鈍化層101b的延伸表面107b以及介電層102a的延伸表面107c接觸。在一些實施例中，隔離層105與凹槽108接觸，從而凹槽108被隔離層105覆蓋、密封或填充。因為隔離層105設置在側壁107上方以覆蓋或密封凹槽108，側壁108可以通過隔離層105平滑化，且裂縫從凹槽108朝向半導體結構100的中心部分的傳播可以被最小化或防止。

在一些實施例中，隔離層105包括聚合物、氮化物或氧化物。在一些實施例中，隔離層105包括聚酰亞胺、聚苯并惡唑(pbo)、苯并環(huán)丁烯(bcb)、氮化硅、氧化硅等。在一些實施例中，隔離層105具有約1um至約100um的厚度或寬度。

在一些實施例中，設置在隔離層105上方的rdl102或導電凸塊103不存在。在一些實施例中，rdl102或導電凸塊103不設置在隔離層105上方。rdl102或導電凸塊103將不存在于隔離層105上方。在一些實施例中，在隔離層105上方延伸的互連結構102b不存在。在一些實施例中，在隔離層105上方設置的介電層102a不存在。在一些實施例中，在隔離層105上方設置的連接焊盤104不存在。

在一些實施例中，隔離層105的頂面105a被暴露且不與組件接觸。在一些實施例中，頂面105a平行于襯底101的表面101c且正交于側壁107。在一些實施例中，頂面105a正交于襯底101的延伸表面107a、鈍化層101b的延伸表面107b或介電層102a的延伸表面107c。

圖2示出了根據本發(fā)明的各個實施例的半導體結構200。圖2是半導體結構200的截面圖。在一些實施例中，半導體結構200包括具有與上述或半導體結構100的圖1中所示的相似的配置的襯底101、管芯焊盤101a、鈍化層101b、再分布層(rdl)102、介電層102a、互連結構120b和導電凸塊103。在一些實施例中，半導體結構200是晶圓級芯片規(guī)模封裝件(wlcsp)。在一些實施例中，半導體結構200是扇入器件。

在一些實施例中，導電凸塊103設置在互連結構102b上方并且與互連結構102b電連接。在一些實施例中，導電凸塊103設置在互連結構102b上。在一些實施例中，導電凸塊103由介電層102a圍繞。在一些實施例中，導電凸塊103的外表面與介電層102a接觸。在一些實施例中，導電凸塊103設置在互連結構102b的伸長部分上。

在一些實施例中，液體模塑106設置在rdl102上方。在一些實施例中，液體模塑106設置在介電層102a上方并且圍繞導電凸塊103。在一些實施例中，導電凸塊103的外表面與液體模塑106接觸。在一些實施例中，液體模塑106是液體模塑料(lmc)。在一些實施例中，液體模塑106包括環(huán)氧樹脂、聚酰亞胺、聚苯并惡唑(pbo)等。

在一些實施例中，液體模塑106包括沿著液體模塑106的一側延伸的延伸表面107d。在一些實施例中，液體模塑106的延伸表面107d與介電層102a的延伸表面107c連接。在一些實施例中，液體模塑106的延伸表面107d與介電層102a的延伸表面107c、鈍化層101b的延伸表面107b以及襯底106的延伸表面107a平行。在一些實施例中，隔離層105設置在液體模塑106的延伸表面107d上方或與液體模塑106的延伸表面107d接觸。在一些實施例中，凹槽108設置在液體模塑106的延伸表面107d上方，從而凹槽108被隔離層105覆蓋、密封或填充。

圖3示出了在半導體結構300上方接合的半導體結構100。圖3是半導體結構100和半導體結構300的截面圖。在一些實施例中，半導體結構100的配置與上述或圖1中所示的配置相似。在一些實施例中，半導體結構100與半導體結構300接合，以使半導體結構100的電路與半導體結構300的電路電連接。在一些實施例中，將半導體結構100翻轉并且安裝在半導體結構300上。

在一些實施例中，半導體結構300是包括在其上的若干電路的印刷電路板(pcb)。在一些實施例中，半導體結構300包括襯底301和設置在襯底301上方的接合焊盤302。在一些實施例中，襯底301包括在其上的電組件和電路。在一些實施例中，襯底301包括諸如硅等的半導體材料。在一些實施例中，接合焊盤302設置在襯底301上方并且配置為接收導電結構。在一些實施例中，接合焊盤302包括諸如銅、鋁、銀、金等的導電材料。在一些實施例中，半導體結構100的導電凸塊103設置在半導體結構300的接合焊盤302上方且與半導體結構300的接合焊盤302接合，以使半導體結構100與半導體結構300電連接。

圖4示出了在半導體結構300上方接合的半導體結構200。圖4是半導體結構200和半導體結構300的截面圖。在一些實施例中，半導體結構200的配置與上述或圖2中所示的配置相似。在一些實施例中，半導體結構300的配置與上述或圖3中所示的配置相似。在一些實施例中，半導體結構200與半導體結構300接合，以使半導體結構200的電路與半導體結構300的電路電連接。在一些實施例中，將半導體結構200翻轉并且安裝在半導體結構300上。在一些實施例中，半導體結構200的導電凸塊103設置在半導體結構300的接合焊盤302上方且與半導體結構300的接合焊盤302接合，以使半導體結構200與半導體結構300電連接。

在一些實施例中，通過方法500形成半導體結構100。方法500包括許多操作，而描述和說明不應該被視為限制操作的順序。圖5是制造半導體結構100的方法500的實施例。方法500包括多步操作(501、502、503、504、505和506)。

在操作501中，如圖5a所示，接收或提供襯底101。在一些實施例中，半導體晶圓包括襯底101。在一些實施例中，半導體晶圓為圓形。在一些實施例中，襯底101包括諸如硅等的半導體材料。在一些實施例中，襯底101包括管芯焊盤101a和鈍化層101b。在一些實施例中，管芯焊盤101a設置在襯底101上方。在一些實施例中，具有在襯底101上方設置的一個以上管芯焊盤101a。

在一些實施例中，鈍化層101b設置在襯底101上方且圍繞管芯焊盤101a。在一些實施例中，鈍化層101b包括諸如聚合物等的介電材料。在一些實施例中，通過沉積或任何其他合適的操作設置鈍化層101b。在一些實施例中，通過光刻、蝕刻或任何其它合適的操作圖案化鈍化層101b，從而暴露出管芯焊盤101a的一部分。在一些實施例中，鈍化層101b設置在襯底101上方，并且然后，去除鈍化層101b的設置在管芯焊盤101a上方的一部分，從而為接收導電結構暴露出管芯焊盤101a的部分。

在操作502中，如圖5b和圖5c所示，形成rdl102。在一些實施例中，在襯底101上方設置rdl102。在一些實施例中，在鈍化層101b上方形成rdl102。在一些實施例中，rdl102包括在鈍化層101b上方設置的介電層102a以及設置在介電層102a內且與管芯焊盤101a電連接的互連結構102b。在一些實施例中，如圖5b所示，rdl102的形成包括在鈍化層101b上方形成互連結構102b，和如圖5c所示，設置介電層102a的介電層。

在一些實施例中，互連結構102b形成在鈍化層101b上方且與管芯焊盤101a的從鈍化層101b暴露的一部分電連接。在一些實施例中，互連結構102b包括在鈍化層101b上方延伸的伸長部分，以及延伸穿過鈍化層101b以與管芯焊盤101a連接的通孔部分。在一些實施例中，通過諸如濺射、電鍍等任何合適的操作形成互連結構102b。

在一些實施例中，介電層102a設置在鈍化層101b上方且被圖案化以暴露出互連結構102b的一部分。在一些實施例中，通過諸如化學汽相沉積(cvd)、旋涂、氧化等的任何合適的操作設置介電層102a。在一些實施例中，通過諸如光刻、蝕刻等的任何合適的操作圖案化介電層102a。在一些實施例中，去除介電層102a的設置在互連結構102b的伸長部分的一部分上方的一部分，從而互連結構102b的伸長部分的該部分從介電層102a暴露出。在一些實施例中，互連結構102b由介電層102a部分地覆蓋。

如圖5d所示，在操作503中，在互連結構102b上方設置連接焊盤104。在一些實施例中，連接焊盤104設置在介電層102a上方并且與互連結構102b電連接。在一些實施例中，連接焊盤104與互連結構102b的從介電層102a暴露出的一部分連接。在一些實施例中，通過諸如蒸發(fā)、濺射、電鍍等任何合適的操作設置連接焊盤104。在一些實施例中，連接焊盤104是ubm焊盤。在一些實施例中，管芯焊盤101a、互連結構102b以及連接焊盤104電連接。

如圖5e所示，在操作504中，在互連結構102b上方設置導電凸塊103。在一些實施例中，導電凸塊103安裝在連接焊盤104上方。在一些實施例中，通過在連接焊盤104上方附接焊料材料并且然后回流焊料材料而在連接焊盤104上方設置導電凸塊103。在一些實施例中，導電凸塊103通過在模板上方粘貼焊料材料設置在連接焊盤104上方。在一些實施例中，導電凸塊103通過諸如球安裝、模板粘貼等的任何合適的操作形成在連接焊盤104上方。在一些實施例中，導電凸塊103與連接焊盤104、互連結構102b和管芯焊盤101a電連接。在一些實施例中，導電凸塊103配置為與導電結構或另一襯底接合。

如圖5f至5h所示，在操作505中，沿著劃線區(qū)域109切割包括襯底101的半導體晶圓以分割若干半導體結構。在一些實施例中，如圖5f所示，通過劃線區(qū)域107限定包括襯底101的半導體晶圓以將半導體晶圓分成若干器件區(qū)。在一些實施例中，如圖5g和5h所示，沿著劃線區(qū)域107鋸切半導體晶圓以分割若干半導體結構。盡管僅有如圖5g和5h所示的兩個半導體結構從如圖5f所示的半導體晶圓分割，應該理解，兩個或多個半導體結構可以從半導體晶圓分割。不旨在限制被制造的半導體結構的數量。在一些實施例中，如圖5g和5h所示的半導體結構具有彼此相似的配置。

在一些實施例中，如圖5g和5h所示，若干凹槽108形成在半導體結構的側壁107上方。在一些實施例中，在沿著劃線區(qū)域109切割半導體晶圓之后，形成半導體結構的側壁107。在一些實施例中，側壁107包括襯底101的延伸表面107a、鈍化層101b的延伸表面107b以及介電層102a的延伸表面107c。

在一些實施例中，在沿著劃線區(qū)域109切割半導體晶圓期間，形成諸如裂縫的凹槽108。在一些實施例中，通過沿著半導體結構的側壁107切割形成凹槽108。在一些實施例中，在半導體結構的側壁107的一部分上方形成凹槽108。在一些實施例中，凹槽108形成在襯底101的延伸表面107a、鈍化層101b的延伸表面107b或介電層102a的延伸表面107c上方。

在操作506中，如圖5i所示，設置隔離層105以圍繞半導體結構的襯底101和rdl102。在一些實施例中，在切割或形成凹槽108之后，在半導體結構的側壁107上方設置隔離層105。在一些實施例中，在半導體結構的每個的側壁107上方設置隔離層105。在一些實施例中，半導體結構的側壁107涂有隔離層105。在一些實施例中，隔離層105設置在襯底101的延伸表面107a、鈍化層101b的延伸表面107b或介電層102a的延伸表面107c上方，或與襯底101的延伸表面107a、鈍化層101b的延伸表面107b或介電層102a的延伸表面107c接觸。

在一些實施例中，隔離層105通過諸如cvd、物理汽相沉積(pvd)、噴射等的任何合適的操作設置在半導體結構的側壁107上方。在一些實施例中，與側壁107共形地設置隔離層105。在一些實施例中，凹槽108被隔離層105密封和填充，這樣，在側壁107上方設置隔離層105之后，半導體結構的側壁107平滑化。在一些實施例中，如圖5i所示，在設置隔離層105之后形成半導體結構100，其具有與如圖1所示的半導體結構100相似的配置。

在一些實施例中，如圖5j所示，接收或提供另一半導體結構300。在一些實施例中，半導體結構100安裝在另一半導體結構300上方并且與另一半導體結構300接合。在一些實施例中，半導體結構100與半導體結構300電連接。在一些實施例中，半導體結構300包括襯底301和接合焊盤302。在一些實施例中，半導體結構100的導電凸塊103與半導體結構300的接合焊盤302接合，以使襯底101通過導電凸塊103和接合焊盤302與襯底301電連接。

在一些實施例中，通過方法600形成半導體結構200。方法600包括許多操作，而描述和說明不應該被視為限制操作的順序。圖6是制造半導體結構200的方法600的實施例。方法600包括多步操作(601、602、603、604、605和606)。

在操作601中，如圖6a所示，接收或提供襯底101。在一些實施例中，操作601類似于操作501。在操作602中，如圖6b和圖6c所示，形成rdl102。在一些實施例中，操作602類似于操作502。

如圖6d所示，在操作603中，在互連結構102b上方設置導電凸塊103。在一些實施例中，導電凸塊103安裝在互連結構102b上方。在一些實施例中，通過在互連結構102b上方附接焊料材料并且然后回流焊料材料而在互連結構102b上方設置導電凸塊103。在一些實施例中，導電凸塊103通過在模板上方粘貼焊料材料設置在互連結構102b上方。在一些實施例中，導電凸塊103通過任何合適的操作形成在互連結構102b上方。在一些實施例中，導電凸塊103與互連結構102b和管芯焊盤101a電連接。在一些實施例中，導電凸塊103配置為與導電結構或另一襯底接合。

在一些實施例中，如圖6e所示，液體模塑106設置在介電層102a上方并且圍繞導電凸塊103。在一些實施例中，設置諸如環(huán)氧樹脂的模制材料并且然后被固化以形成液體模塑106。在一些實施例中，與介電層102a和導電凸塊103的外表面的一部分共形地形成液體模塑106，從而導電凸塊103從液體模塑106部分地突出。

如圖6f至6h所示，在操作605中，沿著劃線區(qū)域109切割包括襯底101的半導體晶圓以分割若干半導體結構。在一些實施例中，操作605類似于操作505。在一些實施例中，如圖6g和6h所示的半導體結構具有彼此相似的配置。

在一些實施例中，如圖6g和6h所示，若干凹槽108形成在半導體結構的側壁107上方。在一些實施例中，在沿著劃線區(qū)域109切割半導體晶圓之后，形成半導體結構的側壁107。在一些實施例中，側壁107包括襯底101的延伸表面107a、鈍化層101b的延伸表面107b、介電層102a的延伸表面107c以及液體模塑106的延伸表面107d。在一些實施例中，凹槽108形成在襯底101的延伸表面107a、鈍化層101b的延伸表面107b、介電層102a的延伸表面107c或液體模塑106的延伸表面107d。

在操作606中，如圖6i所示，設置隔離層105以圍繞半導體結構的襯底101和rdl102。在一些實施例中，操作606類似于操作506。在一些實施例中，在切割或形成凹槽108之后，在半導體結構的側壁107上方設置隔離層105。在一些實施例中，在半導體結構的每個的側壁107上方設置隔離層105。在一些實施例中，隔離層105設置在襯底101的延伸表面107a、鈍化層101b的延伸表面107b、介電層102a的延伸表面107c或液體模塑106的延伸表面107d上方或與襯底101的延伸表面107a、鈍化層101b的延伸表面107b、介電層102a的延伸表面107c或液體模塑106的延伸表面107d接觸。在一些實施例中，凹槽108被隔離層105密封和填充，這樣，在側壁107上方設置隔離層105之后，半導體結構的側壁107平滑化。在一些實施例中，如圖6i所示，在設置隔離層105之后形成半導體結構200，其具有與如圖2所示的半導體結構100相似的配置。

在一些實施例中，如圖6j所示，接收或提供另一半導體結構300。在一些實施例中，半導體結構200安裝在另一半導體結構300上方并且與另一半導體結構300接合。在一些實施例中，半導體結構200與半導體結構300電連接。在一些實施例中，半導體結構300包括襯底301和接合焊盤302。在一些實施例中，半導體結構200的導電凸塊103與半導體結構300的接合焊盤302接合，以使襯底101通過導電凸塊103和接合焊盤302與襯底301電連接。

在本發(fā)明中，一種半導體結構包括在半導體結構的側壁上方設置的隔離層。一經分割，鋸切半導體結構，并且在分割期間，在側壁上方形成若干凹槽或裂縫。側壁由隔離層覆蓋，從而凹槽由隔離層密封。這樣的配置可以最小化或防止凹槽朝向半導體結構的中心部分的傳播。

在一些實施例中，一種半導體結構包括襯底，該襯底包括在襯底上方設置的管芯焊盤以及在襯底上方設置的和圍繞管芯焊盤的鈍化層；再分布層(rdl)，包括在鈍化層上方設置的介電層和在介電層內設置的且與管芯焊盤電連接的互連結構；導電凸塊，設置在互連結構上方并且與互連結構電連接；以及隔離層，圍繞襯底和rdl。

在一些實施例中，隔離層與介電層接觸。隔離層圍繞互連結構。在一些實施例中，隔離層從襯底越過鈍化層延伸至介電層。在一些實施例中，隔離層與半導體結構的在從襯底越過鈍化層至介電層的方向上延伸的側壁接觸。在一些實施例中，半導體結構的側壁包括襯底的延伸表面、與襯底的延伸表面平行的鈍化層的延伸表面、以及與襯底的延伸表面平行的介電層的延伸表面。在一些實施例中，襯底的延伸表面與鈍化層的延伸表面連接，并且鈍化層的延伸表面與介電層的延伸表面連接。在一些實施例中，隔離層包括聚合物、氮化物或氧化物。在一些實施例中，隔離層具有約1um至約100um的厚度。在一些實施例中，在隔離層上方設置的導電凸塊或互連結構不存在。在一些實施例中，半導體結構是扇入器件。在一些實施例中，半導體結構還包括圍繞襯底、鈍化層或介電層的多個凹槽。

在一些實施例中，一種半導體結構包括襯底，包括在襯底上方設置的管芯焊盤以及在襯底上方設置的且部分地覆蓋管芯焊盤的鈍化層；再分布層(rdl)，包括在鈍化層上方設置的介電層和在介電層內設置的且與管芯焊盤電連接的互連結構；以及導電凸塊，設置在互連結構上方并且與互連結構電連接，其中，半導體結構包括沿著襯底延伸的側壁、鈍化層和介電層、以及在側壁上設置的隔離層。

在一些實施例中，隔離層圍繞襯底、鈍化層和rdl。在一些實施例中，半導體結構安裝在第二襯底上方，且導電凸塊與第二襯底接合。在一些實施例中，半導體結構還包括在側壁的一部分上方設置的多個凹槽，且多個凹槽與隔離層接觸。

在一些實施例中，一種制造半導體結構的方法包括接收襯底，襯底包括在襯底上方設置的管芯焊盤以及在襯底上方設置的且圍繞管芯焊盤的鈍化層，在鈍化層上方形成rdl，其中，rdl包括在鈍化層上方設置的介電層以及在介電層內設置的且與管芯焊盤電連接的互連結構，在互連結構上方設置導電凸塊，以及設置隔離層以圍繞襯底和rdl。

在一些實施例中，半導體結構的側壁通過噴射操作涂有隔離層。在一些實施例中，該方法還包括在設置隔離層之前，沿著半導體結構的側壁切割以在半導體結構的側壁的一部分上方形成多個凹槽。在一些實施例中，該方法還包括在第二襯底上方安裝半導體結構，并且將導電凸塊與第二襯底接合。

上面概述了若干實施例的部件、使得本領域技術人員可以更好地理解本發(fā)明的方面。本領域技術人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實現(xiàn)與在此所介紹實施例相同的目的和/或實現(xiàn)相同優(yōu)勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。