本發(fā)明的實施例總體涉及半導體領域，更具體地，涉及半導體結(jié)構及其制造方法。

背景技術：

半導體集成電路(ic)工業(yè)已經(jīng)經(jīng)歷了指數(shù)型增長。ic材料和設計方面的技術進步已經(jīng)產(chǎn)生了多代ic，其中，每一代都比上一代具有更小和更復雜的電路。在ic演化過程中，在幾何尺寸(即，使用制造工藝可以制造的最小組件(或線))減小的同時，功能密度(即，每芯片面積的互連器件的數(shù)量)已經(jīng)普遍增大。這樣的按比例縮小工藝提供了提高的生產(chǎn)效率和降低的相關成本。

這種按比例縮小已經(jīng)增大了處理和制造ic的復雜性并且提供了ic工藝和制造中類似的改進。例如，已經(jīng)引進諸如鰭式場效應晶體管(finfet)的三維晶體管來代替平面晶體管。該鰭式晶體管具有與頂面和相對側(cè)壁相關的溝道(稱為鰭部溝道)。該鰭部溝道具有由頂面和相對側(cè)壁限定的總溝道寬度。

技術實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種半導體結(jié)構，包括：襯底；至少一個有源半導體鰭，設置在所述襯底上；至少一個絕緣結(jié)構，設置在所述襯底上并且鄰近于所述有源半導體鰭，其中，所述絕緣結(jié)構的頂面是非凹面的并且低于所述有源半導體鰭的頂面；柵電極，設置在所述有源半導體鰭的上方；以及柵極電介質(zhì)，設置在所述柵電極和所述有源半導體鰭之間。

根據(jù)本發(fā)明的又一方面，提供了一種半導體結(jié)構，包括：襯底；第一絕緣結(jié)構和第二絕緣結(jié)構，設置在所述襯底上，其中，所述第一絕緣結(jié)構和所述第二絕緣結(jié)構中包括不同的摻雜劑；至少一個第一有源半導體鰭，設置在所述襯底上并且具有突出于所述第一絕緣結(jié)構的突出部分；以及至少一個第二有源半導體鰭，設置在所述襯底上并且具有突出于所述第二絕緣結(jié)構的突出部分，其中，所述第一有源半導體鰭的所述突出部分和所述第二有源半導體鰭的所述突出部分具有不同的高度。

根據(jù)本發(fā)明的另一方面，提供了一種用于制造半導體結(jié)構的方法，包括：在襯底上形成至少一個第一有源半導體鰭和至少一個第二有源半導體鰭，其中，所述襯底具有第一區(qū)域和第二區(qū)域，在所述襯底的所述第一區(qū)域上形成所述第一有源半導體鰭，并且在所述襯底的所述第二區(qū)域上形成所述第二有源半導體鰭；在所述襯底的所述第一區(qū)域和所述襯底的所述第二區(qū)域上形成介電層；用第一摻雜劑摻雜所述介電層的位于所述襯底的所述第一區(qū)域上的部分以形成第一絕緣結(jié)構；用第二摻雜劑摻雜所述介電層的位于所述襯底的所述第二區(qū)域上的另一部分以形成第二絕緣結(jié)構，其中，所述第二摻雜劑與所述第一摻雜劑不同；在所述第一絕緣結(jié)構和所述第二絕緣結(jié)構上形成至少一個犧牲層，其中，所述至少一個犧牲層包括所述第一絕緣結(jié)構的部分和所述第二絕緣結(jié)構的部分；以及去除所述至少一個犧牲層。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應該指出，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1a和圖1l是根據(jù)本發(fā)明的一些實施例的處于各個階段的用于制造半導體結(jié)構的方法的截面圖。

圖2a是根據(jù)本發(fā)明的一些實施例的半導體結(jié)構的截面圖。

圖2b是圖2a的區(qū)b的放大圖。

圖2c是圖2a的區(qū)c的放大圖。

圖3a是根據(jù)本發(fā)明的一些實施例的半導體結(jié)構的截面圖。

圖3b是圖3a的區(qū)b的放大圖。

圖3c是圖3a的區(qū)c的放大圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。此外，本發(fā)明可在各個實施例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。

可以從本發(fā)明的半導體結(jié)構的一個或多個實施例中改進器件的實例。例如，這種器件是鰭式場效應晶體管(finfet)器件。例如，finfet器件可以是互補金屬氧化物半導體(cmos)器件(包括至少一個p-型金屬氧化物半導體(pmos)finfet器件和至少一個n-型金屬氧化物半導體(nmos)finfet器件。以下公開將繼續(xù)finfet的實例以說明本發(fā)明的各個實施例。然而，應該明白，本發(fā)明不應限制器件的特定類型。

圖1a至圖1l是根據(jù)本發(fā)明的一些實施例的用于制造半導體器件的方法在各個階段的截面圖。參照圖1a，提供襯底110。襯底110具有至少一個第一區(qū)域102和至少一個第二區(qū)域104。例如，在圖1a中，襯底110具有一個第一區(qū)域102和鄰近于第一區(qū)域102的一個第二區(qū)域104。在一些實施例中，第一區(qū)域102和第二區(qū)域104是實質(zhì)上選自由邏輯核心區(qū)域、存儲區(qū)域(諸如嵌入式靜態(tài)隨機存取存儲(sram)區(qū)域)、模擬區(qū)域、輸入/輸出(也稱為外圍)區(qū)域、虛擬區(qū)域(用于形成虛擬圖案)等組成的組中的不同的區(qū)域。在一些實施例中，第一區(qū)域102是n-型finfet區(qū)域，而第二區(qū)域104是p-型finfet區(qū)域，反之亦然。在可選實施例中，第一區(qū)域102是邏輯核心區(qū)域，而第二區(qū)域104是io區(qū)域，反之亦然。

在一些實施例中，襯底110包括硅?？蛇x地，襯底110可以包括鍺、硅鍺、砷化鎵或其它適當?shù)陌雽w材料。同樣可選地，襯底110可以包括外延層。例如，襯底110可以具有位于塊狀半導體上面的外延層。此外，襯底110可以受到應變以增強性能。例如，外延層可以包括與塊狀半導體的材料不同的材料(諸如位于塊狀硅上面的硅鍺層或位于塊狀硅鍺上面的硅層)?？梢酝ㄟ^選擇性外延生長(seg)來形成這種應變的襯底。此外，襯底110可以包括絕緣體上半導體(soi)結(jié)構。同樣可選地，襯底110可以包括諸如埋氧(box)層的掩埋介電層，通過諸如注氧隔離(simox)技術、晶圓接合、seg或其它適當?shù)姆椒▉硇纬裳诼窠殡妼印?/p>

在襯底10上形成多個半導體鰭。更詳細地，半導體鰭包括至少一個第一有源半導體鰭112和至少一個第二有源半導體鰭114。例如，在圖1a中，有四個第一有源半導體鰭112和四個第二有源半導體鰭114。在襯底110的第一區(qū)域102上形成第一有源半導體鰭112，并且在襯底110的第二區(qū)域104上形成第二有源半導體鰭114。在一些實施例中，第一有源半導體鰭112和第二有源半導體鰭114包括硅。應該注意，圖1a中的第一有源半導體鰭112和第二有源半導體鰭114的數(shù)量是說明性的，但不應該限制本發(fā)明的保護范圍。本領域的普通的技術人員可以根據(jù)實際情況來選擇合適數(shù)量的第一有源半導體鰭112和第二有源半導體鰭114。

例如，通過使用光刻技術來圖案化和蝕刻襯底110可以形成第一有源半導體鰭112和第二有源半導體鰭114。在一些實施例中，在襯底110上方順序沉積襯墊(pad)層122、掩模層124和光刻膠層(未示出)。根據(jù)期望的圖案(這種情況下為第一有源半導體鰭112和第二有源半導體鰭114)來輻照(曝光)光刻膠材料層并且將其顯影以去除光刻膠材料、掩模層124和襯墊層122的部分。剩余的光刻膠材料、掩模層124和襯墊層122保護下方的材料免受隨后的工藝步驟(諸如蝕刻)的影響。應該注意，諸如氧化物或氮化硅掩模的其它掩模也可以用于蝕刻工藝。在一些實施例中，襯墊層122可以是氧化硅層，并且掩模層124可以是氮化硅層。

在一些實施例中，在襯底110上形成至少一個偽半導體鰭116。例如，在圖1a中，有十個偽半導體鰭116。偽半導體鰭116可以設置在襯底110的第一區(qū)域102和/或第二區(qū)域104中，并且可以設置在第一有源半導體鰭112與第二有源半導體鰭114之間。偽半導體鰭116在半導體結(jié)構中不具有功能性但使器件工藝更一致、更具復制性且更具制造性。第一有源半導體鰭112和第二有源半導體鰭114在半導體結(jié)構中具有功能性。

偽半導體鰭116可與第一有源半導體鰭112和第二有源半導體鰭114一起形成。更詳細地，預先在襯底110上形成具有基本相等間距和基本相同高度的多個半導體鰭。實施額外的光刻和蝕刻操作以去除(或切除)被稱為偽半導體鰭116的一部分?？梢詫嵤┮淮位蚨啻喂饪毯臀g刻操作。未切除的半導體鰭被稱為第一有源半導體鰭112和第二有源半導體鰭114。也就是說，第一有源半導體鰭112的高度h1和第二有源半導體鰭114的高度h2大于偽半導體鰭116的高度h3。該操作可以防止不同的鰭線輪廓(包括臨界尺寸和側(cè)壁輪廓角)產(chǎn)生。然而，在其它一些實施例中，可以省略偽半導體鰭116。在一些實施例中，第一有源半導體鰭112和第二有源半導體鰭114具有與襯底110基本相同的高度，即，高度h1基本等于高度h2，并且高度h1和/或高度h2為約100nm至約160nm，但本發(fā)明的保護范圍不限于此。

參照圖1b。介電材料120設置在襯底110上并且覆蓋第一有源半導體鰭112、第二有源半導體鰭114和偽半導體鰭116。在一些實施例中，介電材料120包括氧化物和/或其它介電材料?？蛇x地，可以預先形成襯墊層(未示出)。在一些實施例中，襯墊氧化物可以是熱氧化物。在其它一些實施例中，可以使用原位蒸汽生成(issg)來形成襯墊氧化物。在又一些其它實施例中，可以使用選擇性區(qū)域化學汽相沉積(sacvd)或其它通用的cvd方法形成襯墊氧化物。襯墊氧化物的形成減小了電場并且因此改進了形成的半導體結(jié)構的性能。

參照圖1c，實施化學機械拋光以使介電材料120的頂面與掩模層124的頂面平齊以形成介電層120’。換句話說，介電層120’覆蓋了偽半導體鰭116。掩模層124可以用作cmp停止層。

保護層130形成在介電材料120’上并且覆蓋第一有源半導體鰭112和第二有源半導體鰭114。保護層130允許注入穿過而防止下面的結(jié)構(即，第一有源半導體鰭112、第二有源半導體鰭114和介電材料120’)受到損壞。合適的保護層130的實例可以是氧化物層或包括通過cvd工藝(例如，mocvd)沉積的sio2或sin層或通過ald沉積的al2o3層或納米層疊層(包括諸如hfo2和/或hfalo的材料)。

參照圖1d，在襯底110的保護層130和第二區(qū)域104上形成圖案化的掩模層140。圖案化的掩模層140可以是光刻膠層(也稱為抗蝕劑層、光敏層、成像層、圖案化層或輻照敏感層)。圖案化的掩模層140包括正型光刻膠材料、負型光刻膠材料、其它類型材料或它們的組合。通過光刻工藝在保護層130上形成圖案化的掩模層140。光刻工藝包括光刻膠涂布(例如，旋涂)、軟烘、掩模對準、曝光、曝光后烘烤、使光刻膠顯影、沖洗、干燥(例如，硬烘)、其它合適的工藝或它們的組合。可選地，光刻工藝可以由其它方法(諸如無掩模光刻、電子束寫或離子束寫)實現(xiàn)或代替。在又一可選實施例中，光刻工藝采用納米壓印技術以圖案化掩模層。在一些實施例中，光刻工藝采用蝕刻工藝(諸如干蝕刻、濕蝕刻、其它蝕刻方法或它們的組合)。在形成圖案化的掩模層140之前，可以對保護層130實施諸如去離子(di)水沖洗的沖洗工藝。

圖案化的掩模層140包括開口142，開口142暴露了保護層130的位于襯底110的第一區(qū)域102上的部分。在圖1d中，將圖案化的掩模層140用作掩模，對介電層120’實施離子注入工藝(或摻雜工藝)210。在圖1d中，離子注入工藝210在介電層120’中形成了至少一個第一絕緣結(jié)構150。離子注入工藝210注入了p-型摻雜劑(諸如硼(b)、銦(in)、鋁(al)、鎵(ga)、iiia族元素或它們的組合)。在一些實施例中，第一絕緣結(jié)構150是半導體結(jié)構(諸如晶體管)的半導體鰭之間的電隔離。用合適的能量和劑量實施離子注入工藝210以獲得半導體結(jié)構的期望的特性。在一些實施例中，離子注入工藝210的注入劑量為約8×10¹²離子/平方厘米至約2×10¹⁴離子/平方厘米，并且離子注入工藝210的能量為約20kev至約120kev，但本發(fā)明的保護范圍不限于此。

參照圖1e，去除圖案化的掩模層140(見圖1d)。在一些實施例中，通過實施濕蝕刻工藝來去除圖案化的掩模層140。在一些實施例中，用于濕蝕刻工藝的濕蝕刻溶液包括硫酸(h2so4)和過氧化氫(h2o2)?？蛇x地，通過選自o3水、硫酸(h2so4)和臭氧(o3)、h2so4和h2o2、n-甲基-2-吡咯(nmp)、環(huán)己醇、環(huán)戊醇、丙二醇單甲醚(pgme)和丙二醇甲醚醋酸酯(pgmea)的化學溶液來去除圖案化的掩模層140。在其它一些實施例中，通過選自基于氧化劑的溶液的化學溶液來去除圖案化的掩模層140。在一些實施例中，在去除圖案化的掩模層140之后，實施清潔工藝以清除有機殘留物或其它殘留物。該清潔材料能夠去除有機殘留物。該清潔材料可以包括溶劑、表面活性劑或聚合物成分。

在保護層130和襯底110的第一區(qū)域102上形成另一圖案化的掩模層145。該圖案化的掩模層145可以是光刻膠層(也稱為抗蝕劑層、光敏層、成像層、圖案化層或輻照敏感層)。圖案化的掩模層145包括正型光刻膠材料、負型光刻膠材料、其它類型材料或它們的組合。通過光刻工藝在保護層130上形成圖案化的掩模層145。光刻工藝包括光刻膠涂布(例如，旋涂)、軟烘、掩模對準、曝光、曝光后烘烤、使光刻膠顯影、沖洗、干燥(例如，硬烘)、其它合適的工藝或它們的組合。可選地，光刻工藝可以由其它方法(諸如無掩模光刻、電子束寫或離子束寫)實現(xiàn)或代替。在又一可選實施例中，光刻工藝實現(xiàn)了納米壓印技術以圖案化掩模層。在一些實施例中，光刻工藝采用了蝕刻工藝(諸如干蝕刻、濕蝕刻、其它蝕刻方法或它們的組合)。在形成圖案化的掩模層145之前，可以對保護層130實施諸如去離子(di)水沖洗的沖洗工藝。

圖案化的掩模層145包括開口147，開口147露出了保護層130的位于襯底110的第二區(qū)域104上的部分。在圖1e中，將圖案化的掩模層145用作掩模，對介電層120’實施另一離子注入工藝(或摻雜工藝)215。在圖1e中，離子注入工藝215在介電層120’中形成了至少一個第二絕緣結(jié)構155。離子注入工藝215注入了n-型摻雜劑(諸如氮(n)、磷(p)、砷(as)、銻(sb)、va族元素或它們的組合)。在一些實施例中，第二絕緣結(jié)構155是半導體結(jié)構(諸如晶體管)的半導體鰭之間的電隔離。用合適的能量和劑量實施離子注入工藝215以獲得半導體結(jié)構的期望的特性。在一些實施例中，離子注入工藝215的注入劑量為約8×10¹²離子/平方厘米至約3×10¹⁴離子/平方厘米，并且離子注入工藝215的能量為約20kev至約250kev，但本發(fā)明的保護范圍不限于此。

參照圖1f，去除圖案化的掩模層145(見圖1e)和保護層130(見圖1e)。在一些實施例中，通過實施濕蝕刻工藝去除圖案化的掩模層145。在一些實施例中，用于濕蝕刻工藝的濕蝕刻溶液包括硫酸(h2so4)和過氧化氫(h2o2)?？蛇x地，通過選自o3水、硫酸(h2so4)和臭氧(o3)、h2so4和h2o2、n-甲基-2-吡咯(nmp)、環(huán)己醇、環(huán)戊醇、丙二醇單甲醚(pgme)和丙二醇甲醚醋酸酯(pgmea)的化學溶液來去除圖案化的掩模層145。在其它一些實施例中，通過選自基于氧化劑溶液的化學溶液去除圖案化的掩模層145。在一些實施例中，在圖案化的掩模層145的去除之后，實施清潔工藝以清除有機殘留物或其它殘留物。該清潔材料能夠去除有機殘留物。該清潔材料可以包括溶劑、表面活性劑或聚合物成分。

在一些實施例中，在去除圖案化的掩模層145之后，可以實施退火(以下稱為擴散退火)。該退火工藝促使第一絕緣結(jié)構150和第二絕緣結(jié)構155中的摻雜劑擴散。擴散退火可以包括快速熱退火(rta)和/或固相外延再生長退火。作為擴散退火的結(jié)果，第一絕緣結(jié)構150和第二絕緣結(jié)構155具有非常均勻的摻雜分布。

參照圖1g。使第一絕緣結(jié)構150和第二絕緣結(jié)構155凹進以露出掩模層124的部分。在一些實施例中，例如，第一絕緣結(jié)構150和第二絕緣結(jié)構155的凹進包括在稀釋的氫氟(hf)酸溶液(具有低于約1％的hf濃度)中濕浸。在可選實施例中，該蝕刻是干蝕刻，其中，使用的包括nh3和hf的工藝氣體。在圖1g中，使第一絕緣結(jié)構150和第二絕緣結(jié)構155凹進，從而使得掩模層124突出于第一絕緣結(jié)構150和第二絕緣結(jié)構155，而第一有源半導體鰭112和第二有源半導體鰭114嵌入在第一絕緣結(jié)構150和第二絕緣結(jié)構155內(nèi)。也就是說，第一絕緣結(jié)構150的頂面152低于掩模層124的頂面125而高于第一有源半導體鰭112的頂面113。同樣，第二絕緣結(jié)構155的頂面157低于掩模層124的頂面125而高于第二有源半導體鰭114的頂面115。

參照圖1h，去除或蝕刻掩模層124和襯墊層122(見圖1g)。在一些實施例中，可以通過使用熱h3po4的濕工藝來去除掩模層124，并且可以通過使用稀釋的hf酸去除襯墊層122。因此，第一有源半導體鰭112的頂面113和第二有源半導體鰭114的頂面115是暴露的或未覆蓋的。

參照圖1i。在第一絕緣結(jié)構150和第二絕緣結(jié)構155上形成至少一個犧牲層160。在一些實施例中，將氟化氫(hf)和氨氣(nh3)引入作為第一絕緣結(jié)構150和第二絕緣結(jié)構155的蝕刻劑。hf和nh3可以彼此反應并且可以與存在于第一絕緣結(jié)構150和第二絕緣結(jié)構155中的氧化物反應以在第一絕緣結(jié)構150和第二絕緣結(jié)構155上產(chǎn)生(nh4)2sif6以形成犧牲層160。也就是說，犧牲層160由(nh4)2sif6制成。由于在第一絕緣結(jié)構150和第二絕緣結(jié)構155上形成犧牲層160，犧牲層160將用作防止hf和nh3進一步擴散至犧牲層160的擴散阻擋層。換句話說，犧牲層160的形成將防止(nh4)2sif6在第一絕緣結(jié)構150和第二絕緣結(jié)構155內(nèi)的更深處進一步形成。根據(jù)工藝條件可以調(diào)整犧牲層160的形成深度。同樣，形成基本均勻的犧牲層160。此處使用的術語“基本”應用于改變?nèi)魏文茉试S變化的定量表示而沒有產(chǎn)生與該定量表示相關的基本功能的改變。

參照圖1j。一旦反應已有效自行終止，可以加熱犧牲層160、第一絕緣層150和第二絕緣層155(連同襯底110)以去除犧牲層160，從而減小第一絕緣結(jié)構150和第二絕緣結(jié)構155的厚度并且暴露第一絕緣結(jié)構150和第二絕緣結(jié)構155的剩余部分以用于進一步處理。該加熱可以引起犧牲層160熱分解為n2、h2o、sif4和nh3，所有這些可以是蒸汽并且可以從第一絕緣結(jié)構150和第二絕緣結(jié)構155去除。在一些實施例中，通過增大加熱的溫度可以增加去除(或蝕刻)速率。

在圖1j中，由于第一絕緣結(jié)構150和第二絕緣結(jié)構155具有不同的摻雜劑，因此第一絕緣結(jié)構150和第二絕緣結(jié)構155的蝕刻速率是不同的。例如，在圖1j中，第一絕緣結(jié)構150的頂面152低于第二絕緣結(jié)構155的頂面157。換句話說，第一絕緣結(jié)構150的頂面152和第二絕緣結(jié)構155的頂面157不是共面的。因此，在同一工藝中形成具有厚度t1的第一絕緣結(jié)構150和具有厚度t2的第二絕緣結(jié)構155。

此外，由于形成基本均勻的犧牲層160，因此基本均勻地去除犧牲層160。因此，在圖1j中，第一絕緣結(jié)構150的頂面152的中間部分是基本平坦的。此外，在第一絕緣結(jié)構150的邊緣處形成至少一個凹槽154。在圖1j中，頂面152是凸面。此外，第二絕緣結(jié)構155的頂面157的中間部分是基本平坦的。在第二絕緣結(jié)構155的邊緣處形成至少一個凹槽159。在圖1j中，頂面157是凸面。

參照圖1k。在已經(jīng)去除犧牲層160(見圖1i)之后，第一絕緣結(jié)構150和第二絕緣結(jié)構155再次暴露并且可以進一步處理。在一些實施例中，可以重復實施另一去除周期(諸如類似于圖1i和圖1j中描述的形成和去除工藝的去除周期)以更進一步可控制地減小第一絕緣結(jié)構150和第二絕緣結(jié)構155的厚度t1和t2，諸如將第一絕緣結(jié)構150和第二絕緣結(jié)構155又減小幾納米。然而，本領域中的普通技術人員將意識到，以上描述的去除周期的類型、去除周期的迭代數(shù)量、去除周期的工藝參數(shù)以及第一絕緣結(jié)構150和第二絕緣結(jié)構155的厚度僅旨在說明，可選擇使用任何數(shù)量的迭代以及第一絕緣結(jié)構150和第二絕緣結(jié)構155的任何期望的厚度。

在圖1k中，實施兩個去除周期(即，圖1i和圖1j的形成和去除工藝為一個去除周期)。使第一絕緣結(jié)構150和第二絕緣結(jié)構155進一步凹進，從而使得第一有源半導體鰭112突出于第一絕緣結(jié)構150并且此處稱為突出部分112p，使得第二有源半導體鰭114突出于第二絕緣結(jié)構155并且此處稱為突出部分114p。在一些實施例中，突出部分112p和114p可以是finfet的源極/漏極部件。在一些實施例中，一個第一有源半導體鰭112的突出部分112p的高度h4可以為約8nm，并且一個第二有源半導體鰭114的突出部分114p的高度h5可以為約8nm。通過增加去除周期的數(shù)量，可以增加高度h4和h5。同時，可以減小第一絕緣結(jié)構150和第二絕緣結(jié)構155的厚度t1和t2。在圖1k中，高度h4大于高度h5，并且厚度t1小于厚度t2。

根據(jù)上述實施例，實施多個去除周期以使第一絕緣結(jié)構和第二絕緣結(jié)構凹進。該去除周期包括在第一絕緣結(jié)構和第二絕緣結(jié)構上形成犧牲層并且去除犧牲層。在使第一絕緣結(jié)構和第二絕緣結(jié)構凹進之后，第一半導體鰭和第二半導體鰭可以突出于第一絕緣結(jié)構和第二絕緣結(jié)構。因此，可以通過確定去除周期的數(shù)量來調(diào)整半導體鰭的突出部分的高度(并且也調(diào)整絕緣結(jié)構的厚度)。例如，由于第一絕緣結(jié)構和第二絕緣結(jié)構的不同的蝕刻速率，n-型finfet的半導體鰭的突出部分的高度可以與p-型finfet的半導體鰭的突出部分的高度不同?？蛇x地，它們的高度可以通過實施不同數(shù)量的去除周期來調(diào)整。

應該注意，雖然在圖1i至圖1k中，在同一制造工藝中使第一絕緣結(jié)構150和第二絕緣結(jié)構155凹進，但是在其它一些實施例中，分別使第一絕緣結(jié)構150和第二絕緣結(jié)構155凹進(或蝕刻)。

參照圖1l。分別形成柵極電介質(zhì)170和175以覆蓋第一有源半導體鰭112的第一突出部分112p和第二有源半導體鰭114的第二突出部分114p。柵極電介質(zhì)170和175可以通過熱氧化形成并且因此可以包括熱氧化硅。之后，分別在柵極電介質(zhì)170和175上形成柵電極180和185。在一些實施例中，柵電極180覆蓋多于一個的第一有源半導體鰭112以形成n-型finfetf1，并且柵電極185覆蓋多于一個的第二有源半導體鰭114以形成p-型finfetf2。在可選實施例中，第一有源半導體鰭112的至少一個和/或第二有源半導體鰭114的至少一個可以用于形成一個finfet。

圖2a是根據(jù)本發(fā)明的一些實施例的半導體結(jié)構的截面圖。圖2b是圖2a的區(qū)域b的放大圖，并且圖2c是圖2a的區(qū)域c的放大圖。圖2a和圖1k的半導體結(jié)構之間的不同在于去除周期的數(shù)量。在圖2a中，實施了三個去除周期。圖2a至圖2c中的虛線代表了在實施第三去除周期之前的第一絕緣結(jié)構150和第二絕緣結(jié)構155的頂面。更詳細地，以第一絕緣結(jié)構150為例(見圖2b)，在實施第一去除周期之前，第一絕緣結(jié)構150具有頂面152a，在實施第一去除周期之后，第一絕緣結(jié)構150具有頂面152b，并且在實施第二去除周期之后，第一絕緣結(jié)構150具有頂面152c。此外，在實施第三去除周期之后，第一絕緣結(jié)構150具有頂面152d。當增加去除周期的數(shù)量時，增加了第一有源半導體鰭112的突出部分112p的高度h4，并且減小了第一絕緣結(jié)構150的厚度t1(見圖2a)。

在一些實施例中，頂面152a和152b之間的高度差為約10nm，頂面152b和152c之間的高度差為約8nm，頂面152c和152d之間的高度差為約5nm，但本發(fā)明的保護范圍不限于此。此外，頂面152b、152c、152d是凸面。在第一絕緣結(jié)構150的邊緣部分151處形成兩個凹槽154d。此外，凹槽154d的至少一個具有從第一絕緣結(jié)構150的頂面152d向下延伸至第一有源半導體鰭112的至少一個底面153d。

類似地，在圖2c中，在實施第一去除周期之前，第二絕緣結(jié)構155具有頂面157a，在實施第一去除周期之后，第二絕緣結(jié)構155具有頂面157b，并且在實施第二去除周期之后，第二絕緣結(jié)構155具有頂面157c。此外，在實施第三去除周期之后，第二絕緣結(jié)構155具有頂面157d。當增加去除周期的數(shù)量時，增加了第二有源半導體鰭114的突出部分114p的高度h5，并且減小了第二絕緣結(jié)構155的厚度t2(見圖2a)。此外，頂面157b、157c、157d是凸面。在第二絕緣結(jié)構155的邊緣部分156處形成兩個凹槽159d。此外，凹槽159d的至少一個具有從第二絕緣結(jié)構155的頂面157d向下延伸至第二有源半導體鰭114的至少一個底面158d。圖2a的半導體結(jié)構的其它相關的結(jié)構和制造細節(jié)類似于圖1k的半導體結(jié)構，因此下文中將不再重復關于這方面的描述。

圖3a是根據(jù)本發(fā)明的一些實施例的半導體結(jié)構的截面圖，圖3b是圖3a的區(qū)域b的放大圖，并且圖3c是圖3a的區(qū)域c的放大圖。圖3a和圖1k的半導體結(jié)構之間的不同在于去除周期的數(shù)量。在圖3a中，實施了四個去除周期。圖3a至圖3c中的虛線代表在實施第四去除周期之前的第一絕緣結(jié)構150和第二絕緣結(jié)構155的頂面。更詳細地，以第一絕緣結(jié)構150為例(見圖3b)，在實施第一去除周期之前，第一絕緣結(jié)構150具有頂面152a，在實施第一去除周期之后，第一絕緣結(jié)構150具有頂面152b，在實施第二去除周期之后，第一絕緣結(jié)構150具有頂面152c，并且在實施第三去除周期之后，第一絕緣結(jié)構150具有頂面152d。此外，在實施第四去除周期之后，第一絕緣結(jié)構150具有頂面152e。當增加去除周期的數(shù)量時，增加了第一有源半導體鰭112的突出部分112p的高度h4，并且減小了第一絕緣結(jié)構150的厚度t1(見圖3a)。

在一些實施例中，頂面152a和152b之間的高度差為約10nm，頂面152b和152c之間的高度差為約8nm，頂面152c和152d之間的高度差為約5nm，頂面152d和152e之間的高度差為約4nm，但本發(fā)明的保護范圍不限于此。此外，頂面152b、152c、152d是凸面，并且頂面152e是基本平坦的。

類似地，在圖3c中，在實施第一去除周期之前，第二絕緣結(jié)構155具有頂面157a，在實施第一去除周期之后，第二絕緣結(jié)構155具有頂面157b，在實施第二去除周期之后，第二絕緣結(jié)構155具有頂面157c，并且在實施第三去除周期之后，第二絕緣結(jié)構155具有頂面157d。此外，在實施第四去除周期之后，第二絕緣結(jié)構155具有頂面157e。當增加去除周期的數(shù)量時，增加了第二有源半導體鰭114的突出部分114p的高度h5，并且減小了第二絕緣結(jié)構155的厚度t2(見圖3a)。此外，頂面157b、157c、157d是凸面，并且頂面157e是基本平坦的。圖3a的半導體結(jié)構的其它相關的結(jié)構和制造細節(jié)類似于圖1k的半導體結(jié)構，因此，下文中將不再重復關于這方面的描述。

根據(jù)上述實施例，當增加去除周期的數(shù)量時，可以改變頂面輪廓。因此，也可以通過確定去除周期的數(shù)量來調(diào)整第一絕緣結(jié)構和第二絕緣結(jié)構的頂面輪廓(例如，凸面或基本平坦)。由于第一絕緣結(jié)構和第二絕緣結(jié)構的頂面是非凹面的，因此可以進一步暴露第一有源半導體鰭和第二有源半導體鰭的側(cè)壁，從而可以改善半導體器件的寄生電容。同樣，可以通過調(diào)整半導體鰭的突出部分的高度、絕緣結(jié)構的厚度和/或絕緣結(jié)構的頂面輪廓來調(diào)節(jié)半導體結(jié)構的性能(例如，導通/截止電流)。

此外，由于第一絕緣結(jié)構和第二絕緣結(jié)構包括不同的摻雜劑，因此第一絕緣結(jié)構和第二絕緣結(jié)構的蝕刻速率是不同的。第一有源半導體鰭的第一突出部分的高度與第二有源半導體鰭的第二突出部分的高度不同。也就是說，用至少一個蝕刻工藝，就可以形成具有不同高度的有源半導體鰭。通過區(qū)分不同器件區(qū)域中的鰭高度，增加連接窗口(junctionwindow)，這意味著不同器件區(qū)域中的finfet的鰭高度不再聯(lián)系在一起。由于不同器件區(qū)域中的finfet具有不同的鰭高度，因此更易調(diào)整不同器件區(qū)域中的器件的性能。

根據(jù)一些實施例，半導體結(jié)構包括襯底、至少一個有源半導體鰭、至少一個絕緣結(jié)構、柵電極和柵極電介質(zhì)。有源半導體鰭設置在襯底上。絕緣結(jié)構設置在襯底上并且鄰近于有源半導體鰭。絕緣結(jié)構的頂面是非凹面的并且低于有源半導體鰭的頂面。柵電極設置在有源半導體鰭上方。柵極電介質(zhì)設置在柵電極和有源半導體鰭之間。

在一些實施例中，所述絕緣結(jié)構的所述頂面是平坦的。

在一些實施例中，所述絕緣結(jié)構的所述頂面是凸面。

在一些實施例中，所述絕緣結(jié)構具有設置在所述絕緣結(jié)構的鄰近于所述有源半導體鰭的至少一個邊緣部分中的至少一個凹槽。

在一些實施例中，所述凹槽具有從所述絕緣結(jié)構的所述頂面向下延伸至所述有源半導體鰭的至少一個底面。

在一些實施例中，所述絕緣結(jié)構中包括多種摻雜劑。

根據(jù)一些實施例，半導體結(jié)構包括襯底、第一絕緣結(jié)構、第二絕緣結(jié)構、至少一個第一有源半導體鰭和至少一個第二有源半導體鰭。第一絕緣結(jié)構和第二絕緣結(jié)構設置在襯底上。第一絕緣結(jié)構和第二絕緣結(jié)構中包括不同的摻雜劑。第一有源半導體鰭設置在襯底上并且具有突出于第一絕緣結(jié)構的突出部分。第二有源半導體鰭設置在襯底上并且具有突出于第二絕緣結(jié)構的突出部分。第一有源半導體鰭的突出部分和第二有源半導體鰭的突出部分具有不同的高度。

在一些實施例中，所述第一有源半導體鰭和所述第二有源半導體鰭具有從所述襯底處的相同的高度。

在一些實施例中，所述第一絕緣結(jié)構的摻雜劑是n型，并且所述第二絕緣結(jié)構的摻雜劑是p型。

在一些實施例中，所述第一絕緣結(jié)構具有第一厚度，并且所述第二絕緣結(jié)構具有與所述第一厚度不同的第二厚度。

在一些實施例中，所述第一絕緣結(jié)構的頂面與所述第二絕緣結(jié)構的頂面不共面。

根據(jù)一些實施例，用于制造半導體結(jié)構的方法包括在襯底上形成至少一個第一有源半導體鰭和至少一個第二有源半導體鰭。該襯底具有第一區(qū)域和第二區(qū)域。在襯底的第一區(qū)域上形成第一有源半導體鰭，并且在襯底的第二區(qū)域上形成第二有源半導體鰭。在襯底的第一區(qū)域和第二區(qū)域上形成介電層。位于襯底的第一區(qū)域上的介電層的部分摻雜有第一摻雜劑以形成第一絕緣結(jié)構，位于襯底的第二區(qū)域上的介電層的另一部分摻雜有第二摻雜劑以形成第二絕緣結(jié)構。第二摻雜劑與第一摻雜劑不同。在第一絕緣結(jié)構和第二絕緣結(jié)構上形成至少一個犧牲層。至少一個犧牲層包括第一絕緣結(jié)構的部分和第二絕緣結(jié)構的部分。去除至少一個犧牲層。

在一些實施例中，形成所述至少一個犧牲層包括提供與所述第一絕緣結(jié)構的所述部分和所述第二絕緣結(jié)構的所述部分反應的至少一種蝕刻劑。

在一些實施例中，去除所述至少一個犧牲層包括加熱所述至少一個犧牲層以去除所述至少一個犧牲層。

在一些實施例中，該方法還包括：至少一次重復形成所述至少一個犧牲層和去除所述至少一個犧牲層。

在一些實施例中，該方法還包括：通過至少一次重復形成所述至少一個犧牲層和去除所述至少一個犧牲層來調(diào)整所述第一絕緣結(jié)構的厚度。

在一些實施例中，該方法還包括：通過至少一次重復形成所述至少一個犧牲層和去除所述至少一個犧牲層來調(diào)整所述第一絕緣結(jié)構的表面輪廓。

在一些實施例中，該方法還包括：在所述介電層上形成保護層。

在一些實施例中，所述第一絕緣結(jié)構的所述第一摻雜劑包括硼(b)、銦(in)、鋁(al)、鎵(ga)、iiia族元素或它們的組合。

在一些實施例中，所述第二絕緣結(jié)構的所述第二摻雜劑包括氮(n)、磷(p)、砷(as)、銻(sb)、va族元素或它們的組合。

上面概述了若干實施例的特征，使得本領域人員可以更好地理解本發(fā)明的方面。本領域人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與本人所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。