本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，特別涉及一種用于套筒天線的異質(zhì)SiGe基等離子pin二極管串的制備方法。

背景技術(shù)：

目前，可重構(gòu)天線，尤其是頻率可重構(gòu)天線，能在多個(gè)頻率下工作，極大地拓展了天線的應(yīng)用范圍，一直是國(guó)內(nèi)外天線領(lǐng)域研究的重點(diǎn)之一。國(guó)內(nèi)外應(yīng)用于等離子可重構(gòu)天線的pin二極管采用的材料均為體硅材料，此材料存在本征區(qū)載流子遷移率較低問(wèn)題，影響pin二極管本征區(qū)載流子濃度，進(jìn)而影響其固態(tài)等離子體濃度；并且該結(jié)構(gòu)的P區(qū)與N區(qū)大多采用注入工藝形成，此方法要求注入劑量和能量較大，對(duì)設(shè)備要求高，且與現(xiàn)有工藝不兼容；而采用擴(kuò)散工藝，雖結(jié)深較深，但同時(shí)P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學(xué)性能，導(dǎo)致固態(tài)等離子體濃度和分布的可控性差。

因此，如何選取合適的材料和制備工藝以生產(chǎn)出一種等離子pin二極管以應(yīng)用于固態(tài)等離子天線就變得尤為重要。

技術(shù)實(shí)現(xiàn)要素：

因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種用于套筒天線的異質(zhì)SiGe基等離子pin二極管串的制備方法。

具體地，本發(fā)明實(shí)施例提出了一種用于套筒天線的異質(zhì)SiGe基等離子pin二極管串的制備方法，所述等離子pin二極管串用于制作套筒天線，所述套筒天線包括：半導(dǎo)體基片(1)、pin二極管天線臂(2)、第一pin二極管套筒(3)、第二pin二極管套筒(4)、同軸饋線(5)、直流偏置線(9、10、11、12、13、14、15、16、17、18、19)；所述制備方法包括步驟：

(a)選取某一晶向的SiGeOI襯底；

(b)在所述SiGe表面形成第一保護(hù)層；

(c)利用光刻工藝在所述第一保護(hù)層上形成第一隔離區(qū)圖形；

(d)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護(hù)層及所述襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層SiGe的厚度；

(e)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區(qū)；

(f)刻蝕所述襯底形成P型溝槽和N型溝槽，P型溝槽和N型溝槽的深度小于襯底的頂層SiGe的厚度；

(g)填充P型溝槽和N型溝槽，并采用離子注入在襯底的頂層SiGe內(nèi)形成P型有源區(qū)和N型有源區(qū)；

(h)在襯底上形成引線，并完成異質(zhì)SiGe基等離子pin二極管串的制備。

在上述實(shí)施例的基礎(chǔ)上，所述第一保護(hù)層包括第一二氧化硅層和第一氮化硅層；相應(yīng)地，步驟(b)包括：

(b1)在所述SiGe層表面生成二氧化硅以形成第一二氧化硅層；

(b2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

在上述實(shí)施例的基礎(chǔ)上，步驟(f)包括：

(f1)在所述襯底表面形成第二保護(hù)層；

(f2)利用光刻工藝在所述第二保護(hù)層上形成第二隔離區(qū)圖形；

(f3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護(hù)層及所述襯底以形成所述P型溝槽和所述N型溝槽。

在上述實(shí)施例的基礎(chǔ)上，所述第二保護(hù)層包括第二二氧化硅層和第二氮化硅層；相應(yīng)地，步驟(f1)包括：

(f11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層；

(f12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

在上述實(shí)施例的基礎(chǔ)上，步驟(g)包括：

(g1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

(g2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化；

(g3)填充所述P型溝槽和所述N型溝槽。

在上述實(shí)施例的基礎(chǔ)上，步驟(g3)包括：

(g31)利用多晶硅填充所述P型溝槽和所述N型溝槽；

(g32)平整化處理所述襯底后，在所述襯底上形成多晶硅層；

(g33)光刻所述多晶硅層，并采用帶膠離子注入的方法對(duì)所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成P型有源區(qū)和N型有源區(qū)且同時(shí)形成P型接觸區(qū)和N型接觸區(qū)；

(g34)去除光刻膠；

(g35)利用濕法刻蝕去除所述P型接觸區(qū)和所述N型接觸區(qū)以外的所述多晶硅層。

在上述實(shí)施例的基礎(chǔ)上，步驟(h)包括：

(h1)在所述襯底上生成二氧化硅；

(h2)利用退火工藝激活有源區(qū)中的雜質(zhì)；

(h3)在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

(h4)鈍化處理、光刻PAD并互連，以完成所述異質(zhì)SiGe基等離子pin二極管串的制備。

在上述實(shí)施例的基礎(chǔ)上，所述pin二極管天線臂(2)、所述第一pin二極管套筒(3)、所述第二pin二極管套筒(4)及所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半導(dǎo)體基片(1)上；所述pin二極管天線臂(2)與所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)通過(guò)所述同軸饋線(5)連接，所述同軸饋線(5)的內(nèi)芯線(7)連接所述pin二極管天線臂(2)且所述同軸饋線(5)的外導(dǎo)體(8)連接所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)；

其中，所述pin二極管天線臂(2)包括串行連接的pin二極管串(w1、w2、w3)，所述第一pin二極管套筒(3)包括串行連接的pin二極管串(w4、w5、w6)，所述第二pin二極管套筒(4)包括串行連接的pin二極管串(w7、w8、w9)，每個(gè)所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通過(guò)對(duì)應(yīng)的所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)連接至直流偏置。

在上述實(shí)施例的基礎(chǔ)上，所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括pin二極管，所述pin二極管包括P+區(qū)(27)、N+區(qū)(26)、本征區(qū)(22)、P+接觸區(qū)(23)及N+接觸區(qū)(24)；所述P+接觸區(qū)(23)分別連接所述P+區(qū)(27)與直流電源的正極，所述N+接觸區(qū)(24)分別連接所述N+區(qū)(26)與直流電源的負(fù)極。

在上述實(shí)施例的基礎(chǔ)上，所述P+區(qū)(27)及所述N+區(qū)(26)的摻雜濃度為0.5×10²⁰～5×10²⁰cm^-3。

由上可知，本發(fā)明實(shí)施例通過(guò)對(duì)等離子pin二極管采用了異質(zhì)結(jié)結(jié)構(gòu)，從而提高了載流子的注入效率和電流，故使異質(zhì)SiGe基等離子pin二極管的性能優(yōu)于同質(zhì)等離子pin二極管。并且，本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的等離子pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對(duì)器件性能的影響。另外，常規(guī)制作固態(tài)等離子pin二極管的P區(qū)與N區(qū)的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對(duì)設(shè)備要求高，且與現(xiàn)有工藝不兼容；而采用擴(kuò)散工藝，雖結(jié)深較深，但同時(shí)P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響固態(tài)等離子pin二極管的電學(xué)性能，導(dǎo)致固態(tài)等離子體濃度和分布的可控性差。

通過(guò)以下參考附圖的詳細(xì)說(shuō)明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當(dāng)知道，該附圖僅僅為解釋的目的設(shè)計(jì)，而不是作為本發(fā)明的范圍的限定，這是因?yàn)槠鋺?yīng)當(dāng)參考附加的權(quán)利要求。還應(yīng)當(dāng)知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說(shuō)明此處描述的結(jié)構(gòu)和流程。

附圖說(shuō)明

下面將結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)的說(shuō)明。

圖1為本發(fā)明實(shí)施例的一種可重構(gòu)套筒天線的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例的一種異質(zhì)SiGe基等離子pin二極管的制備方法流程圖；

圖3為本發(fā)明實(shí)施例提供的一種異質(zhì)SiGe基等離子pin二極管的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例提供的一種異質(zhì)SiGe基等離子pin二極管串的結(jié)構(gòu)示意圖；

圖5a-圖5r為本發(fā)明實(shí)施例的另一種異質(zhì)SiGe基等離子pin二極管的制備方法示意圖；

圖6為本發(fā)明實(shí)施例的另一種異質(zhì)SiGe基等離子pin二極管的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說(shuō)明。

本發(fā)明提出了一種用于套筒天線的異質(zhì)SiGe基等離子pin二極管串的制備方法。異質(zhì)SiGe基等離子pin二極是基于絕緣襯底上的SiGe形成橫向pin二極管，其在加直流偏壓時(shí)，直流電流會(huì)在其表面形成自由載流子(電子和空穴)組成的固態(tài)等離子體，該等離子體具有類金屬特性，即對(duì)電磁波具有反射作用，其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關(guān)。

固態(tài)等離子pin二極管等離子可重構(gòu)天線可以是由固態(tài)等離子pin二極管按陣列排列組合而成，利用外部控制陣列中的固態(tài)等離子pin二極管選擇性導(dǎo)通，使該陣列形成動(dòng)態(tài)固態(tài)等離子體條紋、具備天線的功能，對(duì)特定電磁波具有發(fā)射和接收功能，并且該天線可通過(guò)陣列中固態(tài)等離子pin二極管的選擇性導(dǎo)通，改變固態(tài)等離子體條紋形狀及分布，從而實(shí)現(xiàn)天線的重構(gòu)，在國(guó)防通訊與雷達(dá)技術(shù)方面具有重要的應(yīng)用前景。

以下，將對(duì)本發(fā)明提供的用于套筒天線的異質(zhì)SiGe基等離子pin二極管串的制備方法作進(jìn)一步詳細(xì)描述。在圖中，為了方便說(shuō)明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。

實(shí)施例一

請(qǐng)參見圖1，圖1為本發(fā)明實(shí)施例的一種可重構(gòu)套筒天線的結(jié)構(gòu)示意圖；所述等離子pin二極管串用于制作套筒天線，如圖1所示，所述套筒天線包括：半導(dǎo)體基片(1)、pin二極管天線臂(2)、第一pin二極管套筒(3)、第二pin二極管套筒(4)、同軸饋線(5)、直流偏置線(9、10、11、12、13、14、15、16、17、18、19)；

請(qǐng)參見圖2，圖2為本發(fā)明實(shí)施例的一種異質(zhì)SiGe基等離子pin二極管的制備方法流程圖；所述制備方法包括步驟：

(a)選取某一晶向的SiGeOI襯底；

其中，對(duì)于步驟(a)，采用SiGeOI襯底的原因在于，對(duì)于固態(tài)等離子天線由于其需要良好的微波特性，而固態(tài)等離子pin二極管為了滿足這個(gè)需求，需要具備良好的隔離特性和載流子即固態(tài)等離子體的限定能力，而SiGeOI襯底由于其具有能夠與隔離槽方便的形成pin隔離區(qū)域、二氧化硅(SiO2)也能夠?qū)⑤d流子即固態(tài)等離子體限定在頂層SiGe中，所以優(yōu)選采用SiGeOI作為固態(tài)等離子pin二極管的襯底。且SiGe材料的載流子遷移率比較大，可提高器件性能。

(b)在所述SiGe表面形成第一保護(hù)層；

(c)利用光刻工藝在所述第一保護(hù)層上形成第一隔離區(qū)圖形；

(d)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護(hù)層及所述襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層SiGe的厚度；其中，隔離槽的深度大于等于頂層SiGe的厚度，保證了后續(xù)槽中二氧化硅(SiO₂)與襯底的氧化層的連接，形成完整的絕緣隔離。

(e)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區(qū)；其中，填充隔離槽的材料可以是二氧化硅(SiO₂)。

(f)刻蝕所述襯底形成P型溝槽和N型溝槽，P型溝槽和N型溝槽的深度小于襯底的頂層SiGe的厚度；

(g)填充P型溝槽和N型溝槽，并采用離子注入在襯底的頂層SiGe內(nèi)形成P型有源區(qū)和N型有源區(qū)；

(h)在襯底上形成引線，并完成異質(zhì)SiGe基等離子pin二極管串的制備。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，所述第一保護(hù)層包括第一二氧化硅層和第一氮化硅層；相應(yīng)地，步驟(b)包括：

(b1)在所述SiGe層表面生成二氧化硅以形成第一二氧化硅層；

(b2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

這樣做的好處在于，利用二氧化硅(SiO₂)的疏松特性，將氮化硅(SiN)的應(yīng)力隔離，使其不能傳導(dǎo)進(jìn)頂層SiGe，保證了頂層SiGe性能的穩(wěn)定；基于氮化硅(SiN)與SiGe在干法刻蝕時(shí)的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實(shí)現(xiàn)。當(dāng)然，可以理解的是，保護(hù)層的層數(shù)以及保護(hù)層的材料此處不做限制，只要能夠形成保護(hù)層即可。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，步驟(f)包括：

(f1)在所述襯底表面形成第二保護(hù)層；

(f2)利用光刻工藝在所述第二保護(hù)層上形成第二隔離區(qū)圖形；

(f3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護(hù)層及所述襯底以形成所述P型溝槽和所述N型溝槽。

其中，P型溝槽和N型溝槽的深度大于第二保護(hù)層厚度且小于第二保護(hù)層與襯底頂層SiGe厚度之和。優(yōu)選地，該P(yáng)型溝槽和N型溝槽的底部距襯底的頂層SiGe底部的距離為0.5微米～30微米，形成一般認(rèn)為的深槽，這樣在形成P型和N型有源區(qū)時(shí)可以形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的Pi與Ni結(jié)，以利于提高i區(qū)等離子體濃度。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，所述第二保護(hù)層包括第二二氧化硅層和第二氮化硅層；相應(yīng)地，步驟(f1)包括：

(f11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層；

(f12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

這樣做的好處類似于第一保護(hù)層的作用，此處不再贅述。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，步驟(g)包括：

(g1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

(g2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化；

這樣做的好處在于：可以防止溝槽側(cè)壁的突起形成電場(chǎng)集中區(qū)域，造成Pi和Ni結(jié)擊穿。

(g3)填充所述P型溝槽和所述N型溝槽。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，步驟(g3)包括：

(g31)利用多晶硅填充所述P型溝槽和所述N型溝槽；

由于I區(qū)為SiGe，其載流子遷移率高且禁帶寬度窄，所以在P、N區(qū)填充多晶硅從而形成異質(zhì)結(jié)結(jié)構(gòu)，硅材料的禁帶寬度大于SiGe，故可產(chǎn)生高的注入比，提高器件性能。

(g32)平整化處理所述襯底后，在所述襯底上形成多晶硅層；

(g33)光刻所述多晶硅層，并采用帶膠離子注入的方法對(duì)所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成P型有源區(qū)和N型有源區(qū)且同時(shí)形成P型接觸區(qū)和N型接觸區(qū)；

(g34)去除光刻膠；

(g35)利用濕法刻蝕去除所述P型接觸區(qū)和所述N型接觸區(qū)以外的所述多晶硅層。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，步驟(h)包括：

(h1)在所述襯底上生成二氧化硅；

(h2)利用退火工藝激活有源區(qū)中的雜質(zhì)；

(h3)在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

(h4)鈍化處理、光刻PAD并互連，以完成所述異質(zhì)SiGe基等離子pin二極管串的制備。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，請(qǐng)?jiān)俅螀⒁妶D1，所述pin二極管天線臂(2)、所述第一pin二極管套筒(3)、所述第二pin二極管套筒(4)及所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)均制作于所述半導(dǎo)體基片(1)上；所述pin二極管天線臂(2)與所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)通過(guò)所述同軸饋線(5)連接，所述同軸饋線(5)的內(nèi)芯線(7)連接所述pin二極管天線臂(2)且所述同軸饋線(5)的外導(dǎo)體(8)連接所述第一pin二極管套筒(3)及所述第二pin二極管套筒(4)；

其中，所述pin二極管天線臂(2)包括串行連接的pin二極管串(w1、w2、w3)，所述第一pin二極管套筒(3)包括串行連接的pin二極管串(w4、w5、w6)，所述第二pin二極管套筒(4)包括串行連接的pin二極管串(w7、w8、w9)，每個(gè)所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)通過(guò)對(duì)應(yīng)的所述直流偏置線(9、10、11、12、13、14、15、16、17、18、19)連接至直流偏置。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，請(qǐng)參見圖3和圖4，圖3為本發(fā)明實(shí)施例提供的一種異質(zhì)SiGe基等離子pin二極管的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例提供的一種異質(zhì)SiGe基等離子pin二極管串的結(jié)構(gòu)示意圖；所述pin二極管串(w1、w2、w3、w4、w5、w6、w7、w8、w9)包括pin二極管，所述pin二極管包括P+區(qū)(27)、N+區(qū)(26)、本征區(qū)(22)、P+接觸區(qū)(23)及N+接觸區(qū)(24)；所述P+接觸區(qū)(23)分別連接所述P+區(qū)(27)與直流電源的正極，所述N+接觸區(qū)(24)分別連接所述N+區(qū)(26)與直流電源的負(fù)極。

進(jìn)一步地，在上述實(shí)施例的基礎(chǔ)上，所述P+區(qū)(27)及所述N+區(qū)(26)的摻雜濃度為0.5×10²⁰～5×10²⁰cm^-3。

本發(fā)明提供的異質(zhì)SiGe基等離子pin二極管的制備方法具備如下優(yōu)點(diǎn)：

(1)pin二極管所使用的SiGe材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態(tài)等離子體濃度；

(2)pin二極管采用異質(zhì)結(jié)結(jié)構(gòu)，由于I區(qū)為SiGe，其載流子遷移率高且禁帶寬度窄，在P、N區(qū)填充多晶硅從而形成異質(zhì)結(jié)結(jié)構(gòu)，硅材料的禁帶寬度大于SiGe，故可產(chǎn)生高的注入比，提高器件性能；

(3)pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對(duì)器件性能的影響。

實(shí)施例二

請(qǐng)參見圖5a-圖5r，圖5a-圖5r為本發(fā)明實(shí)施例的另一種異質(zhì)SiGe基等離子pin二極管的制備方法示意圖；在上述實(shí)施例一的基礎(chǔ)上，以制備溝道長(zhǎng)度為22nm(固態(tài)等離子區(qū)域長(zhǎng)度為100微米)的固態(tài)等離子pin二極管為例進(jìn)行詳細(xì)說(shuō)明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖5a所示，選取(100)晶向的SiGeOI襯底片101，摻雜類型為p型，摻雜濃度為10¹⁴cm^-3，頂層SiGe的厚度為50μm；

(1b)如圖5b所示，采用化學(xué)氣相沉積(Chemical vapor deposition，簡(jiǎn)稱CVD)的方法，在SiGe層上淀積一層40nm厚度的第一SiO₂層201；

(1c)采用化學(xué)氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si₃N₄/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖5c所示，通過(guò)光刻工藝在上述保護(hù)層上形成隔離區(qū)，濕法刻蝕隔離區(qū)第一Si₃N₄/SiN層202，形成隔離區(qū)圖形；采用干法刻蝕，在隔離區(qū)形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖5d所示，采用CVD的方法，淀積SiO₂ 401將該深隔離槽填滿；

(2c)如圖5e所示，采用化學(xué)機(jī)械拋光(Chemical Mechanical Polishing，簡(jiǎn)稱CMP)方法，去除表面第一Si₃N₄/SiN層202和第一SiO₂層201，使所述襯底表面平整；

步驟3，P、N區(qū)深槽制備步驟：

(3a)如圖5f所示，采用CVD方法，在襯底上連續(xù)淀積延二層材料，第一層為300nm厚度的第二SiO₂層601，第二層為500nm厚度的第二Si₃N₄/SiN層602；

(3b)如圖5g所示，光刻P、N區(qū)深槽，濕法刻蝕P、N區(qū)第二Si₃N₄/SiN層602和第二SiO₂層601，形成P、N區(qū)圖形；采用干法刻蝕，在P、N區(qū)形成寬4μm，深5μm的深槽701，P、N區(qū)槽的長(zhǎng)度根據(jù)在所制備的天線中的應(yīng)用情況而確定；

(3c)如圖5h所示，在850℃下，高溫處理10分鐘，氧化槽內(nèi)壁形成氧化層801，以使P、N區(qū)槽內(nèi)壁平整；

(3d)如圖5i所示，利用濕法刻蝕工藝去除P、N區(qū)槽內(nèi)壁的氧化層801。

步驟4，P、N接觸區(qū)制備步驟：

(4a)如圖5j所示，采用CVD的方法，在P、N區(qū)槽中淀積多晶硅1001，并將溝槽填滿；

(4b)如圖5k所示，采用CMP，去除表面多晶硅1001與第二Si₃N₄/SiN層602，使表面平整；

(4c)如圖5l所示，采用CVD的方法，在表面淀積一層多晶硅1201，厚度為200～500nm；

(4d)如圖5m所示，光刻P區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行p⁺注入，使P區(qū)有源區(qū)摻雜濃度達(dá)到0.5×10²⁰cm^-3，去除光刻膠，形成P接觸1301；

(4e)光刻N(yùn)區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行n⁺注入，使N區(qū)有源區(qū)摻雜濃度為0.5×10²⁰cm^-3，去除光刻膠，形成N接觸1302；

(4f)如圖5n所示，采用濕法刻蝕，刻蝕掉P、N接觸區(qū)以外的多晶硅1201，形成P、N接觸區(qū)；

(4g)如圖5o所示，采用CVD的方法，在表面淀積SiO₂1501，厚度為800nm；

(4h)在1000℃，退火1分鐘，使離子注入的雜質(zhì)激活、并且推進(jìn)多晶硅中雜質(zhì)；

步驟5，構(gòu)成PIN二極管步驟：

(5a)如圖5p所示，在P、N接觸區(qū)光刻引線孔1601；

(5b)如圖5q所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1701，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖5r所示，淀積Si₃N₄/SiN形成鈍化層1801，光刻PAD，形成PIN二極管，作為制備固態(tài)等離子天線材料。

本實(shí)施例中，上述各種工藝參數(shù)均為舉例說(shuō)明，依據(jù)本領(lǐng)域技術(shù)人員的常規(guī)手段所做的變換均為本申請(qǐng)之保護(hù)范圍。

本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的pin二極管，首先，所使用的SiGe材料，由于其高遷移率和大載流子壽命的特性，提高了pin二極管的固態(tài)等離子體濃度；另外，異質(zhì)SiGe基pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的可控性增強(qiáng)，有利于制備出高性能的等離子天線；并且本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對(duì)器件性能的影響。

實(shí)施例三

請(qǐng)參照?qǐng)D6，圖6為本發(fā)明實(shí)施例的另一種異質(zhì)SiGe基等離子pin二極管的結(jié)構(gòu)示意圖。該異質(zhì)SiGe基等離子pin二極管采用上述如圖2所示的制備方法制成，具體地，該SiGe基等離子pin二極管在SiGeOI襯底301上制備形成，且pin二極管的P區(qū)304、N區(qū)305以及橫向位于該P(yáng)區(qū)304和該N區(qū)305之間的I區(qū)均位于該襯底的頂層SiGe302內(nèi)。其中，該pin二極管可以采用STI深槽隔離，即該P(yáng)區(qū)304和該N區(qū)305外側(cè)各設(shè)置有一隔離槽303，且該隔離槽303的深度大于等于頂層SiGe的厚度。

綜上所述，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明固態(tài)等離子pin二極管及其制備方法的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制，本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求為準(zhǔn)。