本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，特別涉及一種用于可重構(gòu)全息天線的GaAs基等離子pin二極管的制備方法。

背景技術(shù)：

全息天線由源天線和全息結(jié)構(gòu)組成。結(jié)合實際需求，選擇適當(dāng)?shù)奶炀€作為源天線，通過加載全息結(jié)構(gòu)來改變饋源的輻射，以獲得所需的目標(biāo)天線的輻射特性，通過給定的電磁波輻射的干涉圖進(jìn)而推算天線結(jié)構(gòu)。與傳統(tǒng)的反射面天線相比，全息結(jié)構(gòu)具有靈活的構(gòu)建形式，便于和應(yīng)用環(huán)境一體設(shè)計，應(yīng)用范圍很廣泛。

可重構(gòu)天線，尤其是頻率可重構(gòu)天線，因其工作頻率在一定范圍內(nèi)可靈活改變，能適應(yīng)多種工況的需求，在學(xué)術(shù)界和工業(yè)界受到很多研究人員的關(guān)注。目前，國內(nèi)外應(yīng)用于等離子可重構(gòu)天線的固態(tài)等離子pin二極管采用的材料均為體硅材料，此材料存在本征區(qū)載流子遷移率較低問題，影響pin二極管本征區(qū)載流子濃度，進(jìn)而影響其固態(tài)等離子體濃度；并且該結(jié)構(gòu)的P區(qū)與N區(qū)大多采用注入工藝形成，此方法要求注入劑量和能量較大，對設(shè)備要求高，且與現(xiàn)有工藝不兼容；而采用擴散工藝，雖結(jié)深較深，但同時P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響pin二極管的電學(xué)性能，導(dǎo)致固態(tài)等離子體濃度和分布的可控性差。

因此，選擇何種材料及工藝來制作一種等離子pin二極管以制備可重構(gòu)全息天線就變得尤為重要。

技術(shù)實現(xiàn)要素：

因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種用于可重構(gòu)全息天線的GaAs基等離子pin二極管的制備方法。

具體地，本發(fā)明實施例提出的一種用于可重構(gòu)全息天線的GaAs基等離子pin二極管的制備方法，所述GaAs基等離子pin二極管用于制作可重構(gòu)全息天線，所述可重構(gòu)全息天線包括GeOI半導(dǎo)體基片(1)；制作在所述GeOI半導(dǎo)體基片(1)上的第一天線臂(2)和第二天線臂(3)和同軸饋線(4)，所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側(cè)且等長的等離子pin二極管串，

所述可重構(gòu)全息天線還包括全息圓環(huán)(14)；所述全息圓環(huán)(14)包括多個等離子pin二極管串(w7)，所述制備方法包括步驟：

(a)選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設(shè)置隔離區(qū)；

(b)刻蝕所述襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述襯底的頂層GaAs的厚度；

(c)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化；對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)，所述第一N型有源區(qū)為沿離子擴散方向距所述N型溝槽側(cè)壁和底部深度小于1微米的區(qū)域，所述第一P型有源區(qū)為沿離子擴散方向距所述P型溝槽側(cè)壁和底部深度小于1微米的區(qū)域；

(d)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述襯底的頂層GaAs內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū)；

(e)在所述襯底上形成引線，以完成所述GaAs基等離子pin二極管的制備。

在上述實施例的基礎(chǔ)上，在所述全息圓環(huán)(14)由八段等長的等離子pin二極管串排列形成正八邊形結(jié)構(gòu)，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；

或者，所述全息圓環(huán)(14)由多個等長的等離子pin二極管串構(gòu)成并形成正多邊形結(jié)構(gòu)，所述正多邊形的半徑為所述可重構(gòu)全息天線接收或發(fā)送的電磁波波長的四分之三。

在上述實施例的基礎(chǔ)上，所述可重構(gòu)全息天線還包括制作于所述GeOI半導(dǎo)體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)，所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述等離子pin二極管串及直流偏置電源之間。

在上述實施例的基礎(chǔ)上，在GeOI襯底上淀積一層GaAs并設(shè)置隔離區(qū)，包括：

(a1)在所述GeOI襯底表面利用MOCVD淀積GaAs層；

(a2)在所述GaAs表面形成第一保護(hù)層；

(a3)利用光刻工藝在所述第一保護(hù)層上形成第一隔離區(qū)圖形；

(a4)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護(hù)層及所述襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層GaAs的厚度；

(a5)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區(qū)。

在上述實施例的基礎(chǔ)上，所述第一保護(hù)層包括第一二氧化硅層和第一氮化硅層；相應(yīng)地，步驟(a2)包括：

(a21)在所述GaAs表面生成二氧化硅以形成第一二氧化硅層；

(a22)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

在上述實施例的基礎(chǔ)上，步驟(b)包括：

(b1)在所述襯底表面形成第二保護(hù)層；

(b2)利用光刻工藝在所述第二保護(hù)層上形成第二隔離區(qū)圖形；

(b3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護(hù)層及所述襯底以形成所述P型溝槽和所述N型溝槽。

在上述實施例的基礎(chǔ)上，所述第二保護(hù)層包括第二二氧化硅層和第二氮化硅層；相應(yīng)地，步驟(b1)包括：

(b11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層；

(b12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

在上述實施例的基礎(chǔ)上，在步驟(c)中，所述對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)，包括：

(c1)光刻所述P型溝槽和所述N型溝槽；

(c2)采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽分別注入P型雜質(zhì)和N型雜質(zhì)以形成第一P型有源區(qū)和第一N型有源區(qū)；

(c3)去除光刻膠。

在上述實施例的基礎(chǔ)上，步驟(d)包括：

(d1)利用多晶硅填充所述P型溝槽和所述N型溝槽；

(d2)平整化處理所述襯底后，在所述襯底上形成多晶硅層；

(d3)光刻所述多晶硅層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成第二P型有源區(qū)和第二N型有源區(qū)且同時形成P型接觸區(qū)和N型接觸區(qū)；

(d4)去除光刻膠；

(d5)利用濕法刻蝕去除所述P型接觸區(qū)和所述N型接觸區(qū)以外的所述多晶硅層。

在上述實施例的基礎(chǔ)上，步驟(e)包括：

(e1)在所述襯底上生成二氧化硅；

(e2)利用退火工藝激活有源區(qū)中的雜質(zhì)；

(e3)在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

(e4)鈍化處理并光刻PAD以形成所述等離子pin二極管。

由上可知，本發(fā)明實施例通過對GaAs基等離子pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的可控性增強。并且，由于GaAs材料具有高的載流子遷移率，故在I區(qū)可形成高的載流子濃度從而提高二極管的性能。另外，常規(guī)制作固態(tài)等離子pin二極管的P區(qū)與N區(qū)的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對設(shè)備要求高，且與現(xiàn)有工藝不兼容；而采用擴散工藝，雖結(jié)深較深，但同時P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響固態(tài)等離子pin二極管的電學(xué)性能，導(dǎo)致固態(tài)等離子體濃度和分布的可控性差。

通過以下參考附圖的詳細(xì)說明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當(dāng)知道，該附圖僅僅為解釋的目的設(shè)計，而不是作為本發(fā)明的范圍的限定，這是因為其應(yīng)當(dāng)參考附加的權(quán)利要求。還應(yīng)當(dāng)知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。

附圖說明

下面將結(jié)合附圖，對本發(fā)明的具體實施方式進(jìn)行詳細(xì)的說明。

圖1為本發(fā)明實施例的一種可重構(gòu)全息天線的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例的一種GaAs基等離子pin二極管的制作方法流程圖；

圖3為本發(fā)明實施例提供的一種GaAs基等離子pin二極管的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實施例提供的一種GaAs基等離子pin二極管串的結(jié)構(gòu)示意圖；

圖5a-圖5s為本發(fā)明實施例的另一種GaAs基等離子pin二極管的制備方法示意圖；

圖6為本發(fā)明實施例的另一種GaAs基等離子pin二極管的器件結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細(xì)的說明。

本發(fā)明提出了一種用于可重構(gòu)全息天線的GaAs基等離子pin二極管的制備方法。該GaAs基等離子pin二極管是基于絕緣襯底上的鍺(Germanium-On-Insulator，簡稱GeOI)并在Ge上淀積GaAs形成橫向pin二極管，其在加直流偏壓時，直流電流會在其表面形成自由載流子(電子和空穴)組成的固態(tài)等離子體，該等離子體具有類金屬特性，即對電磁波具有反射作用，其反射特性與表面等離子體的微波傳輸特性、濃度及分布密切相關(guān)。

橫向固態(tài)等離子pin二極管等離子可重構(gòu)天線可以是由橫向固態(tài)等離子pin二極管按陣列排列組合而成，利用外部控制陣列中的固態(tài)等離子pin二極管選擇性導(dǎo)通，使該陣列形成動態(tài)固態(tài)等離子體條紋、具備天線的功能，對特定電磁波具有發(fā)射和接收功能，并且該天線可通過陣列中固態(tài)等離子pin二極管的選擇性導(dǎo)通，改變固態(tài)等離子體條紋形狀及分布，從而實現(xiàn)天線的重構(gòu)，在國防通訊與雷達(dá)技術(shù)方面具有重要的應(yīng)用前景。

以下，將對本發(fā)明制備的GaAs基固態(tài)等離子pin二極管的工藝流程作進(jìn)一步詳細(xì)描述。在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。

實施例一

本發(fā)明實施例提出了一種用于可重構(gòu)全息天線的GaAs基等離子pin二極管的制備方法，所述GaAs基等離子pin二極管用于制作可重構(gòu)全息天線。請參見圖1，圖1為本發(fā)明實施例的一種可重構(gòu)全息天線的結(jié)構(gòu)示意圖，所述可重構(gòu)全息天線包括GeOI半導(dǎo)體基片(1)；制作在所述GeOI半導(dǎo)體基片(1)上的第一天線臂(2)和第二天線臂(3)和同軸饋線(4)，所述第一天線臂(2)和所述第二天線臂(3)包括分布在所述同軸饋線(4)兩側(cè)且等長的等離子pin二極管串。所述可重構(gòu)全息天線還包括全息圓環(huán)(14)；所述全息圓環(huán)(14)包括多個等離子pin二極管串(w7)。

本發(fā)明實施例提供的可重構(gòu)全息天線的天線臂由GaAs基等離子pin二極管串組成，而GaAs基等離子pin二極管具有選擇性導(dǎo)通的特點，在外部控件的控制下，GaAs基等離子pin二極管的導(dǎo)通長度可靈活改變，因此天線臂在工作時的有效工作長度也會改變，全息天線的電學(xué)特性也會隨之變化，天線的工作頻率可滿足更多的實際需求，從而實現(xiàn)天線的頻率重構(gòu)。

請參見圖2，圖2為本發(fā)明實施例的一種GaAs基等離子pin二極管的制作方法流程圖，所述制備方法包括步驟：

(a)選取某一晶向的GeOI襯底，在GeOI襯底上淀積GaAs層并設(shè)置隔離區(qū)；

其中，在本步驟中，采用GeOI襯底并在GeOI襯底上淀積GaAs層的原因在于，GaAs材料與Ge的晶格失配特別小，所以在GeOI襯底上上生長GaAs并以此來制備固態(tài)等離子pin二極管會得到性能比較好的器件；且GaAs材料的載流子遷移率比較大，故可提高器件性能。

(b)刻蝕所述襯底形成P型溝槽和N型溝槽，所述P型溝槽和所述N型溝槽的深度小于所述襯底的頂層GaAs的厚度；

(c)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化，這樣做的好處在于：可以防止溝槽側(cè)壁的突起形成電場集中區(qū)域，造成Pi和Ni結(jié)擊穿；對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)，所述第一N型有源區(qū)為沿離子擴散方向距所述N型溝槽側(cè)壁和底部深度小于1微米的區(qū)域，所述第一P型有源區(qū)為沿離子擴散方向距所述P型溝槽側(cè)壁和底部深度小于1微米的區(qū)域；

其中，形成第一有源區(qū)的目的在于：在溝槽的側(cè)壁形成一層均勻的重?fù)诫s區(qū)域，該區(qū)域即為Pi和Ni結(jié)中的重?fù)诫s區(qū)，而第一有源區(qū)的形成具有如下幾個好處，以槽中填入多晶硅作為電極為例說明，第一、避免了多晶硅與GaAs之間的異質(zhì)結(jié)與Pi和Ni結(jié)重合，導(dǎo)致的性能的不確定性；第二、可以利用多晶硅中雜質(zhì)的擴散速度比較快的特性，進(jìn)一步向P和N區(qū)擴散，進(jìn)一步提高P和N區(qū)的摻雜濃度；第三、這樣做防止了在多晶硅工藝過程中，多晶硅生長的不均性造成的多晶硅與槽壁之間形成空洞，該空洞會造成多晶硅與側(cè)壁的接觸不好，影響器件性能。

(d)填充所述P型溝槽和所述N型溝槽，并采用離子注入在所述襯底的頂層GaAs內(nèi)形成第二P型有源區(qū)和第二N型有源區(qū)；以及

(e)在所述襯底上形成引線，以完成所述GaAs基等離子pin二極管的制備。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，請再參見圖1，所述全息圓環(huán)(14)由八段等長的等離子pin二極管串排列形成正八邊形結(jié)構(gòu)，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；

或者，所述全息圓環(huán)(14)由多個等長的等離子pin二極管串構(gòu)成并形成正多邊形結(jié)構(gòu)，所述正多邊形的半徑為所述可重構(gòu)全息天線接收或發(fā)送的電磁波波長的四分之三。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，請再參見圖1，所述可重構(gòu)全息天線還包括制作于所述GeOI半導(dǎo)體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)，所述直流偏置線(5、6、7、8、9、10、11、12)電連接于所述等離子pin二極管串及直流偏置電源之間。

請參見圖3和圖4，圖3為本發(fā)明實施例提供的一種GaAs基等離子pin二極管的結(jié)構(gòu)示意圖；圖4是本發(fā)明實施例提供的一種GaAs基等離子pin二極管串的結(jié)構(gòu)示意圖。所述GaAs基等離子pin二極管包括P+區(qū)(27)、N+區(qū)(26)和本征區(qū)(22)，且還包括第一金屬接觸區(qū)(23)和第二金屬接觸區(qū)(24)；其中，所述第一金屬接觸區(qū)(23)分別電連接所述P+區(qū)(27)與正電壓，所述第二金屬接觸區(qū)(24)分別電連接所述N+區(qū)(26)與負(fù)電壓，以使對應(yīng)GaAs基等離子pin二極管串兩端被施加電壓后其所有GaAs基等離子pin二極管處于正向?qū)顟B(tài)。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，在GeOI襯底上淀積一層GaAs并設(shè)置隔離區(qū)，包括：

(a1)在所述GeOI襯底表面利用MOCVD淀積GaAs層；

(a2)在所述GaAs表面形成第一保護(hù)層；

(a3)利用光刻工藝在所述第一保護(hù)層上形成第一隔離區(qū)圖形；

(a4)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護(hù)層及所述襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層GaAs的厚度；

其中，隔離槽的深度大于等于頂層GaAs的厚度，保證了后續(xù)槽中二氧化硅(SiO₂)與襯底的氧化層的連接，形成完整的絕緣隔離。

(a5)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區(qū)。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，所述第一保護(hù)層包括第一二氧化硅層和第一氮化硅層；相應(yīng)地，步驟(a2)包括：

(a21)在所述GaAs表面生成二氧化硅以形成第一二氧化硅層；

(a22)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。

這樣做的好處在于，利用二氧化硅(SiO₂)的疏松特性，將氮化硅(SiN)的應(yīng)力隔離，使其不能傳導(dǎo)進(jìn)頂層GaAs，保證了頂層GaAs性能的穩(wěn)定；基于氮化硅(SiN)與GaAs在干法刻蝕時的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實現(xiàn)。當(dāng)然，可以理解的是，保護(hù)層的層數(shù)以及保護(hù)層的材料此處不做限制，只要能夠形成保護(hù)層即可。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，步驟(b)包括：

(b1)在所述襯底表面形成第二保護(hù)層；

(b2)利用光刻工藝在所述第二保護(hù)層上形成第二隔離區(qū)圖形；

(b3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護(hù)層及所述襯底以形成所述P型溝槽和所述N型溝槽。

其中，P型溝槽和N型溝槽的深度大于第二保護(hù)層厚度且小于第二保護(hù)層與襯底頂層GaAs厚度之和。優(yōu)選地，該P型溝槽和N型溝槽的底部距襯底的頂層GaAs底部的距離為0.5微米～30微米，形成一般認(rèn)為的深槽，這樣在形成P型和N型有源區(qū)時可以形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的Pi與Ni結(jié)，以利于提高i區(qū)等離子體濃度。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，所述第二保護(hù)層包括第二二氧化硅層和第二氮化硅層；相應(yīng)地，步驟(b1)包括：

(b11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層；

(b12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。

這樣做的好處類似于第一保護(hù)層的作用，此處不再贅述。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，在步驟(c)中，所述對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)，包括：

(c1)光刻所述P型溝槽和所述N型溝槽；

(c2)采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽分別注入P型雜質(zhì)和N型雜質(zhì)以形成第一P型有源區(qū)和第一N型有源區(qū)；

(c3)去除光刻膠。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，步驟(d)包括：

(d1)利用多晶硅填充所述P型溝槽和所述N型溝槽；其中，填充溝槽的材料也可以為金屬、重?fù)诫s多晶硅鍺或重?fù)诫s硅，此處優(yōu)選為多晶硅。

(d2)平整化處理所述襯底后，在所述襯底上形成多晶硅層；

(d3)光刻所述多晶硅層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成第二P型有源區(qū)和第二N型有源區(qū)且同時形成P型接觸區(qū)和N型接觸區(qū)；

(d4)去除光刻膠；

(d5)利用濕法刻蝕去除所述P型接觸區(qū)和所述N型接觸區(qū)以外的所述多晶硅層。

進(jìn)一步地，在上述實施例的基礎(chǔ)上，步驟(e)包括：

(e1)在所述襯底上生成二氧化硅；

(e2)利用退火工藝激活有源區(qū)中的雜質(zhì)；

(e3)在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

(e4)鈍化處理并光刻PAD以形成所述等離子pin二極管。

本發(fā)明提供的GaAs基等離子pin二極管的制備方法具備如下優(yōu)點：

(1)pin二極管所使用的GaAs材料，由于其高遷移率和大載流子壽命的特性，能有效提高了pin二極管的固態(tài)等離子體濃度；

(2)pin二極管采用在GeOI襯底上淀積GaAs，GaAs材料與Ge的晶格失配特別小，避免了直接在二氧化硅上生成GaAs造成的界面缺陷；

(3)pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的實現(xiàn)很好的可控性；

(4)pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例二

請參見圖5a-圖5s，圖5a-圖5s為本發(fā)明實施例的另一種GaAs基等離子pin二極管的制備方法示意圖，在上述實施例一的基礎(chǔ)上，以制備溝道長度為22nm(固態(tài)等離子區(qū)域長度為100微米)的GaAs基固態(tài)等離子pin二極管為例進(jìn)行詳細(xì)說明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖5a所示，選取(100)晶向的GeOI襯底片101，并利用MOCVD方法在頂層Ge上淀積GaAs層102，摻雜類型為p型，摻雜濃度為10¹⁴cm^-3，頂層GaAs的厚度為50μm；

(1b)如圖5b所示，采用化學(xué)氣相沉積(Chemical vapor deposition，簡稱CVD)的方法，在GaAs上淀積一層40nm厚度的第一SiO₂層201；

(1c)采用化學(xué)氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si₃N₄/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖5c所示，通過光刻工藝在上述保護(hù)層上形成隔離區(qū)，濕法刻蝕隔離區(qū)第一Si₃N₄/SiN層202，形成隔離區(qū)圖形；采用干法刻蝕，在隔離區(qū)形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖5d所示，光刻隔離區(qū)之后，采用CVD的方法，淀積SiO₂ 401將該深隔離槽填滿；

(2c)如圖5e所示，采用化學(xué)機械拋光(Chemical Mechanical Polishing，簡稱CMP)方法，去除表面第一Si₃N₄/SiN層202和第一SiO₂層201，使襯底表面平整；

步驟3，P、N區(qū)深槽制備步驟：

(3a)如圖5f所示，采用CVD方法，在襯底上連續(xù)淀積延二層材料，第一層為300nm厚度的第二SiO₂層601，第二層為500nm厚度的第二Si₃N₄/SiN層602；

(3b)如圖5g所示，光刻P、N區(qū)深槽，濕法刻蝕P、N區(qū)第二Si₃N₄/SiN層602和第二SiO₂層601，形成P、N區(qū)圖形；采用干法刻蝕，在P、N區(qū)形成寬4μm，深5μm的深槽701，P、N區(qū)槽的長度根據(jù)在所制備的天線中的應(yīng)用情況而確定；

(3c)如圖5h所示，在850℃下，高溫處理10分鐘，氧化槽內(nèi)壁形成氧化層801，以使P、N區(qū)槽內(nèi)壁平整；

(3d)如圖5i所示，利用濕法刻蝕工藝去除P、N區(qū)槽內(nèi)壁的氧化層801。

步驟4，P、N接觸區(qū)制備步驟：

(4a)如圖5j所示，光刻P區(qū)深槽，采用帶膠離子注入的方法對P區(qū)槽側(cè)壁進(jìn)行p⁺注入，使側(cè)壁上形成薄的p⁺有源區(qū)1001，濃度達(dá)到0.5×10²⁰cm^-3，除掉光刻膠；

(4b)光刻N區(qū)深槽，采用帶膠離子注入的方法對N區(qū)槽側(cè)壁進(jìn)行n⁺注入，使側(cè)壁上形成薄的n⁺有源區(qū)1002，濃度達(dá)到0.5×10²⁰cm^-3，除掉光刻膠；

(4c)如圖5k所示，采用CVD的方法，在P、N區(qū)槽中淀積多晶硅1101，并將溝槽填滿；

(4d)如圖5l所示，采用CMP，去除表面多晶硅1101與第二Si₃N₄/SiN層602，使表面平整；

(4e)如圖5m所示，采用CVD的方法，在表面淀積一層多晶硅1301，厚度為200～500nm；

(4f)如圖5n所示，光刻P區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行p⁺注入，使P區(qū)有源區(qū)摻雜濃度達(dá)到0.5×10²⁰cm^-3，去除光刻膠，形成P接觸1401；

(4g)光刻N區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行n⁺注入，使N區(qū)有源區(qū)摻雜濃度為0.5×10²⁰cm^-3，去除光刻膠，形成N接觸1402；

(4h)如圖5o所示，采用濕法刻蝕，刻蝕掉P、N接觸區(qū)以外的多晶硅1301，形成P、N接觸區(qū)；

(4i)如圖5p所示，采用CVD的方法，在表面淀積SiO₂1601，厚度為800nm；

(4j)在1000℃，退火1分鐘，使離子注入的雜質(zhì)激活、并且推進(jìn)多晶硅中雜質(zhì)；

步驟5，構(gòu)成PIN二極管步驟：

(5a)如圖5q所示，在P、N接觸區(qū)光刻引線孔1701；

(5b)如圖5r所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1801，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖5s所示，淀積Si₃N₄/SiN形成鈍化層1901，光刻PAD，形成PIN二極管，作為制備固態(tài)等離子天線材料。

本實施例中，上述各種工藝參數(shù)均為舉例說明，依據(jù)本領(lǐng)域技術(shù)人員的常規(guī)手段所做的變換均為本申請之保護(hù)范圍。

本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的pin二極管，首先，所使用的GaAs材料，由于其高遷移率和大載流子壽命的特性，提高了pin二極管的固態(tài)等離子體濃度；另外，pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的可控性增強，有利于制備出高性能的等離子天線；再次，本發(fā)明制備的應(yīng)用于固態(tài)等離子可重構(gòu)天線的pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

實施例三

請參照圖6，圖6為本發(fā)明實施例的另一種GaAs基等離子pin二極管的器件結(jié)構(gòu)示意圖。該等離子pin二極管采用上述如圖2所示的制備方法制成，具體地，該等離子pin二極管在GeOI襯底301上制備形成，且pin二極管的P區(qū)305、N區(qū)306以及橫向位于該P區(qū)305和該N區(qū)306之間的I區(qū)均位于襯底的頂層GaAs302內(nèi)。其中，該pin二極管可以采用STI深槽隔離，即該P區(qū)305和該N區(qū)306外側(cè)各設(shè)置有一隔離槽303，且該隔離槽303的深度大于等于頂層GaAs的厚度。另外，該P區(qū)305和該N區(qū)306在沿襯底方向可以分別對應(yīng)包括一薄層P型有源區(qū)307和一薄層N型有源區(qū)304。

綜上所述，本文中應(yīng)用了具體個例對本發(fā)明固態(tài)等離子pin二極管及其制備方法的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制，本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求為準(zhǔn)。