優(yōu)先權主張及相關專利申請案

此非臨時申請案主張基于以下先前美國臨時專利申請案的優(yōu)先權：(i)“運用共同漏極雙源極結構來實現(xiàn)溫度、電流監(jiān)測連同電流感測集成而不添加除極低中間范圍電壓電力fet技術中的固有fet自身之外的任何更多組件(enablingtemperature,currentmonitoringalongwithcurrentsensingintegrationwithoutaddinganymorecomponentsotherthanintrinsicfetitselfinextremelylowmid-rangevoltagepowerfettechnologywithcommondraindualsourcestructure)”，申請案號為62/270,359，2015年12月21日提出申請；及(ii)“運用共同漏極雙源極結構來實現(xiàn)溫度、電流監(jiān)測連同電流感測集成而不添加除極低中間范圍電壓電力fet技術中的固有fet自身之外的任何更多組件(enablingtemperature,currentmonitoringalongwithcurrentsensingintegrationwithoutaddinganymorecomponentsotherthanintrinsicfetitselfinextremelylowmid-rangevoltagepowerfettechnologywithcommondraindualsourcestructure)”，申請案號為62/294,483，2016年2月12日提出申請；所述兩個申請案以大衛(wèi)·j·鮑德溫(davidj.baldwin)、加里·尤金·多姆(garyeugenedaum)、西蒙·約翰·莫洛伊(simonjohnmolloy)及阿比德爾·拉赫曼(abidurrahman)的名義提出申請，所述兩個申請案特此以全文引用的方式并入。

所揭示實施例一般來說涉及電力裝置的領域。更明確地說且不以任何限制方式，本發(fā)明涉及具有集成傳感器的電力場效應晶體管(fet)及制造方法。

背景技術：

電力fet用于控制到負載的電力供應且經(jīng)設計以在給定電壓及電流范圍內運行，在一個實例中，所述負載可為汽車中的各種燈及控制件。期望能夠監(jiān)測fet上的可致使裝置發(fā)生故障或被損壞的各種狀況。優(yōu)選地，可在不添加裝置的成本或不耗費裝置上的大量有用有效面積的情況下監(jiān)測這些狀況。

技術實現(xiàn)要素：

所揭示實施例實施利用垂直結構來實現(xiàn)低漏極電阻及高擊穿電壓兩者的電力fet。溫度感測、高度準確電流感測及高電流故障感測全部運用使用基于基本fet結構的變化形式的集成傳感器而實現(xiàn)，從而允許在不添加工藝步驟或不需要額外掩模的情況下集成這些傳感器。

在一個方面中，揭示半導體裝置的一實施例。所述半導體裝置包含：襯底，其包括半導體；電力場效應晶體管(fet)；集成感測fet，其測量與所述電力fet上的負載電流成比例的第一電流；集成高電流故障傳感器，其測量跨越所述電力fet的漏極的電壓；及集成溫度傳感器，其測量與所述電力fet的溫度成比例的電壓；其中所述電力fet具有第一結構，所述第一結構包括：第一導電性類型的漏極觸點區(qū)域，其安置于所述襯底中；所述第一導電性類型的漏極漂移區(qū)域，其安置于所述漏極觸點區(qū)域上方；經(jīng)摻雜多晶硅溝槽，其安置于所述漏極漂移區(qū)域中；與所述第一導電性類型相反的第二導電性類型的主體區(qū)域，其安置于所述經(jīng)摻雜多晶硅溝槽之間；源極區(qū)域，其安置于所述經(jīng)摻雜多晶硅溝槽的橫向側上且與所述主體區(qū)域接觸；及源極觸點溝槽，其與所述源極區(qū)域且與所述經(jīng)摻雜多晶硅溝槽接觸。

在另一方面中，揭示形成半導體裝置的方法的一實施例。所述方法包含：在半導體襯底上界定電力場效應晶體管(fet)區(qū)域、感測fet區(qū)域、溫度傳感器區(qū)域及高電流故障傳感器區(qū)域；在所述半導體襯底中形成第一導電性類型的漏極觸點區(qū)域且形成上覆在所述漏極觸點區(qū)域上的所述第一導電性類型的漂移區(qū)域；在所述漂移區(qū)域中形成深溝槽經(jīng)摻雜多晶硅區(qū)域；在除所述高電流故障區(qū)域之外的所有區(qū)域中形成主體區(qū)域，所述主體區(qū)域位于所述深溝槽經(jīng)摻雜多晶硅區(qū)域之間；形成上覆在所述主體區(qū)域上的柵極；在所述柵極上形成側壁間隔件；在相應柵極與深溝槽經(jīng)摻雜多晶硅區(qū)域之間形成所述第一導電性類型的源極區(qū)域；及形成與所述源極區(qū)域且與所述深溝槽經(jīng)摻雜多晶硅區(qū)域中的多晶硅層接觸的源極觸點溝槽且在所述半導體裝置的表面上沉積金屬化層，其中所述溫度傳感器區(qū)域中的柵極與源極短接在一起，且進一步地，其中所述高電流故障傳感器區(qū)域中的柵極與漏極短接在一起。

附圖說明

在附圖中的各圖中以實例方式且不以限制方式圖解說明本發(fā)明的實施例，在附圖中，相似元件符號指示類似元件。應注意，對本發(fā)明中的“一”或“一個”實施例的不同提及未必是對相同實施例的提及，且此等提及可意指至少一者。此外，當結合一實施例描述一特定特征、結構或特性時，應認為：無論是否明確描述，結合其它實施例實現(xiàn)此特征、結構或特性在所屬領域的技術人員的知識范圍內。

附圖并入到本說明書中并形成本說明書的一部分以圖解說明本發(fā)明的一或多個示范性實施例。從結合所附權利要求書且參考所附圖式各圖所做出的以下具體實施方式將理解本發(fā)明的各種優(yōu)點及特征，在圖式中：

圖1a描繪根據(jù)本發(fā)明的實施例的電力fet及相關聯(lián)控制器的實例性示意圖；

圖1b描繪根據(jù)本發(fā)明的實施例的雙溝道共同漏極電力fet的實例性示意圖；

圖2a描繪含有圖1b的雙溝道共同漏極fet的半導體芯片；

圖2b描繪圖2a的半導體芯片的一個邊緣的特寫及識別沿下部fet的邊緣的元件的示意圖；

圖3圖解說明根據(jù)本發(fā)明的實施例的用于準確電流感測的集成感測fet的布局；

圖4a圖解說明根據(jù)本發(fā)明的實施例的集成溫度傳感器的示意圖；

圖4b圖解說明根據(jù)本發(fā)明的實施例的集成溫度傳感器的布局；

圖5a圖解說明根據(jù)本發(fā)明的實施例的集成高電流故障模式傳感器的示意圖；

圖5b圖解說明根據(jù)本發(fā)明的實施例的集成高電流故障模式傳感器的布局；

圖5c圖解說明根據(jù)本發(fā)明的實施例的跨越其的電壓降由集成高電流故障模式傳感器測量的電路；且

圖6描繪根據(jù)本發(fā)明的實施例的形成電力fet及傳感器的方法。

具體實施方式

現(xiàn)在將參考附圖詳細描述本發(fā)明的特定實施例。在本發(fā)明的實施例的以下詳細說明中，陳述眾多特定細節(jié)以提供對本發(fā)明的較透徹理解。然而，所屬領域的技術人員將明了，可在不具有這些特定細節(jié)的情況下實踐本發(fā)明。在其它例子中，未詳細描述眾所周知的特征以避免使本說明不必要地復雜化。

參考圖1a，展示系統(tǒng)100a，所述系統(tǒng)向負載(未具體展示)提供受控制電力。電力fet102是接收vin及提供vout的控制電力供應的開關。電力fet102用于在其中負載電流可在從約100毫安到約15安培的范圍內變化且初始涌入電流可高達90安培的環(huán)境中工作。介于200安培到300安培的范圍內的較高電流可指示其中應關閉電力fet102的故障狀況。為管理寬范圍的負載電流，控制器104需要關于穿過電力fet102的電流的極準確信息。能夠準確地測量此寬范圍的電流的傳感器可無法檢測更高故障狀況。另外，由于高涌入電流，因此電力fet102上的溫度可極迅速地上升。為避免超過安全操作溫度，需要監(jiān)測此芯片上溫度。

控制器104既負責管理電力fet102對改變的負載狀況的響應，且還負責監(jiān)測可致使電力fet102故障或被損壞的故障狀況，例如前述高溫及高電流故障狀況。控制器104經(jīng)連接以接收來自電力fet102的傳感器輸入且還使用柵極信號106來控制電力fet102的柵極。在此實施例中，控制器104接收關于溫度108、負載電流110及電流故障狀況112的信號。

圖1b圖解說明電路100b的示意圖，在此實施例中，所述電路是雙溝道共同漏極電力fet，例如單個芯片120上并排的兩個電力fet。柵極接觸墊122a、122b控制兩個主要fet124a、124b及引導fet130a、130b的柵極，主要fet124a、124b在漏極墊drn126上接收vin且在相應源極墊outsenx128a、128b上提供vout，且引導fet130a、130b在對應墊isenx132a、132b上提供對穿過每一相應fet的負載電流的準確測量。溫度傳感器134a、134b各自構建為fet，但具有彼此短接的源極及柵極；接著將所有fet中所形成的固有主體二極管用作溫度傳感器以在墊dx136a、136b上提供溫度數(shù)據(jù)。跨越電力fet102的襯底的電壓在墊drnsenx138a、138b處進行測量且用于高電流故障檢測。

圖2a展示芯片200a的俯視圖，所述芯片包含兩個金屬氧化物硅fet(mosfet)及其相應引腳。所屬領域的技術人員將認識到，名稱mosfet用于包含可利用除金屬之外的導體、除氧化物之外的電介質及除經(jīng)摻雜硅之外的半導體但遵循相同一般原理的技術。圖2b展示此芯片的右手側的放大形式及針對下部電力fet而闡釋其上所展示的引腳的示意圖。在這些圖中，電力fet1占據(jù)芯片200a的上部半體且電力fet2占據(jù)芯片200a的下部半體。圖2b的右側的示意圖圖解說明電力fet2的接觸墊，所述接觸墊是電力fet1的接觸墊的鏡像。在此示意圖中，可見，柵極墊引腳202最接近fet1與fet2之間的邊界；源極引腳204是下一個，接著為來自引導fet的isenx引腳206、供與高電流故障檢測一起使用的drnsenx208及溫度感測引腳dx210。將理解，還可使用這些引腳的其它布置。

圖3到5描繪根據(jù)本發(fā)明的實施例的穿過傳感器中的每一者的橫截面。注意，這些圖的最右邊邊緣位于芯片的邊緣處。圖3描繪穿過引導fet300的橫截面，圖3還圖解說明主要fet的布局，這是因為引導fet300是主要fet的按比例縮小的版本。在一個實施例中，主要fet與引導fet的比率為約5000:1。因此，雖然引導fet300可含有此圖中所圖解說明的小數(shù)目個單元，但主要fet將具有成千上萬個相同單元。控制器104接收引導fet300的輸出，且在知曉主要fet與引導fet之間的比率的情況下，借此能夠在不從主要fet上的實際負載進行汲取的情況下確定主要fet正攜載的電流。

漏極302形成于經(jīng)重摻雜襯底中，所述經(jīng)重摻雜襯底在本實例中為n++。將理解，所述實例揭示n型mosfet，但p型mosfet可通過反轉各種區(qū)域的摻雜而形成。經(jīng)輕摻雜外延層304形成漏極漂移區(qū)域，在所述漏極漂移區(qū)域中，形成有深溝槽306。深溝槽306內襯有內襯氧化物308且填充有經(jīng)摻雜多晶硅310以形成減小鄰近半導體區(qū)域(例如，漏極漂移區(qū)域)中的電場的降低表面場(resurf)區(qū)域。n+源極區(qū)域312位于深溝槽306的一側上，且p-主體區(qū)域314位于鄰近源極區(qū)域312處。在所揭示實施例中，p+區(qū)域316位于鄰近深溝槽306處且位于源極區(qū)域312下方。p+區(qū)域316允許從源極觸點溝槽324到p-主體區(qū)域314的良好接觸。如果p+區(qū)域316不提供到p-主體314的穩(wěn)健連接且不提供低觸點電阻(rc)，那么允許p-主體314浮動，此可允許接通寄生n-p-n雙極晶體管(源極402到p-主體314到n-外延層304)。

可為wsix/poly結構的柵極318上覆在p-主體區(qū)域314上。柵極318具有電介質側壁320，且層間電介質(ild)322覆蓋感測fet300的不接收金屬觸點的那些表面。源極觸點溝槽324內襯有導電勢壘(例如，tin勢壘326)且填充有金屬層328，所述金屬層在所揭示實施例中為鋁。源極觸點溝槽324橫向接觸源極區(qū)域312且還接觸深溝槽306中的多晶硅層310。引導fet是將與跨越電力fet的電流成比例的電流從漏極302傳遞到源極312的功能完善fet。

圖4a到4b以示意圖(400a)形成及以橫截面(400b)形式圖解說明溫度傳感器400。已知，二極管可用于感測由于其正向電壓隨溫度的改變而發(fā)生的改變所致的溫度，其中溫度與所施加電壓之間存在幾乎線性關系。申請人已使用用以連接兩個元件的源極金屬系件410將晶體管400的源極402與柵極404短接在一起而非在本申請案中形成真實二極管。接著，使用形成于柵極404與漏極406之間的固有二極管408來監(jiān)測電力fet102中的溫度。在布局400b中可見，除從柵極到源極的連接410之外，溫度傳感器400幾乎等同于引導fet300。盡管此圖中未明確看到，但將理解，共同控制柵極404且到單個柵極404的觸點影響所有柵極404。使用因此形成的主體二極管，控制器104能夠經(jīng)由指示電力fet的溫度的溫度傳感器400接收電壓信息。

如先前所提及，盡管感測fet300可用于檢測正從電力mosfet102汲取的負載電流，但感測fet300無法用于檢測高得多的電流故障狀況。替代地，申請人使用基于電力mosfet102的設計的另一變化形式來監(jiān)測電流故障。

圖5a到5b以示意圖(500a)形成及以橫截面(500b)形式兩者圖解說明高電流故障傳感器500。高電流故障傳感器500在兩個方面不同于感測fet300。首先，如示意圖500a中可見，此傳感器的柵極504與漏極506短接在一起。此短路在橫截面500b中展示為漏極金屬系件510。另外，在橫截面500b中可見，高電流故障傳感器500中缺少p-主體314。將理解，在不具有主體314的情況下，高電流故障傳感器500不再操作為fet，而是可替代地用于確定跨越大漏極區(qū)域的電壓降及其固有電阻。圖5c圖解說明襯底不充當單個集總感測電阻器，而是包含作為電阻器的三維硅襯底(在此申請案中，兩個fet的共用漏極襯底)，可測量跨越所述電阻器的電壓降。因此，高電流故障傳感器500是給控制器104提供漏極電壓感測的開爾文(kelvin)連接引腳。由于控制器104將知曉跨越整個fet的襯底的電阻且可獲得電壓降，因此控制器104可使用v＝ir以簡明方式確定電流。使用高電流故障傳感器500，控制器104可極迅速地檢測高電流故障狀況且用于在可發(fā)生任何損壞之前關斷fet102。

公開為第2013/0193502號美國專利申請公開案(其以引用的方式并入本文中)的相關申請案具有與本申請案稍微不同的布局，但使用類似工藝來形成電力fet。公開案2013/0193502中提供完整工藝及對所述工藝中的不同階段的圖解，但本文中為方便起見僅提供縮短版本。圖6揭示形成所揭示電力mosfet裝置的方法，所述所揭示電力mosfet裝置具有用以測量電流的集成引導fet、集成溫度傳感器及集成高電流故障傳感器。

所述方法通過在半導體襯底上界定(605)電力fet區(qū)域、引導fet區(qū)域206、溫度傳感器區(qū)域210及高電流故障區(qū)域208而開始。從圖2a可見，大部分半導體用作電力fet區(qū)域，其中小得多的面積經(jīng)界定用于三個傳感器區(qū)域。在一個實施例中，半導體襯底是硅晶片。漏極觸點區(qū)域302形成(610)于半導體襯底中且具有第一導電性類型。在實例性實施例中，n型漏極觸點區(qū)域形成于襯底的頂部表面下方。漏極觸點區(qū)域可具有1×10¹⁸/cm³到1×10²¹/cm³的摻雜密度且可通過離子植入工藝或爐內擴散工藝形成于襯底的現(xiàn)有頂部表面處。

形成(615)上覆在漏極觸點區(qū)域上且延伸到襯底的頂部表面的漂移區(qū)域304，所述漂移區(qū)域還具有第一導電性類型，例如n型。漂移區(qū)域可通過半導體材料在漏極觸點區(qū)域上的外延生長而形成。漂移區(qū)域的厚度及摻雜密度可取決于mosfet的操作電壓。以下表1提供針對不同狀況而設計的漂移區(qū)域的實例參數(shù)：

表1

漂移區(qū)域中的摻雜可在外延生長期間通過原位摻雜而形成或在熱驅動操作期間通過離子植入及后續(xù)擴散而形成。

所述方法接下來在漂移區(qū)域中形成(620)深溝槽經(jīng)摻雜多晶硅區(qū)域306，所述深溝槽經(jīng)摻雜多晶硅區(qū)域可形成resurf區(qū)域。此工藝可包含(例如)通過在襯底上方形成電介質材料層并使用光致抗蝕劑蝕刻掩模來圖案化所述電介質材料層而在襯底上方形成溝槽蝕刻硬掩模。溝槽蝕刻硬掩?？砂?0納米到30納米的經(jīng)熱生長二氧化硅以及200納米到300納米的經(jīng)沉積二氧化硅。溝槽蝕刻硬掩模可使用反應離子蝕刻(rie)工藝或使用緩沖含水氫氟酸的濕法蝕刻而圖案化。通過移除溝槽蝕刻硬掩模所暴露的區(qū)中的外延材料而在漂移區(qū)域中形成深溝槽經(jīng)摻雜多晶硅區(qū)域。深溝槽經(jīng)摻雜多晶硅區(qū)域可為0.6微米到1.5微米寬，且間隔達1.5微米到3.5微米。經(jīng)摻雜多晶硅溝槽的底部可比漏極觸點區(qū)域高(例如)半微米到一微米。深溝槽經(jīng)摻雜多晶硅區(qū)域可使用rie工藝而形成，所述rie工藝在溝槽的側壁上形成聚合物同時蝕刻溝槽的底部，以維持幾乎恒定溝槽寬度。隨后可移除溝槽蝕刻硬掩模。

電介質材料溝槽襯里308形成于深溝槽經(jīng)摻雜多晶硅區(qū)域中且還可延伸到在襯底的頂部表面上方。針對經(jīng)設計以在30伏特下操作的中等電壓mosfet，溝槽襯里可包含(例如)50納米的經(jīng)熱生長二氧化硅(其接觸襯底)及200納米的經(jīng)沉積二氧化硅(其使用化學氣相沉積(cvd)工藝而形成)。經(jīng)設計以在200伏特下操作的中等電壓mosfet可具有擁有150納米的經(jīng)熱生長二氧化硅(其接觸襯底)及800納米的cvd二氧化硅的溝槽襯里。

接著用導電材料填充深溝槽經(jīng)摻雜多晶硅區(qū)域。在一個實施例中，此導電材料是通過在低壓反應器內于介于580℃到650℃之間的溫度下熱分解硅烷氣體而形成于深溝槽經(jīng)摻雜多晶硅區(qū)域中的多晶硅310?；蛘撸瑢щ姴牧峡砂ㄟ^在低壓反應器內于低于580℃的溫度下熱分解硅烷氣體而形成的非晶硅。n型摻雜劑(例如磷)或p型摻雜劑(例如硼)以8×10¹⁴/cm²到1×10¹⁶/cm²的劑量植入到多晶硅中。熱驅動操作使摻雜劑擴散到深溝槽經(jīng)摻雜多晶硅區(qū)域中的多晶硅中。替代地，在使用適當摻雜劑試劑的形成期間可將多晶硅摻雜達所要水平。隨后可從深溝槽經(jīng)摻雜多晶硅區(qū)域中的溝槽襯里的頂部表面移除不想要多晶硅，使得所述頂部表面與襯底的頂部表面大致共面或稍低于襯底的頂部表面。

一旦形成深溝槽經(jīng)摻雜多晶硅區(qū)域，所述方法便在除高電流故障傳感器區(qū)域之外的所有區(qū)域中形成(625)主體區(qū)域314。在一個實施例中，形成主體植入掩模以暴露柵極與深溝槽經(jīng)摻雜多晶硅區(qū)域之間的區(qū)域。在實例性實施例中，p型摻雜劑(例如硼)以3×10¹³/cm²到2×10¹⁴/cm²的劑量植入到鄰近于深溝槽經(jīng)摻雜多晶硅區(qū)域的襯底中以形成主體所植入?yún)^(qū)域。主體植入掩模在植入p型摻雜劑之后被移除且可使用氧灰化、接著運用過氧化氫與硫酸的含水混合物進行濕法清除。熱驅動工藝使p型摻雜劑擴散到主體所植入?yún)^(qū)域中并激活所述p型摻雜劑以形成主體區(qū)域。熱驅動工藝可包含將襯底在1100℃下持續(xù)加熱90分鐘或等效條件，舉例來說，在1125℃下持續(xù)加熱50分鐘或在1050℃下持續(xù)加熱270分鐘。

所述方法接著形成(630)上覆在主體區(qū)域上的柵極318。應注意，盡管未在高電流故障傳感器區(qū)域中形成主體區(qū)域，但柵極形成于此區(qū)域中且上覆在其中通常已放置主體區(qū)域的區(qū)域上。在一個實施例中，形成柵極包含在襯底的頂部表面上形成柵極電介質層。在形成柵極電介質層之前可執(zhí)行清除蝕刻(其可為使用稀氫氟酸的濕法蝕刻)以移除襯底上的任何不想要氧化物。針對經(jīng)設計以在30伏特下操作的中等電壓mosfet，柵極電介質層可為80納米到85納米的經(jīng)熱生長二氧化硅，且針對經(jīng)設計以在200伏特下操作的中等電壓mosfet，柵極電介質層可為540納米到560納米的經(jīng)熱生長二氧化硅。柵極電介質層可包含一或多個其它電介質材料(例如氮氧化硅或氧化鉿)層。

以在柵極電介質層上方形成柵極材料層而繼續(xù)柵極的形成。所述柵極材料層可包含100納米到200納米的多晶硅且還可包含多晶硅上的金屬硅化物層，例如100納米到200納米的硅化鎢。用于柵極材料層的其它材料在所揭示方法的范圍內。帽蓋電介質層可形成于柵極材料層上方。帽蓋電介質層可包含通過等離子體增強化學氣相沉積(pecvd)工藝而形成的50納米到150納米的二氧化硅。柵極蝕刻掩模形成于帽蓋電介質層上方；柵極蝕刻掩?？砂庵驴刮g劑、抗反射層及/或硬掩模層。柵極蝕刻工藝從柵極材料層移除不想要材料以形成如各圖中所展示的柵極。

接著在柵極上形成(635)側壁間隔件318。所述側壁間隔件可通過以下方式而形成：在半導體裝置的現(xiàn)有頂部表面上方形成50納米到100納米厚的二氧化硅保形層，及使用各向異性蝕刻工藝(例如rie工藝)將二氧化硅從水平表面移除。

在相應柵極與深溝槽經(jīng)摻雜多晶硅區(qū)域之間形成(640)具有第一導電性類型的源極區(qū)域312。源極區(qū)域的形成可以在半導體裝置的現(xiàn)有頂部表面上方運用小于100兆帕(mpa)的應力形成屏蔽氧化物層而開始。屏蔽氧化物層可包含使用pecvd工藝或低壓化學氣相沉積(lpcvd)工藝而形成的10納米到30納米的二氧化硅。

源極植入掩模形成于半導體裝置上，且源極植入工藝將n型摻雜劑(例如磷及/或砷)植入到相應柵極與深溝槽經(jīng)摻雜多晶硅區(qū)域之間的襯底中以形成源極所植入?yún)^(qū)域。源極植入工藝可包含以8×10¹⁴/cm²到1×10¹⁶/cm²的劑量及20kev到70kev的能量植入砷。隨后，移除源極植入掩模。通過源極退火操作而擴散并激活源極所植入?yún)^(qū)域中的n型摻雜劑以形成n型源極區(qū)域。源極區(qū)域在柵極側壁間隔件下方延伸。源極退火操作可包含在氮氣環(huán)境中將襯底在1000℃下持續(xù)加熱20分鐘或等效退火條件，舉例來說，在1050℃下持續(xù)加熱5分鐘或在975℃下持續(xù)加熱40分鐘。

形成(645)源極觸點溝槽324。這些源極觸點溝槽與源極區(qū)域且與深溝槽經(jīng)摻雜多晶硅區(qū)域中的多晶硅層接觸。在半導體裝置的現(xiàn)有頂部表面上方形成層間電介質(ild)層。所述ild可包含(例如)使用pecvd工藝而形成的70納米到200納米的二氧化硅。在ild上方形成源極觸點蝕刻掩模。在一個實施例中，源極觸點蝕刻掩模暴露沿深溝槽經(jīng)摻雜多晶硅區(qū)域的區(qū)域及襯底的直接鄰接深溝槽經(jīng)摻雜多晶硅區(qū)域的部分。源極觸點蝕刻工藝從ild、襯底、溝槽襯里及深溝槽經(jīng)摻雜多晶硅區(qū)域移除材料以形成源極觸點溝槽。源極觸點溝槽延伸到低于襯底的頂部表面200納米到400納米處且暴露源極觸點溝槽的一側上的源極區(qū)域并暴露源極觸點溝槽的底部上的深溝槽經(jīng)摻雜多晶硅區(qū)域。形成源極觸點溝槽以暴露源極區(qū)域及深溝槽經(jīng)摻雜多晶硅區(qū)域有利地減小mosfet所需的面積。在源極觸點蝕刻之后植入p+區(qū)域316，從而允許到p-主體314的低電阻觸點。

在半導體裝置的表面上沉積(650)金屬化層328以形成觸點金屬堆疊。觸點金屬化工藝可以在半導體裝置的現(xiàn)有頂部表面上形成接觸源極區(qū)域及深溝槽經(jīng)摻雜多晶硅區(qū)域的鈦襯里而開始。鈦襯里可為通過濺鍍工藝而形成的25納米到50納米厚。使用反應性濺鍍工藝在鈦層上形成第一氮化鈦層。第一氮化鈦層180可為15納米到30納米厚。將鈦層及第一氮化鈦層加熱(例如)到700℃到740℃持續(xù)20秒到60秒，以形成到源極區(qū)域及深溝槽經(jīng)摻雜多晶硅區(qū)域的歐姆接觸。

使用cvd工藝在第一氮化鈦層上形成8納米到15納米厚的第二氮化鈦層以提供保形層。使用反應性濺鍍工藝在第二氮化鈦層上形成15納米到30納米厚的第三氮化鈦層。在觸點金屬堆疊上形成源極金屬層，在一個實施例中，所述源極金屬層為2微米到5微米的經(jīng)濺鍍鋁。(例如)使用蝕刻掩模及反應離子蝕刻工藝而圖案化源極金屬層及觸點金屬堆疊。這些經(jīng)組合金屬化層將溫度傳感器區(qū)域中的柵極與源極短接在一起且還將高電流故障傳感器區(qū)域中的柵極與漏極短接在一起。

所揭示實施例僅使用基于固有fet的變化形式而不具有其它額外組件，且可提供以下各項中的一或多者：

●在電力fet局部的溫度傳感器使用fet的主體二極管來獲得真實峰值溫度信息；

●高電流故障檢測使用垂直漏極電阻作為傳感器；

●準確電流感測電流；及

●小解決方案大小使用共同漏極結構以極低接通電阻(例如8mω)支持雙溝道模式。

盡管已詳細展示及描述各種實施例，但權利要求書不限于任何特定實施例或實例。上述具體實施方式中沒有一者應視為暗示任何特定組件、元件、步驟、動作或功能是必要的，使得其必須包含于權利要求書的范圍中。以單數(shù)形式對一元件的提及不打算意指“一個且僅一個”(除非明確陳述為如此)，而是指“一或多個”。所屬領域的技術人員已知的上文所描述的實施例中的元件的所有結構及功能等效物以引用方式明確并入本文中且打算由本發(fā)明權利要求書囊括。因此，所屬領域的技術人員將認識到，本文中所描述的示范性實施例可在下文所附權利要求書的精神及范圍內以各種修改及變更形式實踐。