本發(fā)明涉及顯示裝置及顯示裝置的制造方法。

背景技術：

使用有機發(fā)光二極管(oled)顯示圖像的顯示裝置被提出(參見日本專利申請?zhí)亻_no.2007－114425和2013－200580號公報)。在此，將oled的顯示裝置簡稱為顯示裝置。

顯示裝置包括多個像素配置成矩形圖案的顯示區(qū)域。在彩色顯示裝置的情況下，例如，一個像素包括總共三個子像素，具體地，像素包括一個紅色子像素、一個藍色子像素以及一個綠色子像素。

各子像素包括控制供給到有機發(fā)光元件的電流的像素電路。有機發(fā)光元件以基于像素電路供給的電流的亮度發(fā)光。在顯示區(qū)域顯示一個畫面期間，有機發(fā)光元件繼續(xù)發(fā)光。

像素電路為了使有機發(fā)光元件以與圖像信號相對應的亮度發(fā)光，將與圖像信號相對應的電流供給到有機發(fā)光元件。

存在與圖像信號相對應的電流和實際上供給到有機發(fā)光元件的驅動電流相互不一致的情況。這種不一致可能引起在顯示面板上有機發(fā)光元件的亮度的不均(所謂的亮度不均)。當發(fā)生亮度不均時，圖像質量降低。

技術實現(xiàn)要素：

本發(fā)明的一個目的是提供抑制圖像質量降低的顯示裝置。

根據(jù)本發(fā)明的一個方面，提供一種顯示裝置，包括：像素，其包括有機發(fā)光元件以及控制供給到所述有機發(fā)光元件的電流的像素電路；第一配線和第二配線，其將用于控制所述像素電路的第一信號供給到所述像素電路；以及第三配線，其將用于控制所述像素電路的第二信號供給到所述像素電路。所述第一配線到第三配線沿第一方向配置在配置有所述像素電路的區(qū)域內，所述第三配線配置在所述第一配線和所述第二配線之間。

應該理解的是，上述的概述和下面的詳述是示例性和說明性的，而不旨在限制本發(fā)明。

根據(jù)本發(fā)明的一個方面，可提供抑制圖像質量降低的顯示裝置。

附圖說明

圖1是顯示裝置的外觀圖；

圖2是示意性示出多個像素和驅動多個像素的驅動電路的圖；

圖3是示意性示出像素的圖；

圖4是像素電路的等效電路圖；

圖5是子像素的示意俯視圖；

圖6是子像素的示意剖視圖；

圖7是子像素的示意剖視圖；

圖8是比較例的像素電路的等效電路圖；

圖9是比較例的子像素的示意俯視圖；

圖10是示出發(fā)生饋通現(xiàn)象的狀態(tài)的示意圖；

圖11是示出能夠防止饋通現(xiàn)象的理由的示意圖；

圖12是示出寄生電容cp的改變的影響的圖；

圖13是示出減小活性層的耦合寄生電容的效果的示意圖；

圖14是示出減小活性層的耦合寄生電容的效果的示意圖；

圖15是示出減小活性層的耦合寄生電容的效果的比較例的示意圖；

圖16是示出減小接觸孔的數(shù)量的效果的示意圖；

圖17是示出減小接觸孔的數(shù)量的效果的比較例的示意圖；

圖18a和圖18b是示出減小子像素的大小的效果的示意圖；

圖19是示出簡化掃描驅動電路的效果的示意圖；

圖20是示出簡化掃描驅動電路的效果的比較例的示意圖；

圖21是示出顯示裝置的硬件結構的圖；

圖22是示出驅動ic的結構的圖；

圖23是示出像素電路的控制信號的時序圖；

圖24是示出像素電路的操作的示意圖；

圖25是示出像素電路的操作的示意圖；

圖26是示出像素電路的操作的示意圖；

圖27是示出顯示面板的制造工序的示意圖；

圖28是示出顯示面板的制造工序的示意圖；

圖29是示出顯示面板的制造工序的示意圖；

圖30是示出顯示面板的制造工序的示意圖；

圖31是示出顯示面板的制造工序的示意圖；

圖32是示出顯示面板的制造工序的示意圖；

圖33是示出顯示面板的制造工序的示意圖；

圖34是根據(jù)實施方式2的子像素的示意俯視圖；

圖35是根據(jù)實施方式3的子像素的示意俯視圖；

圖36是根據(jù)實施方式3的子像素的示意剖視圖；

圖37是檢驗用的6t1c源極跟隨器型(6t1c＿s)像素電路的等效電路圖；

圖38是示出像素電路的控制信號的時序圖；

圖39是示出圖38所示的信號模式輸入后的檢驗用的6t1c＿s像素電路的狀態(tài)的示意圖；

圖40是示出驅動晶體管的漏極電流ids的數(shù)據(jù)電壓依賴性的圖；以及

圖41是示出驅動晶體管的漏極電流ids的cp/(cp+cst)依賴性的圖。

具體實施方式

以下，適當參照附圖對根據(jù)實施方式的顯示裝置進行說明。在本文示出的說明書和權利要求書中，“第一”和“第二”等序數(shù)是為了明確要素之間的關系、以及防止要素之間的混淆而標注的。因此，這些序數(shù)不旨在以數(shù)量方式限定要素。

另外，所示部件的尺寸和比例可能不與實際部件的尺寸和比例一致。而且，為了便于說明和附圖的描述，可省略實際包括的一些部件，或者所示部件的尺寸可能比實際部件的尺寸放大示出。

“連接”這種用語表示連接對象電連接。“電連接”還包括連接對象經(jīng)由電極、配線、電阻器或電容器等電氣元件連接的情況。

在此，“電極”或“配線”這種用語沒有功能性限定這些構成要素。例如，“配線”可用作“電極”的一部分。相反，“電極”可用作“配線”的一部分。

[實施方式1]

圖1是顯示裝置10的外觀圖。圖2是示意性示出多個像素31、以及驅動所述多個像素31的驅動電路20(參照圖21)的圖。圖3是示意性示出像素31的圖。參照圖1到圖3對實施方式1的概略進行說明。

圖1是從前側、即圖像被顯示的面的側觀察顯示裝置10的圖。顯示裝置10是顯示靜止圖像和運動圖像的裝置。顯示裝置10組裝到電子設備中使用。電子設備例如是智能電話、平板終端、個人計算機、電視機等。根據(jù)本實施方式的顯示裝置10是oled的顯示面板。在以下的說明中，使用各圖的上側、下側、左側以及右側。

顯示裝置10包括tft基板16、第二基板12、驅動ic13、電源裝置24、以及柔性印刷電路(fpc)14。tft基板16在一個面處包括顯示區(qū)域15、陰極電極19、驅動電路20以及未圖示的配線。tft基板16例如是玻璃制基板。

第二基板12是經(jīng)由空間覆蓋顯示區(qū)域15和驅動電路20的基板。第二基板12例如是玻璃制基板。tft基板16和第二基板12可以是使用有機膜等作為基板的柔性基板。tft基板16和第二基板12之間的空間通過密封件25被氣密密封。密封件25包圍顯示區(qū)域15及驅動電路20。

驅動ic13是使用各向異性導電膜安裝在tft基板16上的集成電路。下面對驅動ic13的功能進行說明。

fpc14是連接到tft基板16的具有柔性的基板。tft基板16中包括的未圖示的配線連接fpc14、驅動ic13以及驅動電路20。顯示裝置10經(jīng)由fpc14從電子設備的控制裝置獲取圖像信號。

顯示區(qū)域15包括排列成矩陣圖案的多個像素31(參照圖2)。顯示區(qū)域15被陰極電極19覆蓋。各像素31包括子像素32(參照圖2)。下面對像素31和子像素32的結構進行說明。

將有機發(fā)光元件34在朝向tft基板16和第二基板12的正面的方向上發(fā)光的結構稱作頂部發(fā)射結構。另一方面，將有機發(fā)光元件34在朝向tft基板16和第二基板12的背面的方向上發(fā)光的結構稱作底部發(fā)射結構。在頂部發(fā)射結構中，可使用子像素32的整個區(qū)域形成像素電路33。

各子像素32包括有機發(fā)光元件34(參照圖3)以及控制供給到有機發(fā)光元件34的電流的像素電路33(參照圖3)。有機發(fā)光元件34基于由像素電路33供給的電流而發(fā)光。下面對像素電路33進行說明。

陰極電極19是連接到各子像素32的公共電極。陰極電極19是例如氧化銦錫(ito)、透明導電性油墨或石墨烯的透明或半透明材料制的電極。陰極電極19是根據(jù)本實施方式的有機發(fā)光元件34的陰極電極。

驅動電路20包括掃描(掃描線)驅動電路21、數(shù)據(jù)驅動電路22以及發(fā)射(以下，稱作em)驅動電路23。驅動電路20通過薄膜半導體(tft)工藝形成。以下，對驅動電路20的概略進行說明。

掃描驅動電路21沿顯示區(qū)域15的左側位于顯示區(qū)域15的外側。掃描驅動電路21以行為單位依次驅動各行中排列的多個像素31，由此控制發(fā)光。換言之，掃描驅動電路21驅動從掃描驅動電路21沿水平方向延伸的配線，由此控制像素31的發(fā)光。以下，配線可適當稱作掃描線。掃描驅動電路21是基于經(jīng)由fpc14獲取的圖像信號來選擇并驅動顯示區(qū)域15的掃描線的電路。掃描線沿在圖1的水平箭頭drc1所示的第一方向上排列的多個像素31配置。換言之，掃描線沿在第一方向上排列的多個子像素32延伸。在一根掃描線上排列的像素31的亮度值同時變化。換言之，在一根掃描線上排列的子像素32的亮度值同時變化。

圖1所示的豎向的箭頭drc2表示第二方向。掃描驅動電路21執(zhí)行將要驅動的掃描線在第二方向上切換。掃描驅動電路21切換掃描線的順序可以是從顯示區(qū)域15的上側朝向下側的順序以及從下側朝向上側的順序中的任一者。另外，掃描驅動電路21可以按照任意的順序進行掃描線的切換。在下面示出的說明中，可將第一方向描述為掃描線方向，可將第二方向描述為掃描方向。

如上所述，第一方向和第二方向相互正交。通過使用這種顯示區(qū)域15，能夠提供使用通常使用的圖像信號在顯示區(qū)域15上顯示圖像的顯示裝置10。

數(shù)據(jù)驅動電路22沿著顯示區(qū)域15的下側位于顯示區(qū)域15的外側上。數(shù)據(jù)驅動電路22將表示子像素32的亮度值的信號同時輸出到一行的子像素32。

em驅動電路23沿著顯示區(qū)域15的右側位于顯示區(qū)域15的外側上。em驅動電路23與掃描驅動電路21類似，是針對每一行依次改變輸出信號的電路。主要地，信號輸出在開關晶體管的發(fā)光時段期間中處于導通(連接)狀態(tài)。

電源裝置24位于tft基板16的外側上。電源裝置24是經(jīng)由fpc14將電壓供給到配置于tft基板16上的各電源線的裝置。

對掃描驅動電路21、數(shù)據(jù)驅動電路22、em驅動電路23以及電源裝置24的操作進行詳細說明。

圖2是示意性示出多個像素31、以及驅動所述多個像素31的驅動電路20的圖。在圖2中，水平方向是上述的第一方向，換言之，掃描線延伸的方向(掃描線方向)。在圖2中，豎直方向是上述的第二方向，換言之，依次掃描的方向(掃描方向)。

在顯示區(qū)域15(參照圖1)內，子像素32排列成m行、n×3列的矩陣圖案。在此，m和n是大于或等于2的整數(shù)。如下所述，三個子像素32構成一個像素31。因此，在顯示區(qū)域15內，排列有m行n列的像素31。

圖3是示意性說明像素31的圖。在圖3中，水平方向是上述的第一方向，換言之，掃描線方向。在圖3中，豎直方向是上述的第二方向，換言之，掃描方向。

像素31包括三個子像素32。各子像素32包括像素電路33及有機發(fā)光元件34。一個子像素32是將像素31用豎直線分割成的三個部分中的一個部分。在以下給出的說明中，將從上側數(shù)第i個、從左側數(shù)第j個子像素32記載為子像素32(i，j)。在不需要指定位置的情況下，將子像素記載為子像素32。如圖3所示，一個像素31包括三個子像素，三個子像素包括子像素32(i，j－1)、子像素32(i，j)及子像素32(i，j+1)。

在圖3中，使用矩形表示子像素32。顯示裝置10不包括表示子像素32之間的邊界的實體物。根據(jù)本實施方式的一個子像素32表示將顯示區(qū)域15限定成與子像素32的數(shù)量相對應的矩陣圖案的情況的一個矩形區(qū)域。彼此相鄰的子像素32無間隙地排列。

參照圖2及圖3繼續(xù)進行說明。像素31連接到在水平方向上穿過像素31的配置區(qū)域的第一配線41、第二配線42以及第三配線43。一個像素31中包括的三個子像素32均連接到包括第一配線41、第二配線42及第三配線43的三個配線。換言之，一個像素31中包括的三個子像素32共用包括第一配線41、第二配線42及第三配線43的三根配線。

第一配線41至第三配線43也稱作第一信號配線41至第三信號配線43。另外，第一配線41也稱作第一掃描信號線41，第二配線42也稱作第二掃描信號線42，第三配線43也稱作發(fā)光控制線43。

圖2示出第一配線41設置于下側、第二配線42設置于上側的情況?？梢耘渲脼榈谝慌渚€41設置于上側、第二配線42設置于下側。

在后續(xù)的圖中，第一配線41記載為scan1，第二配線42記載為scan2，第三配線43記載為em。另外，從上側數(shù)位于第i個的第一配線41記載為scan1(i)，從上側數(shù)位于第i個的第二配線42記載為scan2(i)，從上側數(shù)位于第i個的第三配線43記載為em(i)。

像素31連接到在豎直方向上穿過像素31的電源線45。電源線45包括數(shù)據(jù)電源線455。像素31中包括的三個子像素32均連接到電源線45。換言之，像素31中包括的三個子像素32也均連接到數(shù)據(jù)電源線455。

在后續(xù)圖中，將數(shù)據(jù)電源線455記載為vdata。將從左數(shù)位于第j個的數(shù)據(jù)電源線455記載為vdata(j)。

掃描驅動電路21位于排列成矩陣圖案的子像素32的左側、即顯示區(qū)域15的左側。數(shù)據(jù)驅動電路22位于排列成矩陣圖案的子像素32的下側。em驅動電路23位于排列成矩陣圖案的子像素32的左側。

從掃描驅動電路21向右側，m根分支源配線44延伸到右側。掃描驅動電路21將用于控制像素電路33的第一信號供給(也稱作輸出)到分支源配線44。各分支源配線44在掃描驅動電路21和第一子像素32之間分支為第一配線41和第二配線42。即，第一配線41的數(shù)量為m，第二配線42的數(shù)量為m。第一配線41及第二配線42將用于控制像素電路33的第一信號供給到子像素32。

從em驅動電路23向左側延伸有m根第三配線43。em驅動電路23將用于控制像素電路33的第二信號供給到第三配線43。各第三配線43將第二信號供給到子像素32。第三配線43不與第一配線41、第二配線42及分支源配線44交叉。位于第i個的第三配線43設置于第i個第一配線41與第i個第二配線42之間。

因此，第一配線41將用于控制像素電路33的第一信號供給到像素31。第二配線42將用于控制像素電路33的第一信號供給到像素31。第三配線43將用于控制像素電路33的第二信號供給到像素31。

如上所述，多個像素31分別包括有機發(fā)光元件34和控制供給到有機發(fā)光元件34的電流的像素電路33。顯示裝置10包括將控制像素電路33的第一信號供給到像素電路33的第一配線41及第二配線42。顯示裝置10包括將控制像素電路33的第二信號供給到像素電路33的第三配線43。第一配線41、第二配線42及第三配線43沿第一方向(drc1)延伸。第三配線43配置于第一配線41和第二配線42之間。

第一信號是所謂的掃描信號。第一信號是用于控制將與圖像(換言之，像素值或發(fā)光亮度)相對應的電壓(電荷)存儲于(也稱作保持或寫入)像素電路33內設置的保持電容器47(參照圖4)中的過程的信號(也稱作掃描信號)。另外，第一信號是用于通過控制像素電路33等來控制檢測驅動晶體管56(參照圖4)的閾值的過程的信號，驅動晶體管56控制供應給有機發(fā)光元件34的電流。檢測驅動晶體管56的閾值的過程也稱作補償閾值(閾值補償)的過程。

第二信號例如是用于通過控制像素電路33來控制有機發(fā)光元件34的發(fā)光或非發(fā)光的信號(也稱作em信號)。

如參照圖4、圖14、圖15詳細所述，通過如圖2和圖3所示配置第一配線41至第三配線43，抑制子像素32內的第一配線41至第三配線43的引線迂回變得復雜。通過這種抑制，能夠縮短像素電路33中的連接晶體管的連接配線(也稱作配線節(jié)點)的一部分。另外，能夠抑制連接配線的一部分與第一配線41至第三配線43的至少一者相互交叉。上述的連接配線的一部分是對像素電路33的特性敏感的部分、例如影響有機發(fā)光元件34的發(fā)光亮度的部分。

在此，在信號配線(例如，第一配線41至第三配線43)與連接配線相互交叉的情況下，在其交叉部分上產生寄生電容。存在由于寄生電容導致像素電路33的保持電容器47中保持的實際的電荷量和與有機發(fā)光元件34的發(fā)光亮度相對應的本來的電荷量不同的情況。因此，有機發(fā)光元件34的驅動電流變化，存在有機發(fā)光元件34以與目標發(fā)光亮度不同的亮度發(fā)光的情況。

但是，如上所述，由于能夠抑制第一配線41至第三配線43的引線迂回變得復雜，因此能夠抑制寄生電容的產生，能夠抑制驅動電流的電流值的變化。因此，能夠抑制亮度不均，能夠抑制圖像質量的降低。

如上所述，第一配線41及第二配線42將第一信號供給到m行中的第一行中排列的多個像素31的各個像素中的像素電路33。第三配線43將第二信號供給到m行中的第一行中排列的多個像素31的各個像素中的像素電路33。

通過以這種方式將信號供給到顯示區(qū)域15中配置的像素31，能夠提供使用通常使用的圖像信號而在顯示區(qū)域15上顯示圖像的顯示裝置10。

顯示裝置10包括驅動電路20，該驅動電路20配置在排列有多個像素31的顯示區(qū)域15的外側上并基于第一信號及第二信號來驅動多個像素31的各像素中的像素電路33。掃描驅動電路21將相同的第一信號供給到第一配線41及第二配線42。掃描驅動電路21將第二信號供給到第三配線43。

通過使用這種驅動電路20，能夠提供在不使用專用的驅動ic13、驅動電路20等的情況下亮度不均性降低的顯示裝置10。

掃描驅動電路21連接到分支為第一配線41和第二配線42的分支源配線44。掃描驅動電路21將第一信號供給到分支源配線44。在顯示區(qū)域15和掃描驅動電路21的配置區(qū)域之間的區(qū)域中，分支源配線44分支為第一配線41和第二配線42。

通過使用這種分支，能夠提供在不擴大顯示區(qū)域15的周邊的框架區(qū)域的情況下亮度不均性減小的高圖像質量的顯示裝置10。

顯示裝置10包括m根分支源配線44和m根第三配線43。第i(在此，i是1～m的整數(shù))個分支源配線44的第一配線41及第二配線42將第一信號供給到第i行中排列的多個像素31的像素電路33。位于第i個的第三配線43將第二信號供給到第i行中排列的所述多個像素31的像素電路33。

通過使用這種配線，能夠提供使用通常使用的圖像信號而將圖像顯示在顯示區(qū)域15的顯示裝置10。

從數(shù)據(jù)驅動電路22向子像素32延伸有n×3根數(shù)據(jù)電源線455。數(shù)據(jù)驅動電路22將表示子像素32的亮度值的信號同時輸出到一行的子像素32。

電源裝置24將電力供給到tft基板16。一根電源線45延伸到子像素32。電源線45在電源裝置與第一子像素32之間分支為n×3根線。電源線45例如包括下述的高電源線451、低電源線452、重置電源線453及基準電源線454(參照圖4)。分支為n×3根線的電源線45包括與分支源的種類和數(shù)量相同種類及相同數(shù)量的電源線45。

水平方向上排列成1行的n×3個子像素32共用第一配線41、第二配線42及第三配線43。換言之，例如，第i行的n×3個子像素32連接到第i個第一配線41、第i個第二配線42以及第i個第三配線43全體。在此，i是大于或等于1且小于或等于m的整數(shù)。

在豎直方向上排列成1列的m個子像素32共用包括數(shù)據(jù)線455的電源線45。換言之，例如，第j列的m個子像素32連接到在電源裝置與第一子像素32之間分支的電源線45中的一個。換言之，第j列的m個子像素32連接到分支的電源線45中包括的所有的電源線45。另外，第j列的m個子像素32連接到第j個數(shù)據(jù)線455。

圖4是像素電路33的等效電路圖。像素電路33連接到有機發(fā)光元件34。像素電路33包括第一晶體管51、第二晶體管52以及第三晶體管53。另外，像素電路33還包括第四晶體管54、第五晶體管55、驅動晶體管56及保持電容器47。保持電容器47具有在顯示區(qū)域15顯示一個畫面期間保持有機發(fā)光元件34的亮度恒定的功能。

圖4示出一個子像素32中包括的像素電路33及有機發(fā)光元件34。一個子像素32中包括的像素電路33的構成元件位于參照圖2說明的一個子像素32的矩形區(qū)域的內部。

在后續(xù)的圖中，將第一晶體管51用符號t1表示，第二晶體管52用符號t2表示，第三晶體管53用符號t3表示，第四晶體管54用符號t4表示，第五晶體管55用符號t5表示，驅動晶體管56用符號t6表示，保持電容器47用符號cst表示。

第一配線41、第二配線42、第三配線43、高電源線451、重置電源線453、基準電源線454、數(shù)據(jù)線455及有機發(fā)光元件34的陽極電極18(參照圖6)連接到像素電路33。低電源線452連接到有機發(fā)光元件34的陰極電極。

高電源線451供給高電源電壓vdd。低電源線452供給低電源電壓vss。重置電源線453供給重置電壓vrst。基準電源線454供給基準電壓vref。數(shù)據(jù)線455如上所述供給表示子像素32的亮度的信號(也稱作數(shù)據(jù)信號)。

在本實施方式中，低電源線452、重置電源線453及基準電源線454的電位設定為比高電源線451的電位低。例如，將重置電源線453和基準電源線454設置為共用。

第一晶體管51連接到基準電源線454、第二晶體管52及保持電容器47的第一端子。第二晶體管52連接到保持電容器47的第一端子、驅動晶體管56的柵極電極(以下，簡稱作柵極)、以及第三晶體管53。第三晶體管53連接到數(shù)據(jù)線455、驅動晶體管56的柵極、以及第二晶體管52。

第四晶體管54連接到高電源線451、保持電容器47的第二端子及驅動晶體管56的源極電極(以下，簡稱作源極)。

驅動晶體管56的漏極電極(以下，簡稱作漏極)連接到有機發(fā)光元件34的陽極電極及第五晶體管55。第五晶體管55連接到重置電源線453和驅動晶體管56的漏極。

第一配線41連接到第一晶體管51的柵極。第二配線42連接到第三晶體管53的柵極及第五晶體管55的柵極。第三配線43連接到第二晶體管52的柵極及第四晶體管54的柵極。

驅動晶體管56控制供給到有機發(fā)光元件34的電流。下面將對像素電路33的操作進行詳細說明。

著眼于第一晶體管51、第二晶體管52及第三晶體管53用另一種表述說明像素電路33。第一晶體管51、第二晶體管52、以及第三晶體管53串聯(lián)連接。第二晶體管52和第三晶體管53的連接點連接到驅動晶體管56的柵極。

如上所述，像素電路33包括控制供給到有機發(fā)光元件34的電流的驅動晶體管56。像素電路33包括串聯(lián)連接的第一晶體管51、第二晶體管52、第三晶體管53。第一晶體管51、第二晶體管52、第三晶體管53依次串聯(lián)連接。第二晶體管52和第三晶體管53的連接點連接到驅動晶體管56的柵極。第一配線41、第三配線43、第二配線42依次分別連接到第一晶體管51至第三晶體管53的柵極。

通過使用以這種方式構成的像素電路33，用于布置晶體管等所需的面積減小。因此，能夠提供像素31的面積小的顯示裝置10、即高精密的顯示裝置10。

如上所述，像素電路33包括第四晶體管54、第五晶體管55以及保持電容器47。第四晶體管54連接在高電源線451和驅動晶體管56之間。有機發(fā)光元件34連接在驅動晶體管56和具備比高電源線451低的電位的低電源線452之間。第五晶體管55連接在驅動晶體管56和有機發(fā)光元件34的連接點與具有比高電源線451低的電位的重置電源線453之間。保持電容器47連接在第一晶體管51和第二晶體管52的連接點與第四晶體管54和驅動晶體管56的連接點之間。第一晶體管51連接在基準電源線454和第二晶體管52之間。第三晶體管53連接在供給施加于驅動晶體管56的柵極的電壓的數(shù)據(jù)線455與第二晶體管52之間。第二配線42連接到第三晶體管53的柵極、及第五晶體管55的柵極。第三配線43連接到第二晶體管52的柵極、及第四晶體管54的柵極。

在此，第一電源線例如是高電源線451，第二電源線例如是低電源線452，第三電源線例如是重置電源線453，第四電源線454例如是基準電源線454，第五電源線455例如是數(shù)據(jù)線455。

通過使用以這種方式構成的像素電路33，能夠防止圖像殘留現(xiàn)象及漏發(fā)光現(xiàn)象。因此，能夠提供具有高圖像質量的顯示裝置10。下面對圖像殘留現(xiàn)象及漏發(fā)光現(xiàn)象進行說明。另外，下面還對通過根據(jù)本實施方式的像素電路33能夠防止圖像殘留現(xiàn)象的理由進行說明。

圖5是子像素32的示意俯視圖。圖6及圖7是子像素32的示意剖視圖。在以下的示意俯視圖中，保持電容器的面積、驅動晶體管的溝道長度、各圖案的粗細和間隔、以及子像素32的高寬比大致相同。圖5是以放大比例示出從顯示裝置10的前側觀察到的一個子像素32所對應的部分及其周邊的圖。圖6是沿圖5中示出的vi－vi線截取的子像素32的示意剖視圖。另外，圖7是沿圖5中示出的vii－vii線截取的子像素32的示意剖視圖。

在圖5中，點劃線表示子像素32的邊界。如上所述，顯示裝置10不包括表示子像素32之間的邊界的實物。因此，圖5中所示的點劃線不表示實物，而是用于說明的虛擬線。

將參照圖5至圖7說明顯示裝置10的結構。首先，將參照圖6及圖7說明子像素32的剖面結構的概要。子像素32包括第一基板11、基底絕緣層61、活性層62、柵極絕緣層63、柵極64(也稱作柵極電極64或柵極部64)、層間絕緣層65、漏極66(也稱作漏極電極66或漏極部66)、平坦化層67、陽極電極18及第一絕緣部69。另外，子像素32在第一絕緣部69的上側包括未圖示的有機發(fā)光層。顯示裝置10包括覆蓋排列成矩形圖案的子像素32的有機發(fā)光層及第一絕緣部69的陰極電極19(參照圖1)和第二基板12(參照圖1)。在圖5至圖7中，未圖示有機發(fā)光層、陰極電極19及第二基板12。

第一基板11是具有矩形形狀的玻璃基板?；捉^緣層61位于第一基板11上?；捉^緣層61是覆蓋第一基板11的一個面的均勻厚度的層?；捉^緣層61例如是氧化硅等絕緣體制的層。

活性層62位于基底絕緣層61上。如圖5所示，一個子像素32內設置的活性層62包括第一部分621和第二部分622。

第一部分621在子像素32的左下側包括起始端部，沿子像素32的長邊向上延伸，在子像素32的長邊的中心附近向右彎曲的位置上再次向上延伸，經(jīng)過“l(fā)”字型區(qū)域之后，進一步向上延伸越過子像素32的區(qū)域的上側設置的邊緣。第二部分622是下鄰的子像素32的第一部分的延伸部。第二部分622從子像素32的下緣起始經(jīng)過右側開口的“u”字型的部分之后向上延伸，并且在第一部分621的“l(fā)”字型的部分的右側包括終端部。

換言之，第一部分621和第二部分622在沿豎直方向相鄰的兩個子像素32內連續(xù)。一個子像素32包括與在上側相鄰的子像素32共用的第一部分621、以及與在下側相鄰的子像素32共用的第二部分622二者。

活性層62例如是多晶硅半導體等薄膜半導體制的層?？商孢x地，活性層62是作為氧化物半導體的ingazno制的層。連接各晶體管的配線的材料或連接晶體管和保持電容器47的配線的材料不僅可以是半導體的活性層，而且可以是金屬。

返回圖6及圖7繼續(xù)進行說明。柵極絕緣層63覆蓋活性層62以及基底絕緣層61的未被活性層62覆蓋的整個面。柵極絕緣層63例如是氧化硅等具有絕緣性的層。

柵極64位于柵極絕緣層63上。如圖5所示，柵極64包括第一配線41、第二配線42、第三配線43、“l(fā)”字型區(qū)域以及矩形區(qū)域。第一配線41、第二配線42及第三配線43均具有沿水平方向延伸的帶狀。第一配線41、第二配線42及第三配線43越過子像素32的右側及左側的邊界，延伸至相鄰的子像素32。第一配線41位于第三配線43的上側。第二配線42位于第三配線43的下側。

如上所述，第一配線41配置于作為像素31的上側的第一邊側。第二配線42配置于第二邊側，第二邊側面向與上述的像素31相同的像素31的第一邊側。第三配線43配置于第一配線41和第二配線42之間的中央附近。

根據(jù)第一配線41至第三配線43的配置，能夠抑制子像素32內的第一配線41至第三配線43的引線迂回變得復雜。

通過使用具有這種配置的第一配線41、第二配線42及第三配線43，能夠防止由于配線的交叉引起的寄生電容的產生。因此，能夠提供亮度不均性降低的高圖像質量的顯示裝置10。

如圖5所示，圖的上側所示的柵極64的“l(fā)”字型區(qū)域位于第一配線41與第三配線43之間。柵極64的“l(fā)”字型區(qū)域與上述的活性層62的“l(fā)”字型區(qū)域重疊。柵極64的“l(fā)”字型區(qū)域比活性層62的“l(fā)”字型區(qū)域略小。因此，活性層62的l字型區(qū)域的邊緣不與柵極64的“l(fā)”字型區(qū)域重疊。

活性層62的“l(fā)”字型區(qū)域與柵極64的“l(fā)”字型區(qū)域彼此相對的部分以及設置于它們之間的柵極絕緣層63形成保持電容器47(參照附圖標記cst)。如上所述，保持電容器47配置于設置在第一配線41和第三配線43之間的區(qū)域。

由于保持電容器47配置于第一配線41和第三配線43之間的區(qū)域，因此能夠將晶體管的配置最優(yōu)化，并且能夠減小像素面積。將參照圖9進行詳細說明。

圖5的下側所示的柵極64的矩形區(qū)域位于第三配線43和第二配線42之間。柵極64的矩形區(qū)域覆蓋活性層62的“u”字型部分。

柵極64的材料例如是純金屬、合金或ito等導體。柵極64可以是多種金屬、合金及ito等的層疊體。

返回圖6及圖7繼續(xù)進行說明。層間絕緣層65覆蓋柵極64及未被柵極64覆蓋的柵極絕緣層63。層間絕緣層65的上側包括反映了下側層的形狀的凸凹圖案。層間絕緣層65例如是氧化硅等絕緣體制的層。

如上所述，在子像素32內，第一配線41、第二配線42、第三配線43、“l(fā)”字型區(qū)域以及矩形區(qū)域相互分離。柵極64的下側通過柵極絕緣層63絕緣。柵極64的上側通過層間絕緣層65絕緣。因此，第一配線41和第二配線42在像素電路33中絕緣。通過這種絕緣，第一配線41和第二配線42處于電氣非接觸狀態(tài)，能夠將相同的信號供給到作為不同的配線的第一配線41和第二配線42。

漏極66的上部位于層間絕緣層65上，漏極66的下部位于活性層62上。漏極66經(jīng)由第一導電部71連接到活性層62。如圖5所示，通過漏極層，形成高電源線451、基準電源線454及數(shù)據(jù)線455。

高電源線451、基準電源線454及數(shù)據(jù)線455分別具有沿豎直方向延伸的帶狀。右側是高電源線451，中央是基準電源線454，左側是數(shù)據(jù)線455。高電源線451、基準電源線454及數(shù)據(jù)線455越過子像素32的上側及下側的邊界，延伸到相鄰的子像素32。下面對第一導電部71的平面狀配置進行說明。

漏極66的材料是純金屬、合金或ito等導體。漏極66可以是多種金屬、合金及ito等的層疊體。漏極66的材料可以與柵極64的材料不同。漏極66的材料可以與柵極64的材料相同。

如上所述，高電源線451、基準電源線454以及數(shù)據(jù)線455沿第二方向配置。通過使用其中如此配置電源線45的像素電路33，能夠優(yōu)化像素31的布局。因此，能夠提供像素31的面積小的顯示裝置10，換言之，高精密的顯示裝置10。

返回圖6及圖7繼續(xù)進行說明。平坦化層67覆蓋漏極66以及未被漏極66覆蓋的層間絕緣層65。平坦化層67的上側的面是平坦的。平坦化層67例如是感光性丙烯酸樹脂等有機材料制的層。

陽極電極18位于平坦化層67上。陽極電極18具有針對每個子像素32分離的形狀，并部分覆蓋平坦化層67。

陽極電極18經(jīng)由第二導電部72連接到漏極66。下面對第二導電部72的平面狀配置進行說明。

第一絕緣部69位于平坦化層67以及陽極電極18的一部分上。在第一絕緣部69中，形成不覆蓋陽極電極18的開口部691。在下述的說明中，將除開口部691以外的第一絕緣部69記載為非開口部692。第一絕緣部69是有機材料制的層。

開口部691被未圖示的有機發(fā)光層覆蓋。有機發(fā)光層是當流通電流時發(fā)光的有機化合物的層。陰極電極19(參照圖1)覆蓋有機發(fā)光層及第一絕緣部69。

對參照圖4說明的像素電路33與參照圖5至圖7說明的子像素32的結構之間的關系進行說明。

陰極電極19在顯示區(qū)域15(參照圖1)的外側連接到低電源線452。陽極電極18經(jīng)由第二導電部72及漏極66連接到驅動晶體管56的源極。關于第一配線41、第二配線42、第三配線43、高電源線451、基準電源線454及數(shù)據(jù)線455，在圖4至圖7中使用相同的附圖標記，因此不再對其進行說明。

對子像素32內的晶體管的配置進行說明?；钚詫?2的與第一配線41重疊的部分(也稱作交叉部分)形成第一晶體管51的溝道區(qū)域?；钚詫?2在兩個部位上與第三配線43重疊。其中，位于左側的重疊部分的活性層62形成第二晶體管52的溝道區(qū)域。另外，位于右側的重疊部分的活性層62形成第四晶體管54的溝道區(qū)域。

活性層62在兩個部位上與第二配線42重疊。其中，位于左側的重疊部分的活性層62形成第三晶體管53的溝道區(qū)域。另外，位于右側的重疊部分的活性層62形成第五晶體管55的溝道區(qū)域。將活性層62中形成的“u”字型沿順時針方向旋轉90°得到的部分形成驅動晶體管56的溝道區(qū)域。

第一晶體管51的溝道區(qū)域和第二晶體管52的溝道區(qū)域經(jīng)由活性層62連接。在下面示出的說明中，將連接第一晶體管51的溝道區(qū)域和第二晶體管52的溝道區(qū)域的活性層62記載為第一連接配線。第一連接配線從第二晶體管52的溝道區(qū)域延伸到上側，換言之，沿第二方向延伸，并經(jīng)由“l(fā)”字型區(qū)域連接到第一晶體管51的溝道區(qū)域。第一連接配線是通過將雜質添加到其中來減小電阻值的活性層62。

第二晶體管52的溝道區(qū)域和第三晶體管53的溝道區(qū)域經(jīng)由活性層62連接。在下面示出的說明中，將連接第二晶體管52的溝道區(qū)域和第三晶體管53的溝道區(qū)域的活性層62記載為第二連接配線。第二連接配線從第三晶體管53的溝道區(qū)域沿子像素32的長邊延伸到上側，換言之，沿第二方向延伸，并在子像素32的長邊方向的中央附近向右彎曲而連接到第二晶體管52的溝道區(qū)域。第二連接配線也是通過將雜質添加到其中而減小電阻值的活性層62。

如上所述，第一連接配線及第二連接配線由半導體的活性層62構成。以這種方式，通過使用構成晶體管的一部分的半導體的活性層62作為配線，能夠將像素的布局最優(yōu)化。因此，能夠提供像素31的面積減小的顯示裝置10，換言之，高精密的顯示裝置10。

由于層從下側到上側為活性層62、柵極絕緣層63、以及柵極層64的順序，因此在活性層62的圖案和柵極64的圖案彼此交叉的區(qū)域中形成溝道區(qū)域，與溝道區(qū)域相對應的區(qū)域中設置的柵極64的圖案用作晶體管的柵極。第一晶體管51的柵極連接到第一配線41。第二晶體管52的柵極及第四晶體管54的柵極連接到第三配線43。第三晶體管53的柵極及第五晶體管55的柵極連接到第二配線42。

如上所述，第一配線41及第二配線42供給第一信號。第三配線43供給第二信號。第一晶體管51至第五晶體管55的各晶體管在源極和漏極之間進行在導通狀態(tài)和截止狀態(tài)之間切換的開關操作。下面對像素電路33的操作進行詳細說明。

如上所述，顯示裝置10包括連接第一晶體管51的溝道區(qū)域和第二晶體管52的溝道區(qū)域的第一連接配線。另外，顯示裝置10包括連接第二晶體管52的溝道區(qū)域和第三晶體管53的溝道區(qū)域的第二連接配線。第一連接配線及第二連接配線沿與第一方向交叉的第二方向配置。

通過使用這種連接配線，能夠防止由于配線的交叉引起的寄生電容的產生。因此，能夠提供亮度不均性降低的高圖像質量的顯示裝置10。

由于第一連接配線及第二連接配線沿第二方向(圖1的箭頭drc2的方向)配置，因此晶體管的溝道區(qū)域的較長部分的布局能夠沿豎直方向配置。

參照比較例對具有如上所述的結構的根據(jù)本實施方式的顯示裝置10的效果進行說明。在此，對于比較例和本實施方式共同的部分，不再進行說明。

對比較例的結構進行說明。圖8是比較例的像素電路933的等效電路圖。對比較例的像素電路933進行說明。在此，對于與圖4所示的根據(jù)本實施方式的像素電路33共同的部分，不再進行說明。對構成等效電路的晶體管及電容器，標注與根據(jù)本實施方式的像素電路33的相應的晶體管及相應的電容器的附圖標記相同的附圖標記進行說明。

掃描線40、第三配線943、高電源線9451、重置電源線9453、基準電源線9454、數(shù)據(jù)線9455以及有機發(fā)光元件934的陽極電極連接到像素電路933。低電源線9452連接到有機發(fā)光元件934的陰極電極。

高電源線9451供給高電源電壓vdd。低電源線9452供給低電源電壓vss。重置電源線9453供給重置電壓vrst?；鶞孰娫淳€9454供給基準電壓vref。如上所述，數(shù)據(jù)線9455供給表示子像素932的亮度的信號。

未圖示的比較例的掃描驅動電路將第一信號經(jīng)由掃描線40供給到像素電路933。未圖示的比較例的em驅動電路將第二信號經(jīng)由第三配線943供給到像素電路933。

第一晶體管51連接到基準電源線9454、第二晶體管52以及保持電容器47的第一端子。第二晶體管52連接到保持電容器47的第一端子、第三晶體管53以及驅動晶體管56的柵極。第三晶體管53連接到數(shù)據(jù)線9455、第二晶體管52以及驅動晶體管56的柵極。

第四晶體管54連接到高電源線9451、保持電容器47的第二端子以及驅動晶體管56的源極。

驅動晶體管56的漏極連接到有機發(fā)光元件34的陽極電極和第五晶體管55。第五晶體管55連接到重置電源線9453和驅動晶體管56的漏極。

掃描線40連接到第一晶體管51的柵極、第三晶體管53的柵極以及第五晶體管55的柵極。

對比較例的像素電路933和根據(jù)本實施方式的像素電路33之間的主要區(qū)別進行說明。在本實施方式中，從掃描驅動電路21輸出的一個分配源配線44(參照圖2)在像素電路33的外部分支為兩條線。具體而言，分支點配置于顯示區(qū)域15和驅動電路20之間的區(qū)域中。在比較例中，從未圖示的比較例的掃描驅動電路輸出的一根掃描線40在像素電路933內部分支為兩條線。

圖9是比較例的子像素932的示意俯視圖。圖9以放大比例表示從未圖示的比較例的顯示裝置的前側觀察到的比較例的一個子像素932所對應的部分及其周邊的圖。對于與圖5所示的根據(jù)本實施方式的像素電路33共同的部分，不再進行說明。子像素932包括活性層962、柵極964以及漏極966。

如圖9所示，一個子像素932內的活性層962包括第一部分9621、第二部分9622以及第三部分9623。第一部分9621在子像素932的左下側包括起始端部，并沿子像素932的短邊向右延伸，在子像素932的短邊的中央附近向上彎曲，在子像素932的上側沿逆時針方向進行u形轉彎并向下延伸，并在起始端部的右上側包括終端部。

第二部分9622在子像素932的右下側包括一端，向上延伸，經(jīng)過右側開口的“u”字型部分之后進一步向上延伸，并且在第一部分進行u形轉彎的位置的右側包括終端部。第三部分9623為大致矩形，并位于子像素932的上端。

如圖9所示，柵極964包括掃描線40、第三配線943、“l(fā)”字型區(qū)域以及矩形區(qū)域。掃描線40包括帶狀部分和“l(fā)”字型部分。帶狀部分越過子像素932的右側及左側的邊界延伸到相鄰的子像素932?！發(fā)”字型部分沿著子像素932的左側從帶狀的部分向上延伸，并從子像素932的下側在大約1/3的位置處向右側彎曲。

第三配線943包括帶狀部分和“t”字型部分。帶狀部分越過子像素932的右側及左側的邊界，延伸到相鄰的子像素932。t字型部分在從帶狀部分的中央附近延伸到下側的位置處分支為左側和右側。分支的左側的部分與活性層962的第一部分9621交叉。分支的右側的部分與活性層962的第二部分9622交叉。

柵極964的“l(fā)”字型區(qū)域位于第三配線943與子像素932的上側之間。柵極964的“l(fā)”字型區(qū)域與上述的活性層962的第三部分9623重疊。柵極964的“l(fā)”字型區(qū)域比第三部分9623略小。因此，第三部分9623的邊緣不與柵極964的“l(fā)”字型區(qū)域重疊。柵極964的“l(fā)”字型區(qū)域與第三區(qū)域9623相互面對的部分及設置在其之間的未圖示的柵極絕緣層形成保持電容器47。

柵極964的矩形區(qū)域位于第三配線943與掃描線40之間。柵極964的矩形區(qū)域覆蓋活性層962的第二部分9622的“u”字型部分。

如圖9所示，通過漏極層，形成高電源線9451、基準電源線9454及數(shù)據(jù)線9455。

高電源線9451、基準電源線9454及數(shù)據(jù)線9455分別是沿豎直方向延伸的帶狀。右側是高電源線9451，中央是基準電源線9454，左側是數(shù)據(jù)線9455。高電源線9451、基準電源線9454及數(shù)據(jù)線9455越過子像素932的上側及下側的邊界，延伸到相鄰的子像素932。

下面對漏極966的除高電源線9451、基準電源線9454及數(shù)據(jù)線9455以外的部分進行說明。

在此，保持電容器47和第二晶體管52經(jīng)由連接漏極層966a連接。

對參照圖8說明的比較例的像素電路933和參照圖9說明的比較例的子像素932的結構之間的關系進行說明。關于掃描線40、第三配線943、高電源線9451、基準電源線9454及數(shù)據(jù)線9455，在圖8和圖9中使用共同的名稱，因此不再對其進行說明。

活性層962的第一部分9621的與掃描線40的“l(fā)”字型部分重疊的部分形成第一晶體管51的溝道區(qū)域。第一部分9621的在u形轉彎位置的下側與第三配線943重疊的部分形成第二晶體管52的溝道區(qū)域。第一部分9621的與掃描線40的帶狀部分重疊的部分形成第三晶體管53的溝道區(qū)域。

活性層962的第二部分9622的與第三配線943重疊的部分形成第四晶體管54的溝道區(qū)域。第二部分9622的“u”字型部分形成驅動晶體管56的溝道區(qū)域。

在比較例中，也將連接第一晶體管51的溝道區(qū)域和第二晶體管52的溝道區(qū)域的活性層962記載為第一連接配線。另外，將連接第二晶體管52的溝道區(qū)域和第三晶體管53的溝道區(qū)域的活性層962記載為第二連接配線。第一連接配線及第二連接配線分別是通過將雜質添加到其中來降低電阻值的活性層962。

[防止由饋通現(xiàn)象引起的亮度不均的效果]

對根據(jù)本實施方式的防止由饋通現(xiàn)象引起的亮度不均的效果進行說明。在圖9所示的情況下，連接漏極層966a設為包括金屬部件。另外，第三配線943由金屬制成。在連接漏極層966a和第三配線943之間，配置有絕緣層(未圖示)。根據(jù)這種結構，在連接保持電容器47和第二晶體管52的連接漏極層966a與第三配線943相互交叉的部分(參照附圖標記f)中，形成有寄生電容。在以下示出的說明中，將如此形成的寄生電容的部分記載為寄生電容形成部f。如圖9所示，在比較例的子像素932中，寄生電容形成部f位于第二晶體管52的溝道部的上側。

圖10是示出發(fā)生饋通現(xiàn)象的狀態(tài)的說明圖。圖10示出比較例的有機發(fā)光元件934處于發(fā)光狀態(tài)的情況下的像素電路933的等效電路。僅圖示了導通狀態(tài)的晶體管，第一晶體管51(參照圖8)、第三晶體管53(參照圖8)及第五晶體管55(參照圖8)處于截止狀態(tài)，因此未圖示。

在發(fā)光時間段t3的起始時，隨著em信號從h下降到l，第二晶體管52從截止狀態(tài)變化到導通狀態(tài)，像素電路933處于圖10所示的狀態(tài)。在像素電路33成為圖10所示的狀態(tài)的情況下，有機發(fā)光元件934開始發(fā)光。

漏極電流ids從驅動晶體管56的源極流到漏極。漏極電流ids根據(jù)驅動晶體管56的柵極與源極之間的電位差而變化。

漏極電流ids從有機發(fā)光元件934的陽極電極流到陰極電極。有機發(fā)光元件934以根據(jù)從陽極電極流到陰極電極的電流的量的亮度發(fā)光。

第二晶體管52的源極和漏極處于與各電源、任何其他的晶體管等不導通的浮動節(jié)點的狀態(tài)。另一方面，在連接保持電容器47及第二晶體管52的源極或漏極的配線與第三配線943之間，換言之，圖9所示的寄生電容形成部f中，產生寄生電容cp。

當em信號從h下降到l時，發(fā)生經(jīng)由寄生電容cp改變浮動節(jié)點的電位的饋通現(xiàn)象。饋通現(xiàn)象是浮動節(jié)點內設置的電荷經(jīng)由寄生電容或柵極絕緣膜等的電容而移動的現(xiàn)象。在比較例中，發(fā)生饋通現(xiàn)象的原因是圖10中所示的寄生電容cp。

根據(jù)饋通現(xiàn)象，驅動晶體管56的柵極源極間電壓vgs變化。因此，驅動電流ids變化，有機發(fā)光元件934的發(fā)光亮度變化。換言之，在比較例的顯示裝置中，由于饋通現(xiàn)象，發(fā)生亮度不均。

在根據(jù)本實施方式的顯示裝置10中，能夠防止由于饋通現(xiàn)象引起的亮度不均的發(fā)生。圖11是說明能夠防止饋通現(xiàn)象的理由的示意圖。圖11示出根據(jù)本實施方式的在水平方向上連續(xù)的兩個子像素32。

在圖9所示的比較例的子像素932中，保持電容器47和第二晶體管52經(jīng)由連接漏極層966a連接，該連接漏極層966a和第三配線943在圖9中的附圖標記f表示的區(qū)域中相互交叉。

另一方面，在圖11所示的本實施方式中，第一配線41、第二配線42及第三配線43橫跨多個子像素32。在圖11所示的情況下，連接第二晶體管52和保持電容器47的配線部直接連接到活性層62的圖案，而不與柵極層64和漏極層66交叉。因此，根據(jù)本實施方式的子像素32不包括寄生電容形成部f。因此，在根據(jù)本實施方式的子像素32中，不發(fā)生由寄生電容形成部f引起的寄生電容cp。

如上所述，比較例中的饋通現(xiàn)象的原因是寄生電容cp。根據(jù)本實施方式的顯示裝置10不包括寄生電容形成部f。另外，確實，根據(jù)本實施方式的第二晶體管52具有根據(jù)設置在柵極64和活性層62之間的柵極絕緣膜的電容，但其部件在比較例和本實施方式中相似。

如上所述，根據(jù)本實施方式的顯示裝置10能夠抑制由于饋通現(xiàn)象引起的亮度不均。因此，能夠抑制圖像質量的降低。

另外，對寄生電容cp進行說明。寄生電容cp的大小與第三配線943和漏極966相互面對的面積成比例。因此，寄生電容cp的大小基于寄生電容形成部f中的第三配線943的寬度和漏極966的寬度而變化。換言之，子像素932之間的寄生電容cp的大小根據(jù)制造誤差的影響而改變。例如，在tft的制造過程中，在主要對圖案進行加工的蝕刻工序中，在基板面內發(fā)生圖案尺寸的分布。

圖12是說明寄生電容cp的改變的影響的圖。在圖12中，橫軸是cp/(cp+cst)。如上所述，cp表示寄生電容，cst表示保持電容器47的電容。在圖12中，橫軸是無量綱的。在圖12中，縱軸是驅動晶體管56的漏極電流ids。在圖12中，縱軸的單位是安培。在圖12中，實線表示cp/(cp+cst)和ids之間的關系。導出cp/(cp+cst)和漏極電流ids之間的關系的方法如下所示。

通過使用半導體裝置(tft)的飽和區(qū)域中的漏極電流的數(shù)學式，漏極電流ids由等式(1)表示。在此，飽和區(qū)域表示與柵極源極間電壓相比漏極源極間電壓充分大的施加條件。

【數(shù)值表達式1】

w是晶體管的溝道寬度。

l是溝道長度。

μ是遷移率。

cox是柵極絕緣膜的電容。

vgs是柵極源極間電壓。

vth是閾值電壓。

如等式(1)所示，盡管漏極電流ids基于驅動晶體管的柵極源極間電壓vgs來確定，驅動晶體管的源極電壓vs在發(fā)光時間段期間連接到vdd。

驅動晶體管的剩余的柵極電壓vg被導出?；诘诙w管52從截止狀態(tài)變成導通時包括保持電容器47的兩端以及em信號端子的三個節(jié)點處的電荷保存原理，滿足等式(2)。

【數(shù)值表達式2】

vg＝k(vgl-vgh)

+(1-k)(vdd-vdata+vth)+vref...(2)

vgl是信號(em)的l電平。

vgh是信號的h電平。

k使用寄生電容cp和保持電容器47的電容cst由下式表示。

k＝cp/(cp+cst)

基于上述的等式(1)及等式(2)，求出cp/(cp+cst)和漏極電流ids之間的關系。圖12所示的圖是數(shù)據(jù)電壓vdata＝+2.25v的情況下的示例。

以cp/(cp+cst)以0.0060為中心改變±5％的情況下的影響為例進行說明。如圖12所示，漏極電流ids的改變?yōu)椤?.6％。根據(jù)漏極電流ids的改變，有機發(fā)光元件34的亮度改變。這種改變引起亮度不均。

如參照圖12所說明，根據(jù)本實施方式的顯示裝置10不包括寄生電容形成部f。因此，與比較例的顯示裝置相比，能夠減小由于寄生電容cp的影響產生的亮度不均。

[抑制由于外部干擾引起的亮度不均的效果]

存在有有機發(fā)光元件34的發(fā)光亮度在發(fā)光時段的中途變化的情況。因此，發(fā)生亮度不均。

圖13及圖14是說明活性層62的耦合寄生電容減小的效果的示意圖。圖13示出根據(jù)本實施方式的有機發(fā)光元件34處于發(fā)光狀態(tài)的情況下的像素電路33的一部分。在此，由虛線表示的晶體管表示處于截止狀態(tài)的晶體管。如上所述，第一晶體管51及第三晶體管53處于截止狀態(tài)。

第二晶體管52的源極和漏極處于不與其他晶體管等外部電路連接的浮動節(jié)點的狀態(tài)。在圖13中，雙點劃線包圍的部分示意性示出第二晶體管52的源極和漏極之間。浮動節(jié)點的電位可能容易受外部干擾影響。外部干擾例如是相鄰的配線的電位的變化、來自顯示裝置10的外部的電子噪聲的入射等。在配線與其他的配線等之間產生的耦合寄生電容大的情況下，外部干擾的影響增大。

如上所述，在驅動晶體管56的柵極的電位變化的情況下，有機發(fā)光元件34的亮度也變化。由于發(fā)光時間段期間的有機發(fā)光元件34的亮度的變化，發(fā)生亮度不均。

圖14是從圖5所示的示意性俯視圖中去除對于浮動節(jié)點的說明不需要的部分得到的示意圖。在圖14中，雙點劃線包圍的部分(參照附圖標記w14)表示第二晶體管52和第三晶體管53之間的配線(以下，稱作配線w14)。配線w14如圖5所示，連接到驅動晶體管56的柵極。

圖15是示出活性層62的耦合寄生電容減小的效果的比較例的示意圖。圖15是示出圖9所示的示意性俯視圖中的與圖14相對應的部分的示意圖。在圖15中，雙點劃線所包圍的部分(參照附圖標記w15)表示第一晶體管51與第三晶體管53之間的配線(以下，稱作配線w15)。配線w15如圖8所示，連接到驅動晶體管56的柵極。配線w14和w15如上所述在發(fā)光時間段期間處于浮動狀態(tài)。換言之，配線w14和w15包括在發(fā)光時間段期間成為浮動節(jié)點的節(jié)點。配線w14和w15是對參照圖2和圖3說明的像素電路33的特性敏感的部分的示例。

第一晶體管51和第二晶體管52之間，由活性層62構成的配線部分被柵極64覆蓋(參照圖5、圖6、圖14)。根據(jù)覆蓋該配線部分的柵極64，能夠阻擋對配線部分的外部干擾。因此，關于該配線部分，可以不考慮外部干擾的影響。

在包括浮動節(jié)點的配線的長度較長的情況下，可能容易受到外部干擾的影響。在容易受到外部干擾的影響的情況下，驅動晶體管56的柵極的電位更大地改變。因此，通過縮短包括浮動節(jié)點的配線的長度，不容易受到外部干擾的影響。因此，由于柵極的電位的改變引起的有機發(fā)光元件34的亮度的改變減小，因此能夠抑制亮度不均。

將圖14所示的情況和圖15所示的情況相互比較進行說明。如圖所示，根據(jù)本實施方式的配線w14的長度小于根據(jù)比較例的配線w15的長度。因此，在本實施方式中，與比較例相比，配線w14的耦合寄生電容低，不容易受到外部干擾的影響。因此，根據(jù)本實施方式，能夠實現(xiàn)抑制了由于外部干擾引起的亮度不均的顯示裝置10。

對根據(jù)本實施方式的配線w14的長度比根據(jù)比較例的配線w15的長度短的理由進行說明。在本實施方式中，在第一配線41與第二配線42之間配置第三配線43。第一晶體管51的柵極連接到第一配線41。第二晶體管52的柵極連接到第二配線42。第三晶體管53的柵極連接到第二配線42。

因此，能夠將串聯(lián)連接的第一晶體管51、第二晶體管52及第三晶體管53配置在第一配線41、第三配線43及第二配線42的附近。以這種方式，能夠實現(xiàn)包括浮動節(jié)點的配線短的配置。

此外，如上所述，在第一晶體管51和第二晶體管52之間，由活性層62構成的配線部分被柵極64覆蓋。因此，對于該配線部分，可以不考慮外部干擾的影響。

另一方面，在比較例中，第一晶體管51的柵極和第三晶體管53的柵極均連接到掃描線40。同時，在第一晶體管51和第三晶體管53之間串聯(lián)連接的第二晶體管52的柵極連接到第三配線943。

因此，需要將位于串聯(lián)連接的三個晶體管的兩端的第一晶體管51和第三晶體管53以相互靠近的方式配置成“u”字型。以這種方式，如圖15所示，產生彎曲成“u”字型的長配線w15。

[減小接觸孔的數(shù)量的效果]

接觸孔是連接設置于絕緣層的上側上的導電層和設置于絕緣層的下側上的導電層的導電部。參照圖6及圖7說明的第一導電部71及第二導電部72是接觸孔的例子。

圖16是示出減少接觸孔的數(shù)量的效果的示意圖。圖16是從圖5所示的示意俯視圖中刪除對于減少接觸孔的數(shù)量的效果的說明所不需要的部分得到的示意圖。在下面的說明中，對圖16所示的范圍的子像素32進行說明。

根據(jù)本實施方式的子像素32包括四個第一導電部71，換言之，四個接觸孔。第一導電部71中的兩個第一導電部沿子像素32的下側設置，第一導電部71中的一個第一導電部設置在中央部，第一導電部71中的一個第一導電部設置在驅動晶體管56的附近。

圖17是示出減小接觸孔的數(shù)量的效果的比較例的示意圖。圖17是示出圖9所示的示意俯視圖中的與圖16相對應的部分的示意圖。在下面的說明中，對圖17所示的范圍的子像素932進行說明。

比較例的子像素932包括六個第一導電部971，換言之，六個接觸孔。在第一導電部971中，一個第一導電部971位于子像素932的左下側，一個第一導電部971位于子像素932的斜右上側，一個第一導電部971位于中央部，兩個第一導電部971位于設置在中央部的一個第一導電部的上方，一個第一導電部971位于驅動晶體管56的附近。

將圖16所示的情況和圖17所示的情況相互比較。根據(jù)本實施方式的接觸孔的數(shù)量與比較例的接觸孔的數(shù)量相比少兩個。根據(jù)本實施方式的接觸孔的數(shù)量是比較例的接觸孔的數(shù)量的2/3。

存在接觸孔引起導電缺陷等缺陷的情況。根據(jù)本實施方式，通過減小接觸孔的數(shù)量，缺陷的數(shù)量減少，因此，能夠提供具有高制造良率的顯示裝置10。

[減小子像素32的大小的效果]

圖18a和18b是示出減小子像素32的大小的效果的示意圖。圖18a是圖9所示的比較例的子像素932的示意俯視圖。圖18b是圖5所示的根據(jù)本實施方式的子像素32的示意俯視圖。

圖18a和圖18b所示的情況與圖18a和圖18b所示的實質的結構不直接涉及不同，兩者的條件統(tǒng)一。具體而言，保持電容器47的面積、驅動晶體管56的溝道長度、各圖案的粗細和間隔、以及子像素32和比較例的子像素932的高寬比相同。圖18b所示的子像素32的豎向尺寸及水平尺寸比圖18a所示的比較例的子像素932的豎向尺寸及水平尺寸短百分之13。

根據(jù)本實施方式，能夠將具有相同功能的像素電路33配置在小面積上。因此，能夠提供像素31小、換言之高精度的顯示裝置10。

[簡化掃描驅動電路21的效果]

圖19是示出簡化掃描驅動電路21的效果的示意圖。圖19是顯示裝置10的示意俯視圖。圖19示出排列有子像素32的顯示區(qū)域15、掃描驅動電路21、em驅動電路23、分支源配線44、第一配線41、第二配線42以及第三配線43。

在圖19中，水平方向是上述的第一方向，換言之，掃描線方向。另外，在圖19中，豎直方向是上述的第二方向，換言之，掃描方向。以在第二方向上排列有三個像素31(參照圖2)的情況為例進行說明。

掃描驅動電路21包括多個單位驅動電路211。一個單位驅動電路211生成供給到排列成一行的子像素32的第一信號。單位驅動電路211在驅動ic13(參照圖1)的控制下操作。

分支源配線44從單位驅動電路211延伸到右側。單位驅動電路211將用于控制像素電路33的第一信號輸出到分支源配線44。一個分支源配線44在掃描驅動電路21和第一子像素32(位于最左側的子像素32)之間分支為包括第一配線41和第二配線42的兩根配線。

第三配線43從em驅動電路23延伸到左側。em驅動電路23將用于控制像素電路33的第二信號輸出到第三配線43。第三配線43不與第一配線41、第二配線42以及分支源配線44交叉。第三配線43位于將第一信號供給到同一子像素32的第一配線41和第二配線42之間。

圖20是示出簡化掃描驅動電路21的效果的比較例的示意圖。在圖20所示的比較例中，使用與參考圖5等說明的本實施方式相同的子像素32及em驅動電路23。因此，對于子像素32及em驅動電路23，在本實施方式和比較例中使用相同的附圖標記進行說明。

圖20是比較例的顯示裝置910的示意俯視圖。圖20示出排列有子像素32的顯示區(qū)域915、掃描驅動電路921、em驅動電路23、第一配線941、第二配線942以及第三配線943。

比較例的掃描驅動電路921包括右側掃描驅動電路26及左側掃描驅動電路27。右側掃描驅動電路26及左側掃描驅動電路27分別包括多個單位驅動電路211。右側掃描驅動電路26及左側掃描驅動電路27內配置的單位驅動電路211中的每一者是與圖19中所示的單位驅動電路211相同的電路。

第一配線941從左側掃描驅動電路27內設置的單位驅動電路211繞過右側掃描驅動電路26內設置的單位驅動電路211延伸到右側。一個單位驅動電路211生成向連接到排列在一根掃描線上的子像素32的第一配線941供給的第一信號。單位驅動電路211在未圖示的比較例的驅動ic的控制下操作。

第二配線942從右側掃描驅動電路26內設置的單位驅動電路211延伸到右側。一個單位驅動電路211生成向連接到排列在一根掃描線上的子像素932的第二配線942供給的第一信號。單位驅動電路211在未圖示的比較例的驅動ic13的控制下操作。

將圖19和圖20相互比較。根據(jù)本實施方式的顯示裝置10包括一個掃描驅動電路21，而不是包括右側掃描驅動電路26及左側掃描驅動電路27，。根據(jù)本實施方式的顯示裝置10包括從分支源配線44分支的第一配線41和第二配線42。

根據(jù)本實施方式，可將掃描驅動電路21的規(guī)模配置為比較例的掃描驅動電路921的規(guī)模的一半。另外，由于不需要控制右側掃描驅動電路26和左側掃描驅動電路27二者，因此可減小驅動ic13的負荷。換言之，能夠提供掃描驅動電路21的結構更簡化的顯示裝置10。

如上所述，本實施方式實現(xiàn)伴隨著配線交叉的亮度不均的防止、由于外部干擾引起的亮度不均的防止、基于接觸孔數(shù)減少的生產率提高、基于子像素32的尺寸減小的高精密化、以及掃描驅動電路21的結構的簡化等效果。

對本實施方式的技術意義進行說明。

參照圖4說明的像素電路33及參照圖8說明的比較例的像素電路933分別包括六個晶體管和一個保持電容器47。在以下示出的說明中，將該像素電路33記載為6t1c電路。6t1c電路是能夠防止圖像殘留現(xiàn)象和漏發(fā)光現(xiàn)象的像素電路。下面對6t1c電路的操作進行說明。

圖像殘留現(xiàn)象是白色顯示的信號輸入到目前已進行黑色顯示的像素31的情況下直至像素31實際以白色顯示的亮度發(fā)光為止需要一些幀的現(xiàn)象。圖像殘留現(xiàn)象的原因是驅動晶體管56的磁滯特性。

漏發(fā)光現(xiàn)象是處于非發(fā)光時段的中途的有機發(fā)光元件34根據(jù)從相鄰的子像素32等流入的電流而發(fā)光的現(xiàn)象。

在發(fā)生圖像殘留現(xiàn)象及漏發(fā)光現(xiàn)象的情況下，顯示裝置10的圖像質量降低。通過采用6t1c電路作為像素電路33，能夠提供具有高圖像質量的顯示裝置10。

同時，在布局設計中，通常，對一個信號使用一根信號總線(輸入線)。圖9所示的子像素32的布局是基于對一個信號使用一根輸入線的設計的布局。

為了使用6t1c電路實現(xiàn)具有高圖像質量的顯示裝置10，本案發(fā)明人將向像素電路33供給第一信號的第一配線41和第二配線42、以及向像素電路33供給第二信號的第三配線43如圖2和圖3所示配置于子像素32內。通過這種結構，在子像素32內，能夠抑制第一配線41到第三配線43的引線迂回變復雜。根據(jù)這種抑制，如參照圖14和圖15所述，能夠縮短包括像素電路33中的浮動節(jié)點的配線。

另外，顯示裝置10的開發(fā)趨勢之一是實現(xiàn)高精密化。為了將顯示裝置10實現(xiàn)高精密化，需要減小像素31及子像素32的尺寸。為了減小子像素32的尺寸，需要將像素電路33高效地配置于小面積。

通常，在布局設計中，隨著要配置的部件的數(shù)量增加，電路的面積增大。因此，優(yōu)選僅配置一個傳輸一個信號的配線構件。在配置兩個傳輸一個信號的配線構件的情況下，子像素32的尺寸增大，具有難以實現(xiàn)高精密化的傾向。

但是，通過配置兩個傳輸一個信號的配線，本案發(fā)明人實現(xiàn)了活性層62及連接配線短并且不產生分支的布局。因此，子像素32內的活性層62及連接配線的占用面積減小。另外，接觸孔的數(shù)量減少。例如，如使用圖18所說明的，能夠將子像素32的豎向長度和水平長度縮短13％。

另外，獲得寄生電容cp減小、防止寄生電容cp的變化、耦合寄生電容減小等效果。

但是，存在以使一根信號輸出線從一個信號輸出電路輸出的方式進行電路設計的情況。換言之，存在第一配線41和第二配線42連接到相互不同的掃描驅動電路的情況。

圖20是示出第一配線41和第二配線42連接到相互不同的掃描驅動電路的狀態(tài)的圖。如圖1所示，根據(jù)本實施方式的掃描驅動電路21沿著顯示區(qū)域15的左側配置。

圖20所示的比較例的掃描驅動電路921包括圖19所示的根據(jù)本實施方式的掃描驅動電路21的數(shù)量的2倍所對應的單位驅動電路211。在比較例的掃描驅動電路921與圖1所示的掃描驅動電路21同樣地沿顯示區(qū)域915的左側配置的情況下，掃描驅動電路21的水平方向的寬度成為2倍。因此，顯示區(qū)域915的周圍設置的所謂的邊框區(qū)域變粗。

為了防止這種邊框區(qū)域變粗，本案發(fā)明人提出在掃描驅動電路21和顯示區(qū)域15之間，一根分支源配線44分支為包括第一配線41和第二配線42的兩根配線的結構。

圖21是示出顯示裝置10的硬件結構的圖。顯示裝置10包括fpc14、驅動ic13、tft基板16及電源裝置24。tft基板16包括驅動電路20和顯示區(qū)域15。驅動電路20例如包括掃描驅動電路21、數(shù)據(jù)驅動電路22以及em驅動電路23。

驅動ic13對經(jīng)由fpc14獲得的圖像信號進行處理，并將處理后的信號輸出到tft基板16的驅動電路20。驅動電路20控制排列在顯示區(qū)域15中的子像素32。

圖22是示出驅動ic13的結構的圖。參照圖22對驅動ic13的功能進行說明。驅動ic13包括調整單元81、接收單元86、高壓邏輯單元85、模擬控制單元88、模擬輸出單元89以及dc/dc轉換器80。

調整單元81是能夠以高速操作的低電壓邏輯電路。調整單元81包括亮度調整單元82、色調調整單元83及伽瑪調整單元84。亮度調整單元82、色調調整單元83以及伽瑪調整單元84分別通過亮度調整電路、色調調整電路以及伽瑪調整電路實現(xiàn)。

調整單元81可以是安裝在驅動ic13內的處理器。在這種情況下，調整單元81例如將從驅動ic13內包括的未圖示的非易失性存儲裝置讀取的控制程序擴展到安裝在驅動ic13內的未圖示的dram等中，并執(zhí)行該控制程序。如上，能夠實現(xiàn)亮度調整單元82、色調調整單元83以及伽瑪調整單元84。

控制信號及圖像信號經(jīng)由fpc14輸入到驅動ic13。另外，輸入電源經(jīng)由fpc14供給到驅動ic13。圖像信號例如是與移動行業(yè)處理器接口(mipi)聯(lián)盟設定的標準相符的信號。

接收單元86接收圖像信號并將接收到的圖像信號輸出到調整單元81。亮度調整單元82、色調調整單元83以及伽瑪調整單元84基于控制信號依次處理圖像信號，并將圖像信號調整為與顯示裝置10的特性相匹配的信號。

高壓邏輯單元85基于調整單元81處理的圖像信號來生成顯示面板控制信號。顯示面板控制信號是高電壓數(shù)字信號。高壓邏輯單元85將顯示面板控制信號經(jīng)由tft基板16上設置的配線輸出到驅動電路20內設置的掃描驅動電路21及em驅動電路23。

如上所述，掃描驅動電路21基于顯示面板控制信號將第一信號輸出到分支源配線44(參照圖3)。em驅動電路23基于顯示面板控制信號將第二信號輸出到第三配線43(參照圖3)。

模擬控制單元88及模擬輸出單元89對調整單元81處理的圖像信號進行處理，并輸出輸出端子信號。輸出端子信號是模擬信號。模擬輸出單元89將輸出端子信號輸出到數(shù)據(jù)驅動電路22。數(shù)據(jù)驅動電路22將表示子像素32的亮度的模擬信號輸出到數(shù)據(jù)線455(參照圖4)。

dc/dc轉換器80基于調整單元81處理的圖像信號及輸入電源生成顯示面板驅動電源，并將生成的顯示面板驅動電源供給到tft基板16上設置的各電路。各電路通過由dc/dc轉換器80供給的顯示面板驅動電源進行操作。

基于dc/dc轉換器80供給的電源，將各電源從高電源線451供給到基準電源線454(參照圖4)。在此，驅動ic13的輸入電源從位于tft基板16的外部的電源裝置24經(jīng)由fpc14供給。

掃描驅動電路21、數(shù)據(jù)驅動電路22及em驅動電路23經(jīng)由像素電路33(參照圖4)控制各子像素32(參照圖2)的有機發(fā)光元件34(參照圖4)的亮度。在顯示區(qū)域15(參照圖1)中，在控制過程中顯示圖像。

圖23是示出像素電路33的控制信號的時序圖。圖24至圖26是示出像素電路33的操作的示意圖。參照圖23至圖26對圖4所示的6t1c電路的操作進行說明。在以下示出的圖的說明中，使用x標記示意性表示晶體管不導通的狀態(tài)。

參照圖23說明時序圖的概要。在圖23中，橫軸是時間。scan表示第一信號的狀態(tài)。在scan是h的情況下，第一配線41及第二配線42供給高電位。另一方面，在scan是l的情況下，第一配線41及第二配線42供給低電位。

em表示第二信號的狀態(tài)。在em是h的情況下，第三配線43供給高電位。另一方面，在em是l的情況下，第三配線43供給低電位。

vdata表示輸入到數(shù)據(jù)線455的信號。vref表示與基準電源線454的基準電壓相同的基準電壓vref輸入到數(shù)據(jù)線455的狀態(tài)。black和white代表表示有機發(fā)光元件34發(fā)光的亮度值的電壓。在下面示出的說明中，將從數(shù)據(jù)線455輸入的電壓記載為數(shù)據(jù)電壓vdata。

將參照圖23和圖24繼續(xù)進行說明。將時序圖上的時間分為第一時間段t1、第二時間段t2及第三時間段t3進行說明。第一時間段t1是將像素電路33初始化的時間段。第二時間段t2是像素電路33進行檢測驅動晶體管56的閾值并將與有機發(fā)光元件34的發(fā)光亮度相對應的電壓(電荷)存儲(也稱作保持或寫入)在保持電容器47中的處理的時間段。

另外，與有機發(fā)光元件34的發(fā)光亮度相對應的電荷是與圖像相對應的電壓。第三時間段t3是有機發(fā)光元件34發(fā)光的時間段。第一時間段t1開始直至第三時間段t3開始是有機發(fā)光元件34不發(fā)光的非發(fā)光時間段t4。

第一晶體管51至第五晶體管55分別在低電位供給到柵極的情況下成為導通狀態(tài)，在高電位供給到柵極的情況下成為截止狀態(tài)。

現(xiàn)在對從高電源線451通過數(shù)據(jù)線455供給到像素電路33的電源電壓進行說明。電源電壓設定為滿足下面的兩個等式。

vdd＞vref

vdd＞vss≥vrst

其中，vdd是高電源電壓。

vss是低電源電壓。

vref是基準電壓。

vrst是重置電壓。

對第一時間段t1進行說明。由于scan及em為低，因此第一晶體管51至第五晶體管55處于導通狀態(tài)。

經(jīng)由第三晶體管53，數(shù)據(jù)線455和驅動晶體管56的柵極導通。在第一時間段t1中，數(shù)據(jù)電壓vdata等于基準電壓vref。因此，驅動晶體管56也處于導通狀態(tài)，在源極和漏極之間流經(jīng)電流i1。電流i1將驅動晶體管56的磁滯特性初始化。通過將驅動晶體管56的磁滯特性初始化，防止上述的圖像殘留現(xiàn)象的發(fā)生。

如使用圖24中的虛線所示，電流i1經(jīng)由第五晶體管55流到重置電源線453。電流i1不流入有機發(fā)光元件34。因此，不發(fā)生有機發(fā)光元件34的漏發(fā)光現(xiàn)象。

基準電壓vref和高電源電壓vdd施加于保持電容器47的左端子和右端子。保持電容器47蓄積與左端子和右端子之間(換言之，第一端子和第二端子之間)的電位差相對應的電荷。

如上所述，第一時間段t1結束時的像素電路33處于初始化完成的狀態(tài)。

參照圖23和圖25說明第二時間段t2。由于scan為低，因此第一晶體管51、第三晶體管53及第五晶體管55處于導通狀態(tài)。由于em為高，因此第四晶體管54及第二晶體管52處于截止狀態(tài)。

數(shù)據(jù)電壓vdata從數(shù)據(jù)線455經(jīng)由第三晶體管53輸入到驅動晶體管56的柵極。在第二時間段t2中，數(shù)據(jù)電壓vdata是表示有機發(fā)光元件34的發(fā)光亮度的電壓。驅動晶體管56也處于導通狀態(tài)，在源極和漏極之間流動電流i2。在第一時間段t1蓄積在保持電容器47中的電荷隨著電流i2流動而減少。根據(jù)這一點，保持電容器47的電極之間的電位差也減小。

如使用圖25中的虛線所示，電流i2經(jīng)由第五晶體管55流到重置電源線453。電流i2不流到有機發(fā)光元件34。因此，不發(fā)生有機發(fā)光元件34的漏發(fā)光現(xiàn)象。

在驅動晶體管56的柵極電位固定于vdata、保持電容器47的第一端子的電位固定于vref的狀態(tài)下，電流i2充分減小。換言之，驅動晶體管56成為截止狀態(tài)。因此，驅動晶體管56的柵極與源極之間的電位差等于驅動晶體管56的閾值電壓vth。由于柵極源極間電壓vgs和閾值電壓vth相等，因此驅動晶體管56的源極、換言之保持電容器47的第二端子的電位為(vdata－vth)。因此，保持電容器47保持從數(shù)據(jù)電壓vdata減去閾值電壓vth及基準電壓vref得到的電壓(數(shù)據(jù)電壓vdata－(閾值電壓vth+基準電壓vref))所對應的電荷。

現(xiàn)在對使用像素電路33的、驅動晶體管56的閾值電壓vth變化補償效果進行說明。在以下的說明中，將驅動晶體管56的柵極記載為節(jié)點a，將驅動晶體管56的源極記載為節(jié)點b，將保持電容器47的第一端子記載為節(jié)點c。

節(jié)點a的電位va、節(jié)點b的電位vb及節(jié)點c的電位vc為如下等式，包括驅動晶體管56的閾值電壓vth及數(shù)據(jù)電壓vdata的電壓被保持于保持電容器47。以這種方式，根據(jù)本實施方式，使用源極跟隨器型的閾值電壓檢測單元。

va＝vdata

vb＝vdd＝>vdata－vth

vc＝vref

在圖26所示的第三時間段t3中，第三晶體管53、第一晶體管51及第五晶體管55處于斷開狀態(tài)，第二晶體管52及第四晶體管54處于接通狀態(tài)。從數(shù)據(jù)線455供給基準電壓vref。

以這種方式，在驅動晶體管56的柵極和源極之間，施加保持電容器47的兩端子之間的電位差vdata－vth－vref，與其相應的電流ids流到有機發(fā)光元件34，由此有機發(fā)光元件34發(fā)光。

此時，節(jié)點b的電位vb經(jīng)由第四晶體管54成為高電源電壓vdd。另一方面，節(jié)點a的電位va具有從高電源電壓vdd減去保持電容器47的兩端子之間的電位差得到的值。因此，流經(jīng)驅動晶體管56的電流ids由下式給出。

va＝vc＝vdd－(vdata－vth－vref)

vb＝vdd

因此，ids＝(1/2β)((va－vb)－vth)²

＝(1/2β)((vdd－(vdata－vth－vref))－vdd)－vth)²

＝(1/2β)((vdd－(vdata－vth－vref))－vdd)－vth)²

＝(1/2β)(vref－vdata)²

在以上給出的等式中，β是基于驅動晶體管56的結構和材料確定的常數(shù)。換言之，對于驅動晶體管56，當柵極絕緣膜的電容為cox、溝道寬度為w、溝道長度為l時，β由下式給出。

β＝cox(w/l)

由以上示出的等式可知，電流ids不包括閾值電壓vth這一項，因此不受閾值電壓vth的波動及改變的影響。這是像素電路33的閾值電壓vth改變補償效果。

如上所述，第二時間段t2結束時的像素電路33完成驅動晶體管56的閾值電壓vth的檢測、以及與有機發(fā)光元件34的發(fā)光亮度相對應的數(shù)據(jù)電壓vdata的存儲。

在第二時間段t2結束之后第三時間段t3開始為止的時間段中，由于scan及em為高，因此第一晶體管51至第五晶體管55處于截止狀態(tài)。在像素電路33內不流動電流。

參照圖23和圖26說明第三時間段t3。由于scan為高，因此第一晶體管51、第三晶體管53及第五晶體管55處于截止狀態(tài)。由于em為low，第四晶體管54及第二晶體管52處于導通狀態(tài)。

保持電容器47的第一端子、換言之驅動晶體管56的柵極的電位處于參照圖10說明的浮動節(jié)點狀態(tài)。因此，保持電容器47的端子之間的電位差維持作為第二時間段t2結束時的電位差的電位差vc而不發(fā)生任何變化。因此，驅動晶體管56的柵極和源極之間的電位差也維持作為第二時間段t2結束時的電位差的電位差vc而不發(fā)生任何變化。

與柵極和源極之間的電位差vc相對應的漏極電流ids流到驅動晶體管56。如使用圖26中的虛線所示，電流ids經(jīng)由有機發(fā)光元件34流到低電源線452。有機發(fā)光元件34以與電流ids相對應的亮度發(fā)光。因此，第三時間段t3是有機發(fā)光元件34發(fā)光的時間段。

優(yōu)選地，高電源電壓vdd和重置電壓vrst之間的電位差比高電源電壓vdd和低電源電壓vss之間的電位差大。換言之，優(yōu)選地，高電源電壓vdd、低電源電壓vss以及重置電壓vrst之間的關系滿足下式。

【數(shù)值表達式3】

|vdd-vrst|＞|vdd-vss|……(3)

vdd是高電源電壓。

vss是低電源電壓。

vrst是重置電壓。

通過如此設定，在第一時間段t1及第二時間段t2中，能夠使從驅動晶體管56的源極流到漏極的電流可靠地流到重置電源線453。因此，能夠可靠地防止有機發(fā)光元件34的漏發(fā)光。

另外，優(yōu)選地，高電源電壓vdd和重置電壓vrst之間的電位差比從高電源電壓vdd和低電源電壓vss之間的電位差減去有機發(fā)光元件34的發(fā)光閾值電壓vf得到的值大。換言之，優(yōu)選地，高電源電壓vdd、低電源電壓vss、重置電壓vrst以及發(fā)光閾值電壓vf之間的關系滿足下式。

【數(shù)值表達式4】

|vdd-vrst|＞|vdd-vss|-vf……(4)

vdd是高電源電壓。

vss是低電源電壓。

vrst是重置電壓。

vf是發(fā)光閾值電壓。

對發(fā)光閾值電壓vf進行說明。發(fā)光閾值電壓vf是有機發(fā)光元件34發(fā)光的情況和有機發(fā)光元件34不發(fā)光的情況之間的邊界電壓。在有機發(fā)光元件34的陽極電極的電壓等于或大于有機發(fā)光元件34的陰極電極的電壓和發(fā)光閾值電壓vf之和的情況下，有機發(fā)光元件34發(fā)光。另一方面，在有機發(fā)光元件34的陽極電極的電壓小于有機發(fā)光元件34的陰極電極的電壓和發(fā)光閾值電壓vf之和的情況下，有機發(fā)光元件34不發(fā)光。

另外，在重置電壓vrst具有等于或小于低電源電壓vss的電位的情況下，在非發(fā)光時間段t4，電流不流到有機發(fā)光元件34。因此，能夠防止漏發(fā)光。

另外，驅動晶體管56的漏極的電壓等于重置電壓vrst。由于驅動晶體管56的基底絕緣層61的源極跟隨器操作穩(wěn)定，因此能夠防止第二時間段t2結束時的電位差vc的改變。

圖27至圖33是示出顯示面板的制造工序的示意圖。參照圖27至圖33說明根據(jù)本實施方式的顯示裝置10中使用的顯示面板的制造方法的概略。

在此，圖中未示出用于制造顯示面板的包括沉積裝置、濺射裝置、旋涂裝置、曝光裝置、顯影裝置、蝕刻裝置、密封裝置、切割裝置及連接這些裝置的輸送裝置的制造設備。這些裝置根據(jù)預定的程序進行操作。

圖27是示出說明制造工序的截面的位置的示意圖。在下面給出的說明中，使用沿圖27中的xxviii－xxviii線剖開的示意剖視圖。

參照圖28進行說明。圖28示出用于制造子像素32的第一基板11。第一基板11是平板。參照圖29繼續(xù)說明。如圖29所示，制造設備通過使用cvd法等形成均勻厚度的基底絕緣層61。制造設備通過使用濺射法及光刻法等形成預定形狀的活性層62。

參照圖30繼續(xù)說明。如圖30所示，制造設備通過使用cvd法等形成覆蓋活性層62及基底絕緣層61的柵極絕緣層63。制造設備通過使用濺射法及光刻法等形成預定形狀的柵極64。

參照圖31繼續(xù)說明。如圖31所示，制造設備通過使用cvd法等形成覆蓋柵極64及柵極絕緣層63的層間絕緣層65。制造設備通過使用干式蝕刻法等形成從層間絕緣層65的前表面形成至活性層62的孔。

制造設備通過使用濺射法及光刻法等形成預定形狀的漏極66。如上所述，漏極66的材料是導體。作為漏極66的材料的導體形成覆蓋孔的內表面并連接漏極66和活性層62的第一導電部71。

參照圖32繼續(xù)說明。如圖32所示，制造設備通過使用旋涂法等形成覆蓋漏極66及層間絕緣層65的平坦化層67。制造設備通過使用干式蝕刻法等形成從平坦化層67的前表面形成至漏極66的孔。

制造設備通過使用濺射法及光刻法等，形成預定形狀的陽極電極18。如上所述，陽極電極18的材料是導體。作為陽極電極18的材料的導體形成還覆蓋孔的內表面并連接陽極電極18和漏極66的第二導電部72。

參照圖33繼續(xù)說明。如圖33所示，制造設備通過使用cvd法及干式蝕刻法等形成預定形狀的第一絕緣部69。在第一絕緣部69中，設置有不覆蓋陽極電極18的開口部691(參照圖6)。

制造設備依次層疊未圖示的有機發(fā)光層、陰極電極19(參照圖1)以及第二基板12(參照圖1)。如上，顯示面板完成。

如上所述，制造設備將供給第一信號的第一配線41及第二配線42以及供給第二信號的第三配線43與像素電路33一起形成于第一基板11的第一面，使得在配置有像素電路33(使用第一信號及第二信號控制像素電路33)的區(qū)域內沿著第一方向按照第一配線41、第三配線43以及第二配線42的順序配置。制造設備將通過像素電路33供給的電流控制的有機發(fā)光元件34配置于像素電路33、第一配線41、第二配線42以及第三配線43的上側。

通過使用這種制造方法，其結果，能夠制造亮度不均性降低的高圖像質量的顯示裝置10。另外，能夠提供高精密的顯示裝置10。

在本實施方式中說明的活性層62、柵極64及漏極66等的形狀均是示例，附圖是為了說明簡化后的示意圖。另外，制造工序及各工序中使用的制造設備是示例。

在本實施方式中，以將p型晶體管用作像素電路33的情況為例進行說明。但是，也可以將n型晶體管用作像素電路33。在這種情況下，像素電路33的源極和漏極顛倒。

[實施方式2]

本實施方式涉及在第一方向上相鄰的子像素32之間共用高電源線451及基準電源線454的顯示裝置10。

圖34是根據(jù)實施方式2的子像素32的示意俯視圖。圖34是以放大比例示出從顯示裝置10的前側觀察到的兩個子像素32及其周邊的圖。參照圖34對根據(jù)本實施方式的顯示裝置10進行說明。與實施方式1共同的部分不再進行說明。

以圖34的左側所示的子像素32為例進行說明。漏極66包括高電源線451、基準電源線454及數(shù)據(jù)線455。高電源線451、基準電源線454及數(shù)據(jù)線455分別具有沿豎直方向延伸的帶狀。

高電源線451位于左側設置的子像素32的右邊?；鶞孰娫淳€454位于左側設置的子像素32的左邊。數(shù)據(jù)線455位于左側設置的子像素32的左邊附近。

活性層62的第一部分沿子像素32的下側延伸，在距離下側的左邊大約3/4的位置向上彎曲，經(jīng)過右側開口的“u”字型部分之后向上延伸，并向右、向上、向右彎曲三次，越過子像素32的區(qū)域的右側邊緣延伸到相鄰的子像素32。第一部分延伸到與子像素32的左邊的最下部相鄰的子像素32。另外，還在子像素32的下側的中央部，第一部分延伸到相鄰的子像素32。

活性層62的第二部分在子像素32的左下角的斜右上側包括起始端部，沿子像素32的左側的下半部分延伸，經(jīng)由子像素32的中央部，且還在“l(fā)”字型區(qū)域之后向上延伸超過子像素32的上側。

換言之，活性層62在沿豎直方向相鄰的兩個子像素32內連續(xù)。另外，活性層62在沿水平方向相鄰的兩個子像素32內連續(xù)。

柵極64包括第一配線41、第二配線42、第三配線43、“l(fā)”字型區(qū)域以及矩形區(qū)域。

第一配線41、第二配線42以及第三配線43分別具有沿水平方向延伸的帶狀。第一配線41、第二配線42以及第三配線43越過子像素32的右側及左側的邊界延伸到相鄰的子像素32。第一配線41及第三配線43分別具有直線狀。第二配線42具有在左子像素32和右子像素32的邊界附近向子像素32的下側彎曲的淺“u”字型。

使用位于圖34的左側的子像素32說明子像素32內的晶體管的配置。活性層62的與第一配線41重疊的部分形成第一晶體管51的溝道區(qū)域。活性層62在兩個部位與第三配線43重疊。其中，活性層62的左側的部分形成第二晶體管52的溝道區(qū)域。右側的部分的活性層62形成第四晶體管54的溝道區(qū)域。

活性層62在兩個部位與第二配線42重疊。其中，活性層62的左側的部分形成第三晶體管53的溝道區(qū)域。右側的部分的活性層62形成第五晶體管55的溝道區(qū)域?；钚詫?2的“u”字型部分形成驅動晶體管56的溝道區(qū)域。

左子像素32和右子像素32的活性層62、柵極64及漏極66的形狀具有相對于子像素32的長邊線(作為其對稱軸)對稱的形狀。因此，左側設置的子像素32與右側設置的子像素32共用高電源線451。同樣地，左側設置的子像素32與設置在進一步左側設置的子像素32共用基準電源線454。另外，右側設置的子像素32與設置在進一步右側設置的子像素32共用基準電源線454。

著眼于高電源線451說明子像素32的結構。左子像素32和右子像素32的活性層62、柵極64及漏極66的形狀具有相對于作為其對稱軸的高電源線451線對稱的形狀。著眼于基準電源線454說明子像素32的結構。左子像素32和右子像素32的活性層62、柵極64及漏極66的形狀具有相對于作為其對稱軸的基準電源線454線對稱的形狀。

高電源線451比基準電源線454及數(shù)據(jù)線455粗。

右側設置的子像素32的第四晶體管54和左側設置的子像素32的第四晶體管54經(jīng)由位于子像素32的邊界線上的第一導電部71連接到高電源線451。

如參照圖2所述，一個像素31包括三個子像素32。在第一方向上相鄰的兩個像素31包括六個子像素32。兩個相鄰的像素31處于與沿第一方向排列三組圖34所示的兩個子像素32的狀態(tài)相同的狀態(tài)。

如上所述，顯示裝置10包括多個像素31。所述多個像素31排列成m(其中，m為大于或等于2的整數(shù))行n(其中，n為大于或等于2的整數(shù))列的矩陣圖案。第一方向是行方向。在行方向上相鄰的兩個像素31的像素電路33配置成相對于作為基準的高電源線451線對稱。在行方向上相鄰的兩個像素31中包括的第四晶體管54共同連接到作為基準的高電源線451。

根據(jù)本實施方式，由于相鄰的子像素32共用高電源線451，因此顯示裝置10中包括的高電源線451的數(shù)量減少一半。因此，能夠減小子像素32的尺寸。因此，能夠提供高精密的顯示裝置10。

根據(jù)本實施方式，由于相鄰的子像素32共用基準電源線454，因此顯示裝置10中包括的基準電源線454的數(shù)量減半。因此，能夠減小子像素32的尺寸。因此，能夠提供高精密的顯示裝置10。

根據(jù)本實施方式，高電源線451比基準電源線454及數(shù)據(jù)線455粗，因此能夠將高電源電壓vdd穩(wěn)定地施加于像素電路33及有機發(fā)光元件34。

另外，子像素32可配置成僅與相鄰的子像素32共用高電源線451和基準電源線454中的一者。相鄰的子像素32的活性層62、柵極64及漏極66的形狀可以為線對稱以外的任何形狀。

[實施方式3]

本實施方式涉及不共用重置電源線453和基準電源線454的顯示裝置10。

圖35是根據(jù)實施方式3的子像素32的示意俯視圖。圖36是根據(jù)實施方式3的子像素32的示意剖視圖。圖35是以放大比例示出從顯示裝置10的前側觀察到的一個子像素32及其周邊的圖。參照圖35及圖36說明根據(jù)本實施方式的顯示裝置10。與實施方式2共同的部分不再進行說明。

根據(jù)本實施方式在第一方向上相鄰的兩個子像素32與根據(jù)實施方式2在第一方向上相鄰的兩個子像素32同樣地線對稱。圖35所示的子像素32相當于圖34的左側所示的子像素32。

首先，對與實施方式2的主要區(qū)別進行說明。如圖35所示，公共電極部74位于子像素32的右側，并延伸到與上側和下側相鄰的子像素32。公共電極部74在位于子像素32的右側的第一導電部71的附近分支為兩個部分。公共電極部74包括連接到第三導電部73的分支。

如圖35所示，層間絕緣層65包括第一層間絕緣層651及第二層間絕緣層652。公共電極部74位于第一層間絕緣層651和第二層間絕緣層652之間。

公共電極部74的材料是導體。公共電極部74經(jīng)由第三導電部73連接到漏極66。公共電極部74將重置電壓vrst供給到像素電路33。因此，能夠在不增大子像素32的面積的情況下，設定任意的重置電壓vrst。

根據(jù)本實施方式，能夠提供重置電壓vrst與基準電壓vref不同的顯示裝置10。

對除包括公共絕緣部74這一點以外的與實施方式2的不同進行簡單說明。

活性層62的第一部分在子像素32的左下側包括起始端部，并在沿子像素32的左側的下半部分延伸的位置向右側彎曲，經(jīng)由子像素32的中央部經(jīng)過“l(fā)”字型區(qū)域之后向左側延伸，并在與子像素32的左側交叉的位置處分支為兩個部分。一個分支沿子像素32的左側向上延伸，并且在該子像素與在上側相鄰的子像素32之間的邊界包括終端部。另一分支延伸到在左側相鄰的子像素32內。

活性層62的第二部分從位于子像素32的下側的中央部附近的起始端部向上延伸，經(jīng)過橫倒的“z”字型部分之后向上延伸，在向右、向上、向右彎曲三次的位置處彎曲到右側，越過子像素32的區(qū)域的右側邊緣延伸到相鄰的子像素32。第二部分與第一部分不連續(xù)。

柵極64包括第一配線41、第二配線42、第三配線43、“l(fā)”字型區(qū)域及矩形區(qū)域。

第一配線41、第二配線42及第三配線43分別具有沿水平方向延伸的帶狀。第一配線41、第二配線42及第三配線43越過子像素32的右側及左側的邊界，延伸到相鄰的子像素32。第二配線42及第三配線43分別具有直線狀。第一配線41具有在該子像素與左側設置的子像素32之間的邊界的附近向下側彎曲的“u”字型。

信號的種類不限于em信號和scan信號。換言之，信號包括具有相互不同信號波形的所有的信號。另外，橫跨子像素的排列區(qū)域的信號線的數(shù)量不限于三根。

[實施例]

對使用實施方式1中記載的有機發(fā)光型的顯示裝置防止由饋通現(xiàn)象引起的顯示(亮度)不均的效果的檢驗結果進行說明。圖37是檢驗用的6t1c源極跟隨器型(6t1c＿s)像素電路的等效電路圖。對與參照圖8說明的實施方式1的比較例的像素電路933共同的部分不再進行說明。

[檢驗電路的說明]

取代有機發(fā)光元件，使用具有大約1kω/的薄膜電阻的負載z35。負載z35是以高濃度注入p型雜質以減小電阻的多晶硅膜(活性層)。將dc電流計36插入負載z35和負電源vss之間，測量流經(jīng)負載z35的電流。作為固定電壓，高電源vdd＝+4.6v、vss＝－4.9v、重置電源vrst＝－4.9v以及基準電源vref＝－3v。

保持電容器47的電容cst是124ff。寄生電容cp形成于第三配線943與作為保持電容器47的第一端子的節(jié)點c之間。在此，制作具有以0.5％的步進從0％至2％互不相同的cp/(cp+cst)的5種6t1c＿s像素電路。

掃描線40連接到第一晶體管51的柵極、第三晶體管53的柵極以及第五晶體管55的柵極。第三配線943連接到第二晶體管52的柵極及第四晶體管54的柵極。

圖38是示出像素電路33的控制信號的時序圖。參照圖38說明時序圖的概要。在圖38中，橫軸是時間。scan表示輸入到掃描線40的第一信號。em表示輸入到第三配線943的信號。vdata表示輸入到數(shù)據(jù)線9455的信號。vref表示相同的基準電壓vref輸入到數(shù)據(jù)線9455與基準電源線9454的狀態(tài)。另外，data表示使有機發(fā)光元件34發(fā)光的亮度的電壓。

如圖38所示，在本實施例中，檢測時間段(也稱作數(shù)據(jù)存儲時間段或閾值檢測時間段)是16μs，延遲時間是1μs。在scan信號及em信號中，低電位vgl是－9v，高電位vgh是+6v。輸入到數(shù)據(jù)線9455的信號vdata的電壓在數(shù)據(jù)存儲時間段從vref變化到data。

圖39是示出輸入圖38所示的信號模式之后的檢驗用的6t1c＿s像素電路的狀態(tài)的示意圖。第一晶體管51、第三晶體管53及第五晶體管55處于截止狀態(tài)。第四晶體管54及第二晶體管52處于導通狀態(tài)。數(shù)據(jù)電壓vdata從－5v變化到+2v。直流電流計36測量從vdd流至vss的流動電流的值。

[實驗結果]

圖40是示出驅動晶體管56的漏極電流ids的數(shù)據(jù)電壓依賴性的圖。在圖40中，橫軸表示從數(shù)據(jù)線9455輸入的數(shù)據(jù)電壓vdata，單位是伏特。在圖40中，縱軸表示從vdd流到vss的流動電流的值，換言之，驅動晶體管56的漏極電流ids。在圖40中，縱軸的單位是安培。在圖40中，縱軸是通過直流電流計36測量到的電流值。

菱形的曲線表示cp/(cp+cst)＝0％的情況下的數(shù)據(jù)電壓vdata和漏極電流ids之間的關系。矩形的曲線表示cp/(cp+cst)＝0.5％的情況下的數(shù)據(jù)電壓vdata和漏極電流ids之間的關系。三角形的曲線表示cp/(cp+cst)＝1％的情況下的數(shù)據(jù)電壓vdata和漏極電流ids之間的關系。x標記的曲線表示cp/(cp+cst)＝1.5％的情況下的數(shù)據(jù)電壓vdata和漏極電流ids之間的關系。＊標記的曲線表示cp/(cp+cst)＝2％的情況下的數(shù)據(jù)電壓vdata和漏極電流ids之間的關系。

在cp/(cp+cst)＝0％的情況下，在數(shù)據(jù)電壓vdata從－5v到+1v的范圍內，驅動晶體管56的漏極電流ids從3×10^-10a變化到2×10^-5a。這是能夠使有機發(fā)光元件從暗狀態(tài)變化到亮狀態(tài)的電流。隨著cp/(cp+cst)增大，驅動晶體管56的漏極電流ids傾向于增大。

圖41是示出驅動晶體管56的漏極電流ids的cp/(cp+cst)依賴性的圖。圖41中，縱軸表示cp/(cp+cst)，單位是百分比。在圖41中，縱軸表示從vdd流到vss的電流的值，換言之，驅動晶體管56的漏極電流ids。在圖40中，縱軸的范圍是安培。在圖40中，縱軸是通過直流電流計36測量到的電流值。

菱形的曲線表示數(shù)據(jù)電壓vdata為－4.5v的情況下的cp/(cp+cst)與漏極電流ids之間的關系的實際測量值。實線表示使用多項式逼近實際測量值得到的近似式的圖。

[近似式的導出]

以下，對導出近似式的方法進行說明。如上所述，驅動晶體管56的漏極電流ids由式(5)表示。

【數(shù)值表達式5】

w是晶體管的溝道寬度。

l是溝道長度。

μ是遷移率。

cox是柵極絕緣膜的電容。

vgs是柵極源極間電壓。

vth是閾值電壓。

使用上述的式(2)表示驅動晶體管56的柵極電壓vg。在此，設驅動晶體管56的源極電壓vs＝vdd、驅動晶體管56的柵極源極間電壓vgs＝vg-vs。通過從式(5)及式(2)刪除柵極電壓vg，能夠獲得表示驅動晶體管56的漏極電流ids與k之間的關系的式(6)。如上所述，k＝cp/(cp+cst)。

【數(shù)值表達式6】

ids＝β(vgl-vgh-vdd+vdata-vth)²k²

+2β(vref-vdd)(vgl-vgh-vdd+vdata-vth)k

+β(vref-vdd)²…(6)

由于式(6)的左邊表示的ids表示為k的二次函數(shù)，通過使用最小二乘法計算二次多項式的各系數(shù)，可得到式(7)所示的近似式。

【數(shù)學表達式7】

ids＝2.6×10^-8k²+1.6×10^-9k+8.4×10^-9…(7)

在圖41中，表示將各系數(shù)四舍五入成一位的近似式。

[cp/(cp+cst)的改變與顯示不均之間的關系]

基于式(7)的近似式，說明cp/(cp+cst)的改變與顯示不均之間的關系。在寄生電容cp的配線相互交叉的部分的尺寸為4μm×2.5μm、每單位面積的電容為0.075(ff/μm²)的情況下，cp＝0.75ff。在保持電容器47的電容cst＝124ff的情況下，k＝cp/(cp+cst)計算為0.0060。

基于制造差異，在基板內及基板之間展現(xiàn)各配線的寬度的百分之幾的變化。這種變化引起配線相互交叉的部分的寄生電容的改變。

基于式(7)，在k以0.0060為中心改變±5％的情況下，漏極電流ids的改變?yōu)椤?.3％。根據(jù)漏極電流ids的改變，有機發(fā)光元件的亮度改變。在漏極電流改變2％的情況下，有機發(fā)光元件的亮度改變處于容易可視的狀態(tài)。因此，發(fā)生顯示不均。

[與實施方式1的比較]

在實施方式1中，取代掃描線40，在子像素32的上端和下端分別配置總計兩個第一配線41和兩個第二配線42，并在它們之間配置第三配線43。由于能夠避免配線的交叉，因此根據(jù)配線交叉的寄生電容cp＝0。因此，即使在各配線由于制造差異而改變的情況下，寄生電容cp也不從“0”變化。換言之，驅動晶體管56的漏極電流ids不變化，由此能夠解決由伴隨著配線交叉的饋通引起的顯示不均的問題。

另外，各實施例中記載的技術特征(構成要件)能夠相互組合，可通過這種組合形成新的技術特征。

要注意，如本文和所附權利要求中使用的，單數(shù)形式的“一”、“該”包括復數(shù)指代，除非文中明確指出并非如此。

要注意，本文公開的實施方式是示例性的，而絕非限制性的。本發(fā)明的范圍不由上述的說明書限定，而由所附權利要求書限定，因此落在權利要求的邊界和界限或該邊界和界限的等效物內的所有的變型旨在被權利要求涵蓋。