本發(fā)明實施例涉及一種鰭片型場效應(yīng)晶體管。

背景技術(shù)：

半導(dǎo)體集成電路(integratedcircuit；ic)行業(yè)已經(jīng)歷快速發(fā)展。ic材料以及設(shè)計的技術(shù)進展已生產(chǎn)數(shù)代ic，其中每一代具有比前一代小且更復(fù)雜的電路。在ic演進過程中，一般來說，增加功能密度(即，每芯片面積的互連器件的數(shù)目)，同時減小幾何圖形大小(即，可使用制造過程產(chǎn)生的最小組件(或線路))。此按比例縮小過程通常通過增加生產(chǎn)效率和降低相關(guān)聯(lián)成本來提供益處。

此按比例縮小亦提高了加工及制造ic的復(fù)雜度，且對于這些待實現(xiàn)的進展，需要ic加工及制造的類似發(fā)展。舉例來說，已經(jīng)引入例如鰭片型場效應(yīng)晶體管(fin-typefield-effecttransistor；finfet)的三維晶體管以代替平面晶體管。盡管現(xiàn)有finfet器件以及形成finfet器件的方法已經(jīng)充分滿足其一般預(yù)期目的，但是他們并非在所有方面令人完全滿意。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的實施例，鰭片型場效應(yīng)晶體管包含襯底、絕緣體、第一柵極、第二柵極、開口、第一介電層以及第二介電層。所述襯底包含第一半導(dǎo)體鰭片、第二半導(dǎo)體鰭片以及第一半導(dǎo)體鰭片與第二半導(dǎo)體鰭片之間的溝槽。所述絕緣體配置在溝槽中。第一柵極配置在第一半導(dǎo)體鰭片上。第二柵極配置在第二半導(dǎo)體鰭片上。開口配置在第一柵極與第二柵極之間。第一介電層配置在開口中以將第一柵極與第二柵極電絕緣，其中第一介電層包含縫隙。第二介電層填充在縫隙中，其中所述開口在第一柵極及第二柵極沿其延伸的方向上具有第一寬度，所述縫隙在所述方向上具有第二寬度，且第一寬度與第二寬度的比率大于2。

附圖說明

當結(jié)合附圖閱讀時，從以下實施方式最好地理解本發(fā)明的各方面。應(yīng)注意，根據(jù)產(chǎn)業(yè)中的標準實踐，各種特征未按比例繪制。實際上，為了論述清楚起見，可任意增大或減小各種特征的尺寸。

圖1說明根據(jù)本發(fā)明的一些實施例的制造finfet的方法的流程圖；

圖2a至圖2l為根據(jù)本發(fā)明的一些實施例的制造finfet的方法的透視圖。

具體實施方式

以下公開內(nèi)容提供用于實施所提供的標的物的不同特征的許多不同實施例或?qū)嵗?。下文描述組件和布置的特定實例以簡化本公開內(nèi)容。當然，這些組件和布置僅為實例且并不希望為限制性的。例如，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接觸地形成的實施例，且還可包含額外特征可在第一特征與第二特征之間形成使得第一特征和第二特征可不直接接觸的實施例。另外，本發(fā)明可能在各個實例中重復(fù)參考數(shù)字和/或字母。此重復(fù)是出于簡化及清楚的目的，且本身并不指示所論述的各種實施例及/或配置之間的關(guān)系。

此外，例如“在……下”、“在……下方”、“下部”、“在……上方”、“上部”及類似者的空間相對術(shù)語為易于描述可用于本文中，以描述如圖中所說明的一個構(gòu)件或特征與另一構(gòu)件或特征的關(guān)系。除圖式中所描繪的定向之外，空間相對術(shù)語意圖涵蓋在使用或操作中的器件的不同定向。設(shè)備可以其它方式定向(旋轉(zhuǎn)90度或在其它定向處)，且本文中所使用的空間相關(guān)描述詞同樣地可相應(yīng)地進行解釋。

本發(fā)明的實施例描述finfet的示例性制造方法。在本發(fā)明的某些實施例中，finfet可形成于塊狀硅襯底上。又，作為替代方式，finfet可形成于絕緣體上硅(soi)襯底或絕緣體上鍺(goi)襯底上。并且，根據(jù)實施例，硅襯底可包含其它導(dǎo)電層或其它半導(dǎo)體元件，諸如晶體管、二極管等。在此情況下，實施例不受限制。

圖1說明根據(jù)本發(fā)明的一些實施例的制造finfet的方法的流程圖。參考圖1，所述方法至少包含步驟s10、步驟s20、步驟s30、步驟s40、步驟s50、步驟s60、步驟s70以及步驟s80。首先，在步驟s10中，圖案化襯底以形成第一半導(dǎo)體鰭片、第二半導(dǎo)體鰭片以及第一半導(dǎo)體鰭片與第二半導(dǎo)體鰭片之間的溝槽。隨后，在步驟s20中，在溝槽中形成絕緣體。在步驟s30中，分別在第一半導(dǎo)體鰭片及第二半導(dǎo)體鰭片上形成第一虛設(shè)柵極及第二虛設(shè)柵極，其中在第一虛設(shè)柵極與第二虛設(shè)柵極之間形成開口。在步驟s40中，在開口中形成第一介電材料，其中第一介電材料形成有配置在其中的氣隙(formedwithanairgaptherein)。在步驟s50中，移除第一介電材料的一部分以形成第一介電層，且因此暴露氣隙以在第一介電層中形成縫隙。在步驟s60中，移除第一虛設(shè)柵極及第二虛設(shè)柵極。在步驟s70中，用第二介電層填充所述縫隙。其后，在步驟s80中，分別在第一半導(dǎo)體鰭片及第二半導(dǎo)體鰭片上形成第一柵極及第二柵極，其中通過在其中包含第二介電層的第一介電層將第一柵極及第二柵極電絕緣。

圖2a為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟10中且如圖2a所示，提供襯底200。在一些實施例中，襯底200包含結(jié)晶硅襯底(例如，晶片)。取決于設(shè)計要求(例如，p型襯底或n型襯底)，襯底200可包含各種摻雜區(qū)。在一些實施例中，摻雜區(qū)可摻雜有p型及/或n型摻雜劑。例如，摻雜區(qū)可摻雜有p型摻雜劑，諸如硼或bf2；n型摻雜劑，諸如磷或砷；及/或其組合。摻雜區(qū)可經(jīng)配置以用于n型finfet、p型finfet或其組合。在替代性實施例中，襯底200可由以下各者制成：一些其它合適的元素半導(dǎo)體，諸如鉆石或鍺；合適的化合物半導(dǎo)體，諸如砷化鎵、碳化硅、砷化銦或磷化銦；或合適的合金型半導(dǎo)體，諸如鍺化硅碳化物、砷化鎵磷化物或磷化銦鎵。

在一些實施例中，襯墊層202a及掩模層202b依序形成于襯底200上。襯墊層202a可為(例如)通過熱氧化工藝形成的氧化硅薄膜。襯墊層202a可充當襯底200與掩模層202b之間的粘附層。襯墊層202a還可充當用于蝕刻掩模層202b的蝕刻終止層。在至少一個實施例中，掩模層202b為(例如)通過低壓化學(xué)氣相沉積(low-pressurechemicalvapordeposition；lpcvd)或等離子體增強式化學(xué)氣相沉積(plasmaenhancedchemicalvapordeposition；pecvd)形成的氮化硅層。掩模層202b在后續(xù)光刻過程期間用作硬掩模。隨后，具有預(yù)定圖案的圖案化光刻膠層204形成于掩模層202b上。

圖2b為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s10中且如圖2a至圖2b所示，未被圖案化光刻膠層204覆蓋的掩模層202b及襯墊層202a經(jīng)連續(xù)蝕刻以形成圖案化掩模層202b'及圖案化襯墊層202a'以暴露底層襯底200。隨后，通過使用圖案化掩模層202b'、圖案化襯墊層202a'以及圖案化光刻膠層204作為掩模，暴露并移除襯底200的一部分以形成第一半導(dǎo)體鰭片208a、第二半導(dǎo)體鰭片208b以及第一半導(dǎo)體鰭片208a與第二半導(dǎo)體鰭片208b之間的溝槽206。在圖案化襯底200后，第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b被圖案化掩模層202b'、圖案化襯墊層202a'以及圖案化光刻膠層204覆蓋。

第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的寬度(例如)分別小于約30nm。第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的高度范圍分別為約5nm至約500nm。在形成溝槽206及第一半導(dǎo)體鰭片208a以及第二半導(dǎo)體鰭片208b之后，隨后移除圖案化光刻膠層204。在一些實施例中，可執(zhí)行清潔工藝以移除半導(dǎo)體襯底200a及第一半導(dǎo)體鰭片208a以及第二半導(dǎo)體鰭片208b的原生氧化物?？墒褂孟♂尩臍浞?dilutedhydrofluoric；dhf)酸或其它合適的清潔溶液來執(zhí)行清潔工藝。

圖2c為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s20中且如圖2b至圖2c所示，絕緣材料210形成于襯底200a上方以覆蓋第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b并填滿溝槽206。除覆蓋第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b之外，絕緣材料210進一步覆蓋(例如)圖案化襯墊層202a'及圖案化掩模層202b'。絕緣材料210可包含氧化硅、氮化硅、氮氧化硅、旋涂式介電材料或低k介電材料。絕緣材料210可通過高密度等離子體化學(xué)氣相沉積(high-density-plasmachemicalvapordeposition；hdp-cvd)、低氣壓cvd(sub-atmosphericcvd；sacvd)或通過旋涂形成。

圖2d為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s20中且如圖2c至圖2d所示，(例如)執(zhí)行諸如化學(xué)機械拋光工藝的拋光工藝以移除絕緣材料210、圖案化掩模層202b'以及圖案化襯墊層202a'的一部分，直到暴露第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b。如圖2d所示，在對絕緣材料210拋光之后，拋光絕緣材料210的頂表面大體上與第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的頂表面t1共面。

圖2e為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s20中且如圖2d至圖2e所示，溝槽206中填充的拋光絕緣材料210通過蝕刻工藝部分移除以使得絕緣體210a形成于襯底200a上且位于第一半導(dǎo)體鰭片208a與第二半導(dǎo)體鰭片208b之間。在一些實施例中，蝕刻工藝可為使用氫氟酸(hf)的濕式蝕刻工藝或干式蝕刻工藝。絕緣體210a的頂表面t2低于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的頂表面t1。換句話說，第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b從絕緣體210a的頂表面t2突出，且因此暴露第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的側(cè)壁sw。第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的頂表面t1與絕緣體210a的頂表面t2之間的高度差為h，且高度差h范圍為約15nm至約50nm。絕緣體210a部分地覆蓋第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的側(cè)壁。

圖2f為在制造方法的各個階段中的一個處的finfet的透視圖。在圖1的步驟s30中且如圖2e至圖2f所示，在形成絕緣體210a之后，(例如)形成介電層212以保形地覆蓋第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的頂表面t1及側(cè)壁sw。在替代性實施例中，介電層212進一步保形地覆蓋絕緣體210a的頂表面t1。在一些實施例中，介電層212可包含氧化硅、氮化硅或氮氧化硅。在一些實施例中，介電層212為厚度在約0.2nm至5nm范圍內(nèi)的高k介電層。介電層212可由諸如原子層沉積(atomiclayerdeposition；ald)、化學(xué)氣相沉積(chemicalvapordeposition；cvd)、物理氣相沉積(physicalvapordeposition；pvd)、熱氧化或uv臭氧氧化的合適工藝形成。

圖2g為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s30中且如圖2f至圖2g所示，虛設(shè)柵極帶214形成于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b上，其中虛設(shè)柵極帶214的長度方向d1不同于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的長度方向d2。舉例來說，虛設(shè)柵極帶214的長度方向d1垂直于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的長度方向d2。圖2g所示的兩條虛設(shè)柵極帶214僅用于說明，在替代性實施例中，可根據(jù)實際設(shè)計要求形成更多虛設(shè)柵極帶214。虛設(shè)柵極帶214包含含硅材料，諸如多晶硅、非晶硅或其組合。虛設(shè)柵極帶214可通過諸如化學(xué)氣相沉積(cvd)或物理氣相沉積(pvd)的合適沉積工藝以及諸如化學(xué)機械拋光的合適平坦化工藝形成。在一些實施例中，虛設(shè)柵極帶214的寬度范圍為5nm至50nm。

在一些實施例中，在形成虛設(shè)柵極帶214之后，在虛設(shè)柵極帶214的側(cè)壁上形成一對間隔件216。間隔件216形成于絕緣體210a上且沿虛設(shè)柵極帶214的側(cè)壁延伸。間隔件216由諸如氮化硅或sicon的介電材料形成。間隔件216可包含單層或多層結(jié)構(gòu)。由于此對間隔件216通過虛設(shè)柵極帶214隔開，因此此對間隔件216之間的間隙大體上等于虛設(shè)柵極帶214的寬度。

圖2h為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s30且如圖2g至圖2h所示，移除虛設(shè)柵極帶214的一部分以形成開口215，且其余虛設(shè)柵極帶214通過其間的開口215分為第一虛設(shè)柵極214a及第二虛設(shè)柵極214b。在一些實施例中，形成開口215的同時還移除間隔件216的一部分，且因此其余間隔件216通過其間的開口215分為間隔件216a及間隔件216b。在一些實施例中，第一虛設(shè)柵極214a及第二虛設(shè)柵極214b分別形成于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b上，且開口215配置在絕緣體210a上以及第一虛設(shè)柵極214a與第二虛設(shè)柵極214b之間。在一些實施例中，沿長度方向d1，開口215的頂部臨界尺寸tcd可不同于開口215的底部臨界尺寸bcd。舉例來說，開口215的頂部臨界尺寸tcd小于開口215的底部臨界尺寸bcd。在一些實施例中，開口215的頂部臨界尺寸tcd及底部臨界尺寸bcd范圍為5nm至500nm。在一些實施例中，開口215的側(cè)壁的頂部部分215a為傾斜的，且開口215的側(cè)壁的底部部分215b為大體上筆直的。在一些實施例中，頂部部分215a的高度小于底部部分215b的高度。在一些實施例中，頂部部分215a的高度與底部部分215b的高度的比率為1/3至1/8。在一些實施例中，開口215的側(cè)壁與絕緣體210a之間形成的夾角swa(例如)大體上等于90度。開口215可通過蝕刻工藝形成。通過切割虛設(shè)柵極帶214形成第一虛設(shè)柵極214a及第二虛設(shè)柵極214b的工藝也被稱作端切工藝(endcutprocess)，且所形成第一虛設(shè)柵極214a的末端與所形成第二虛設(shè)柵極214b的一個末端相鄰。在一些實施例中，開口215的高寬比大于約3、大于約5、大于約7、大于約10或甚至大于約15。在一些實施例中，開口215的高寬比范圍為7至10。在此，開口的高寬比界定為最長邊與最短邊的比率。在一些實施例中，通過如圖2h所示的形狀作為說明開口215的實例，然而，并無意限制開口215的形狀。

在一些實施例中，源極/漏極區(qū)217形成于第一虛設(shè)柵極214a及第二虛設(shè)柵極214b的兩個相對側(cè)處。在一些實施例中，通過使用諸如各向異性蝕刻工藝的合適技術(shù)移除第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的暴露上部，且因此，凹口(未圖示)形成于絕緣體210a中。在一些實施例中，通過將第一虛設(shè)柵極214a、第二虛設(shè)柵極214b、間隔件216a以及間隔件216b作為蝕刻掩模來移除第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的暴露上部。也就是說，形成凹口的步驟被視為自對準蝕刻步驟。在一些實施例中，可于凹口形成步驟之后進行加大步驟及/或圓化步驟，因此所得凹口輪廓可具有類鉆石(diamond-like)形狀、類桶(bucket-like)形狀或類似形狀。

此后，通過選擇性地由凹口生長磊晶層而形成源極/漏極區(qū)217。確切地說，源極/漏極區(qū)217形成于凹口內(nèi)且沿對應(yīng)間隔件110的側(cè)壁向上延伸。在一些實施例中，源極/漏極區(qū)217包含硅鍺、碳化硅或磷化硅。在一些實施例中，源極/漏極區(qū)217包含用于p型finfet器件的硅鍺(sige)。在替代性實施例中，源極/漏極區(qū)217包含用于n型finfet器件的碳化硅(sic)、磷化硅(sip)、sicp或sic/sip多層結(jié)構(gòu)。在一些實施例中，源極/漏極區(qū)217可視情況按需要植入有n型摻雜劑或p型摻雜劑。在一些實施例中，相同側(cè)的相鄰源極/漏極區(qū)217彼此分開，如圖2h中所示。在替代性實施例中，相同側(cè)的相鄰源極/漏極區(qū)217相連。在形成源極/漏極區(qū)217之后，可通過將源極/漏極區(qū)217的頂部部分硅化而形成硅化物區(qū)。

圖2i為在制造方法的各個階段中的一個階段處的finfet的透視圖。在圖1的步驟s40中且如圖2h至圖2i所示，第一介電材料218填充于開口215中且第一介電材料218中形成有氣隙219。在一些實施例中，第一介電材料218形成于襯底200a上方以填充開口215且覆蓋第一虛設(shè)柵極214a及第二虛設(shè)柵極214b。第一介電材料218可包含氧化硅、氮化硅、氮氧化硅或低k介電材料。在其中形成有氣隙219的第一介電材料218可通過化學(xué)氣相沉積(cvd)或物理氣相沉積(pvd)形成。在一些實施例中，氣隙219與第一介電材料218同時形成。在一些實施例中，氣隙219的頂表面t3大體上高于第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的頂表面t1。在一些實施例中，氣隙219的頂表面t3略低于第一虛設(shè)柵極214a及第二虛設(shè)柵極214b的頂表面。在一些實施例中，在形成第一介電材料218之前，可提前執(zhí)行一些工藝(例如，覆蓋絕緣體210a的介電層的移除工藝、鰭片凹進工藝、于半導(dǎo)體鰭片上進行應(yīng)變源極/漏極外延工藝、硅化工藝等)。省略前述工藝的細節(jié)。在一些實施例中，如圖2i所示的形狀作為說明氣隙219的實例，然而，并無意限制氣隙219的形狀。舉例來說，氣隙219可為圓形、橢圓形形狀或其它不規(guī)則形狀。此外，在圖2i中所示的第一介電材料218中的一個氣隙219僅用于說明，在替代性實施例中，根據(jù)實際設(shè)計要求可形成兩個或大于兩個氣隙219。

圖2j為在制造方法的各個階段中的一個階段處的finfet的視圖。在圖1的步驟s50及s60中且如圖2i至圖2j所示，移除第一介電材料218的一部分以形成第一介電層218a，且因此暴露氣隙219以在第一介電層218a中形成縫隙219a。暴露第一虛設(shè)柵極214a及第二虛設(shè)柵極214b。在一些實施例中，(例如)執(zhí)行諸如化學(xué)機械拋光工藝的拋光工藝以移除第一介電材料218的一部分、第一虛設(shè)柵極214a的一部分以及第二虛設(shè)柵極214b的一部分，直到暴露氣隙219、第一虛設(shè)柵極214a以及第二虛設(shè)柵極214b。在一些實施例中，開口215在第一虛設(shè)柵極214a及第二虛設(shè)柵極214b的長度方向d1上具有第一寬度w1，縫隙219a在長度方向d1上具有第二寬度w2，且第一寬度w1與第二寬度w2的比率大于2、大于3、大于4、大于5、大于6、大于7、大于8、大于9、大于10或甚至大于15。在一些實施例中，縫隙219a的第二寬度w2為約10nm，且開口215的第一寬度w1大于100nm。在一些實施例中，縫隙219a的高寬比大于約3、大于5、大于7、大于10、大于12或甚至大于15。在一些實施例中，縫隙219a具有大于10的高寬比。在一些實施例中，在沿長度方向d1移除第一介電材料218的一部分之后，開口215的頂部臨界尺寸tcd大體上等于開口215的底部臨界尺寸bcd。在替代性實施例中，開口215可具有不同于其底部臨界尺寸bcd的頂部臨界尺寸tcd。在一些實施例中，通過如圖2j所示的形狀作為說明縫隙219a的實例，然而，并無意限制縫隙219a的形狀。

隨后，移除其余第一虛設(shè)柵極214a及其余第二虛設(shè)柵極214b。在一些實施例中，(例如)通過蝕刻工藝移除第一虛設(shè)柵極214a及第二虛設(shè)柵極214b。通過恰當?shù)剡x擇蝕刻劑，在未明顯損害第一介電層218a及介電層212的情況下移除第一虛設(shè)柵極214a及第二虛設(shè)柵極214b。

圖2k為在制造方法的各個階段中的一個階段處的finfet的視圖。在圖1的步驟s70中且如圖2j至圖2k所示，第二介電層221填充縫隙219a。在一些實施例中，第二介電層221通過原子層沉積或其它合適方法形成。第二介電層221的材料不同于第一介電層218a的材料。在一些實施例中，第二介電層221可包含介電常數(shù)大于約10的高k材料。在一些實施例中，高k材料包含金屬氧化物，例如，zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio、其組合或合適的材料。在替代性實施例中，第二介電層221可視情況包含硅酸鹽，例如，hfsio、lasio、alsio、其組合或合適的材料。在一些實施例中，第二介電層221的頂表面t4大體上與第一介電層218a的頂表面t5共同。在一些實施例中，第一介電層218a包圍第二介電層221。

在一些實施例中，柵極介電層220形成于覆蓋第一半導(dǎo)體鰭片208a及第二半導(dǎo)體鰭片208b的介電層212、絕緣體210a及第一介電層218a的側(cè)壁sw上方。在一些實施例中，柵極介電層220與第二介電層221同時形成。在一些實施例中，柵極介電層220可包含介電常數(shù)大于約10的高k材料。在一些實施例中，高k材料包含金屬氧化物，例如，zro2、gd2o3、hfo2、batio3、al2o3、lao2、tio2、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio、其組合或合適的材料。在替代性實施例中，柵極介電層220可視情況包含硅酸鹽，例如，hfsio、lasio、alsio、其組合或合適的材料。在一些實施例中，柵極介電層220具有在約5nm至50nm范圍內(nèi)的厚度。柵極介電層220(例如)比介電層212厚。

圖2l為在制造方法的各個階段中的一個階段處的finfet的視圖。在圖1的步驟s80中且如圖2k至圖2l所示，形成第一柵極222a及第二柵極222b以覆蓋柵極介電層220。柵極介電層220配置在第一柵極222a及第一半導(dǎo)體鰭片208a之間與第二柵極222b及第二半導(dǎo)體鰭片208b之間。在一些實施例中，第一柵極222a及第二柵極222b可包含單層或多層結(jié)構(gòu)。在一些實施例中，第一柵極222a及第二柵極222b可包含金屬，諸如al、cu、w、ti、ta、tin、tial、tialn、tan、nisi、cosi，具有與襯底材料兼容的功函數(shù)的其它導(dǎo)電材料或其組合。在一些實施例中，第一柵極222a及第二柵極222b的厚度(例如)在約30nm至約60nm的范圍內(nèi)。第一柵極222a及第二柵極222b可通過諸如ald、cvd、pvd、電鍍或其組合的合適工藝形成。

在一些實施例中，第一柵極222a的寬度范圍為5nm至50nm，且第二柵極222b的寬度范圍為5nm至50nm。與第一柵極222a重疊且由其覆蓋的第一半導(dǎo)體鰭片208a的部分充當finfet的通道；且與第二柵極222b重疊且由其覆蓋的第二半導(dǎo)體鰭片208b的部分充當finfet的通道。在一些實施例中，第一柵極222a與第二柵極222b之間的一個縫隙219a僅用于說明，在替代性實施例中，根據(jù)實際設(shè)計要求可在第一柵極222a與第二柵極222b之間形成兩個或大于兩個縫隙219a。因此，更多介電層221可填充第一柵極222a與第二柵極222b之間的縫隙219a，且介電層221可具有相同材料或不同材料。

在一些實施例中，第一介電層形成有至少一個縫隙，且第二介電層填充所述縫隙，其中第一介電層及第二介電層具有不同材料。因此，形成于第一柵極與第二柵極之間的開口中的介電材料(諸如第一介電層及第二介電層)一起提供第一柵極及第二柵極的良好絕緣。故，可基于形成于開口中且填充縫隙的材料調(diào)節(jié)第一柵極與第二柵極之間的開口的尺寸。此外，防止線端橋接缺點(line-endbridgedefect)及泄漏(leakage)，且增強finfet的產(chǎn)生及可靠性。

根據(jù)本發(fā)明的一些實施例，提供了一種鰭片型場效應(yīng)晶體管(finfet)。finfet包含襯底、絕緣體、第一柵極、第二柵極、開口、第一介電層以及第二介電層。所述襯底包含第一半導(dǎo)體鰭片、第二半導(dǎo)體鰭片以及第一半導(dǎo)體鰭片與第二半導(dǎo)體鰭片之間的溝槽。所述絕緣體配置在溝槽中。第一柵極配置在第一半導(dǎo)體鰭片上。第二柵極配置在第二半導(dǎo)體鰭片上。開口配置在第一柵極與第二柵極之間。第一介電層配置在開口中以將第一柵極與第二柵極電絕緣，其中第一介電層包含縫隙。第二介電層填充在縫隙中，其中所述開口在第一柵極及第二柵極延伸的方向上具有第一寬度，所述縫隙在所述方向上具有第二寬度，且第一寬度與第二寬度的比率大于2。

根據(jù)本發(fā)明的替代性實施例，提供了一種鰭片型場效應(yīng)晶體管(finfet)。finfet包含襯底、絕緣體、第一柵極、第二柵極、開口、第一介電層以及第二介電層。襯底包含第一半導(dǎo)體鰭片、第二半導(dǎo)體鰭片以及第一半導(dǎo)體鰭片與第二半導(dǎo)體鰭片之間的溝槽。所述絕緣體配置在溝槽中。第一柵極配置在第一半導(dǎo)體鰭片上。第二柵極配置在第二半導(dǎo)體鰭片上。開口配置在第一柵極與第二柵極之間。第一介電層配置在開口中以將第一柵極與第二柵極電絕緣，其中第一介電層包含縫隙。第二介電層填充于所述縫隙中，其中所述縫隙具有大于10的高寬比。

根據(jù)本發(fā)明的另一替代性實施例，提供一種用于制造鰭片型場效應(yīng)晶體管(finfet)的方法。圖案化襯底以形成第一半導(dǎo)體鰭片、第二半導(dǎo)體鰭片以及第一半導(dǎo)體鰭片與第二半導(dǎo)體鰭片之間的溝槽。絕緣體形成于溝槽中。第一虛設(shè)柵極及第二虛設(shè)柵極分別形成于第一半導(dǎo)體鰭片及第二半導(dǎo)體鰭片上，其中開口形成于第一虛設(shè)柵極與第二虛設(shè)柵極之間。第一介電材料形成于開口中，其中所述第一介電材料形成有配置在其中的氣隙。移除第一介電材料的一部分以形成第一介電層，且因此暴露所述氣隙以在第一介電層中形成縫隙。移除第一虛設(shè)柵極及第二虛設(shè)柵極。形成第二介電層以填充所述縫隙。第一柵極及第二柵極分別形成于第一半導(dǎo)體鰭片及第二半導(dǎo)體鰭片上，其中通過在其中包含第二介電層的第一介電層將第一柵極及第二柵極電絕緣。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述第二介電層的頂表面大體上與所述第一介電層的頂表面共面。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述開口的頂部臨界尺寸大體上等于所述開口的底部臨界尺寸。

在根據(jù)本發(fā)明的實施例的finfet中，其進一步包括第三介電層，所述第三介電層配置在所述第一半導(dǎo)體鰭片與所述第一柵極之間、所述第二半導(dǎo)體鰭片與所述第二柵極之間以及所述第一介電層的側(cè)壁上。

在根據(jù)本發(fā)明的實施例的finfet中，其進一步包括第四介電層，所述第四介電層配置在所述第一半導(dǎo)體鰭片與所述第三介電層之間以及所述第二半導(dǎo)體鰭片與所述第三介電層之間。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述第二介電層的材料與所述第三介電層的材料相同。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述第二介電層的頂表面大體上與所述第一介電層的頂表面共面。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述開口在所述第一柵極及所述第二柵極延伸的方向上具有第一寬度，所述縫隙在所述方向上具有第二寬度，且所述第一寬度與所述第二寬度的比率大于2。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述開口的頂部臨界尺寸大體上等于所述開口的底部臨界尺寸。

在根據(jù)本發(fā)明的實施例的finfet中，其進一步包括第三介電層，所述第三介電層配置在所述第一半導(dǎo)體鰭片與所述第一柵極之間、所述第二半導(dǎo)體鰭片與所述第二柵極之間以及所述第一介電層的側(cè)壁上。

在根據(jù)本發(fā)明的實施例的finfet中，其進一步包括第四介電層，所述第四介電層配置在所述第一半導(dǎo)體鰭片與所述第二介電層之間以及所述第二半導(dǎo)體鰭片與所述第二介電層之間。

在根據(jù)本發(fā)明的實施例的finfet中，其中所述第二介電層的材料與所述第三介電層的材料相同。

在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其中形成所述第一虛設(shè)柵極及第二虛設(shè)柵極包括：在所述襯底上形成虛設(shè)柵極帶以覆蓋所述絕緣體、所述第一半導(dǎo)體鰭片以及所述第二半導(dǎo)體鰭片；以及移除所述虛設(shè)柵極帶的一部分以形成所述第一虛設(shè)柵極、所述第二虛設(shè)柵極以及其間的所述開口。

在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其中在其中具有所述氣隙的所述第一介電材料形成于所述開口中，所述開口具有小于底部臨界尺寸的頂部臨界尺寸。

在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其中所述氣隙的頂表面高于所述第一半導(dǎo)體鰭片及所述第二半導(dǎo)體鰭片的頂表面。

在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其中所述第二介電層通過原子層沉積形成。

在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其進一步包括形成第三介電層，所述第三介電層配置在所述第一半導(dǎo)體鰭片與所述第二介電層之間以及所述第二半導(dǎo)體鰭片與所述第二介電層之間。在根據(jù)本發(fā)明的實施例的用于制造finfet的方法中，其中所述第三介電層與所述第二介電層同時形成。

前文概述若干實施例的特征，使得所屬領(lǐng)域的技術(shù)人員可更好地理解本發(fā)明的各方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，其可易于使用本發(fā)明作為設(shè)計或修改用于實現(xiàn)本文中所引入的實施例的相同目的和/或獲得相同優(yōu)勢的其它工藝和結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認識到，此類等效構(gòu)造并不脫離本發(fā)明的精神和范圍，且其可在不脫離本發(fā)明的精神和范圍的情況下在本文中進行各種改變、替代和更改。