本發(fā)明大體上涉及半導(dǎo)體裝置及集成電路制造，并且特別的是，涉及集合體(assembly)，其包括上覆半導(dǎo)體絕緣體(soi)襯底的裝置層、及取代soi襯底的握把晶圓的取代襯底，此外還有關(guān)于將soi襯底的裝置層從soi襯底的握把晶圓移送至取代襯底的方法。

背景技術(shù)：

使用上覆半導(dǎo)體絕緣體技術(shù)制造的裝置與主體硅襯底中直接建置的對(duì)照裝置相比較，可呈現(xiàn)某些效能提升。大體上，soi晶圓包括半導(dǎo)體材料的薄裝置層、握把晶圓、以及薄埋置型絕緣體層，例如：埋置型氧化物或box層，其使得裝置層與握把晶圓實(shí)體分離并且電氣隔離。集成電路在制造時(shí)，可使用soi晶圓正面表面處裝置層的半導(dǎo)體材料，并且可能還使用握把晶圓的半導(dǎo)體材料。

晶圓薄化因?yàn)樾枰狗庋b更薄而盛行，以便符合堆疊與高密度芯片封裝的需求。soi晶圓可通過(guò)將握把晶圓移離其構(gòu)造而薄化，而且一旦薄化，便對(duì)背面表面進(jìn)行附加操作。為了在薄化、以及薄化后進(jìn)行的任何附加操作期間提供機(jī)械支撐，正面表面可采黏著方式接合至?xí)簳r(shí)襯底。進(jìn)行附加操作之后，永久襯底可附接至背面表面而取代握把晶圓，并且可將暫時(shí)襯底移離正面表面。

需要改良型集合體，其包括soi襯底的裝置層、及該soi襯底的握把晶圓用的取代襯底，還需要用于將該soi襯底的裝置層從握把晶圓移送至取代襯底的改良型方法。

技術(shù)實(shí)現(xiàn)要素：

在本發(fā)明的一具體實(shí)施例中，一種方法包括在硅絕緣體襯底的握把晶圓的第一區(qū)段中形成裝置結(jié)構(gòu)，移除與該握把晶圓的該第一區(qū)段毗連的該握把晶圓的第二區(qū)段，以曝露該硅絕緣體襯底的埋置型介電層，以及使永久襯底附接至該埋置型介電層的表面。當(dāng)永久襯底附接至埋置型介電層時(shí)，永久襯底中界定的凹穴內(nèi)側(cè)接收握把晶圓的第一區(qū)段。

在本發(fā)明的一具體實(shí)施例中，使用硅絕緣體襯底形成集合體。集合體包括硅絕緣體襯底的裝置層、以及硅絕緣體襯底的埋置型絕緣體層。埋置型絕緣體層具有與裝置層接觸的第一表面、以及與第一表面對(duì)立的第二表面。集合體包括埋置型絕緣體層的第二表面上所布置硅絕緣體襯底的握把晶圓的區(qū)段、以及握把晶圓的區(qū)段中的裝置結(jié)構(gòu)。集合體更包括附接至埋置型絕緣體層的永久襯底。永久襯底包括組配成用來(lái)接收握把晶圓的區(qū)段的凹穴。

附圖說(shuō)明

附圖合并于并且構(gòu)成本說(shuō)明書的一部分，繪示本發(fā)明的各項(xiàng)具體實(shí)施例，并且連同上文本發(fā)明的一般性說(shuō)明、及下文具體實(shí)施例的詳細(xì)說(shuō)明，作用在于闡釋本發(fā)明的具體實(shí)施例。

圖1根據(jù)本發(fā)明的一具體實(shí)施例，為集合體形成用處理方法初始制造階段襯底一部分的截面圖，其中該集合體是采倒置方式展示。

圖2為圖1處理方法后續(xù)制造階段襯底部分的截面圖。

圖3為圖2處理方法后續(xù)制造階段襯底部分的截面圖，其中該集合體是采非倒置方式展示。

符號(hào)說(shuō)明：

10集合體

12襯底

14襯底

16裝置層

18埋置型介電層

18a表面

18b表面

20握把晶圓

21保留區(qū)段

22深溝槽電容器

23表面

24深溝槽

25表面

26互連結(jié)構(gòu)

28接合墊

30黏著層

32永久襯底

32a表面

34中間集合體

35黏著層

36凹穴

37表面

38最終集合體

40連接結(jié)構(gòu)。

具體實(shí)施方式

請(qǐng)參閱圖1，并且根據(jù)本發(fā)明的一具體實(shí)施例，集合體10包括上覆半導(dǎo)體絕緣體(soi)襯底12、以及已在soi襯底10上形成裝置與電線后采可移除方式附接至soi襯底10正面的暫時(shí)襯底14。soi襯底12可包括裝置層16、形式為埋置型氧化物(box)層的埋置型介電層18、以及握把晶圓20。裝置層16通過(guò)中介埋置型介電層18而與握把晶圓20分離，并且比握把晶圓20薄非常多。埋置型介電層18具有與握把晶圓20直接接觸的表面18a、以及與裝置層16直接接觸的另一表面18b，而且這些表面18a、18b通過(guò)埋置型介電層18的厚度來(lái)分離。

裝置層16與握把晶圓20可由諸如硅的單晶半導(dǎo)體材料所構(gòu)成。裝置層16可含有cmos電晶體或雙極性接面電晶體、被動(dòng)物、硅化硅、淺溝槽隔離氧化物等。埋置型介電層18可由電絕緣體所構(gòu)成，并且特別的是，可以是由二氧化硅(例如：sio2)所構(gòu)成的埋置型氧化物層。裝置層16通過(guò)埋置型介電層18與握把晶圓20電隔離。

前段(feol)處理用于使用裝置層16制造一或多個(gè)集成電路的裝置結(jié)構(gòu)，并藉以在采可移除方式附接暫時(shí)襯底14之前，先形成芯片。裝置結(jié)構(gòu)如上所述可以是雙極性接面電晶體、場(chǎng)效電晶體、被動(dòng)物、及/或共面波導(dǎo)(cpw)傳輸線，而芯片上由集合體所形成的集成電路可經(jīng)組配而在高頻與高功率應(yīng)用(例如：無(wú)線通訊系統(tǒng)及行動(dòng)裝置用的功率放大器)中及高速邏輯電路中用于終端用途。集成電路可包括諸如開關(guān)、功率放大器、功率管理單元、濾波器等各種功能塊。

在一代表性具體實(shí)施例中，裝置結(jié)構(gòu)可包括伸透裝置層16并穿至給定深度d進(jìn)入握把晶圓20的深溝槽24中形成的一或多個(gè)深溝槽電容器22。多個(gè)深溝槽24與深溝槽電容器22可設(shè)置成陣列以形成多個(gè)裝置結(jié)構(gòu)。深溝槽24可通過(guò)涂敷硬罩、利用光微影與蝕刻圖型化硬罩、然后使用反應(yīng)性離子蝕刻(rie)程序界定深溝槽來(lái)形成。蝕刻程序可采單一蝕刻步驟或多重蝕刻步驟來(lái)進(jìn)行，可憑靠一或多種蝕刻化學(xué)品，并且可在受到控制的條件下進(jìn)行以限制深溝槽24進(jìn)入握把晶圓20的穿透深度。

各深溝槽電容器22可包括各別深溝槽24側(cè)壁上所形成作為襯墊的絕緣體層、以及由諸如經(jīng)摻雜多晶硅的導(dǎo)電體所構(gòu)成的插塞，其占據(jù)剩余空間。絕緣體層運(yùn)作為深溝槽電容器22中的電容器介電質(zhì)，插塞運(yùn)作為深溝槽電容器22的電極或板材，而相鄰于深溝槽24的握把晶圓20運(yùn)作為深溝槽電容器22的另一電極或板材，并且可用n型或p型摻質(zhì)進(jìn)行摻雜以降低寄生電阻。

中段(mol)與后段(beol)處理接在前段處理后進(jìn)行以形成多階互連結(jié)構(gòu)，大體上是以參考元件符號(hào)26來(lái)指出，上覆于soi襯底12的裝置層16?；ミB結(jié)構(gòu)26可由復(fù)數(shù)個(gè)接線層中的接線所構(gòu)成，此接線供應(yīng)用于信號(hào)、時(shí)脈、電力等的傳導(dǎo)路徑?；ミB結(jié)構(gòu)26的接線與芯片的集成電路耦合，并且特別的是，可與深溝槽電容器22耦合。諸如二極體、電阻器、電容器、變?nèi)萜骷半姼衅鞯绕渌鲃?dòng)與被動(dòng)電路元件可整合成互連結(jié)構(gòu)26。

接線層可通過(guò)沉積、微影圖型化、蝕刻、以及鑲嵌及/或消去性圖型化拋光技術(shù)特性來(lái)形成。接線用的候選導(dǎo)體包括金屬，例如銅(cu)、鋁(al)、鋁銅(alcu)、以及與諸如鉭(ta)、鈦(ti)、氮化鉭(tan)及氮化鈦(tin)等耐火金屬組合的鎢(w)，其可通過(guò)化學(xué)氣相沉積、物理氣相沉積、蒸鍍、或通過(guò)與電鍍或無(wú)電式鍍覆相似的電化學(xué)程序來(lái)沉積。不同接線層的接線嵌埋于介電層中，其可由諸如二氧化硅、氮化硅、濃縮氫的碳氧化硅(sicoh)、及氟硅酸玻璃(fsg)等任何合適的有機(jī)或無(wú)機(jī)介電材料所構(gòu)成，其舉例而言，可通過(guò)化學(xué)氣相沉積來(lái)沉積。

特別的是，互連結(jié)構(gòu)26的最頂端接線層可包括接合墊28，其可用來(lái)建立與芯片上集成電路的外部連接。接合墊28可由銅、鋁、或這些金屬的合金所構(gòu)成。接合墊28舉例而言，可作用為耦合至正供應(yīng)電壓(vdd)或接地(vss)用以供電給芯片上主動(dòng)電路系統(tǒng)的配電接墊，作用為用于使信號(hào)與芯片上主動(dòng)電路系統(tǒng)往來(lái)連通的輸入/輸出(i/o)接墊，或作用為與芯片的主動(dòng)電路系統(tǒng)電隔離的虛設(shè)接墊。

暫時(shí)襯底14采可移除方式附接至互連結(jié)構(gòu)26位于soi襯底12正面處的頂端表面，而握把晶圓20在薄化前、且完成前段、中段、及后段處理后則保持原封不動(dòng)。舉例而言，暫時(shí)襯底14可通過(guò)黏著層30采黏著方式接合至互連結(jié)構(gòu)26的頂端表面，以便提供可釋離或可移除附接。暫時(shí)襯底14厚到足以在握把晶圓20為了將其背面soi襯底12薄化而于后續(xù)制造階段縮減厚度時(shí)，容許進(jìn)行機(jī)械裝卸。暫時(shí)襯底14可由石英、玻璃或不同材料所構(gòu)成。黏著層30可由聚合物黏著劑所構(gòu)成，例如：聚亞酰胺黏著層，或更具體來(lái)說(shuō)，hd3007聚亞酰胺黏著劑。黏著層30的黏著強(qiáng)度在選擇方面，可在使用例如雷射或機(jī)械釋離進(jìn)行后續(xù)脫膠時(shí)，使暫時(shí)襯底14輕易自其附接至互連結(jié)構(gòu)26頂端表面的狀態(tài)釋離。

握把晶圓20通過(guò)研磨、蝕刻、及/或拋光并透過(guò)薄化，得以朝向與埋置型介電層18在表面18a處的界面移離其背面。薄化程序受到控制以保留握把晶圓20的殘余厚度t，使得薄化結(jié)束后，埋置型介電層18的背面18a維持完全受到包覆。握把晶圓20的殘余厚度在選擇方面，大于深溝槽24的穿透深度，可讓深溝槽電容器22進(jìn)入握把晶圓20。在一具體實(shí)施例中，握把晶圓20的殘余厚度可以是大于深溝槽24的穿透深度的5μm到20μm，讓深溝槽電容器22進(jìn)入握把晶圓20。結(jié)果是，深溝槽24的完整性不因薄化程序而受損，而且深溝槽電容器22與深溝槽24在完成薄化握把晶圓20的程序之后，原封不動(dòng)且不受干擾。

請(qǐng)參閱圖2，其中相似的參考元件符號(hào)是指圖1中相似的特征，而且在處理方法的后續(xù)制造階段，握把晶圓20的殘余厚度經(jīng)微影圖型化與蝕刻，以將握把晶圓20在包括深溝槽24處除外的半導(dǎo)體材料移除。結(jié)果為握把晶圓20保留于深溝槽24所在處的保留區(qū)段21。握把晶圓20的保留區(qū)段21包括側(cè)表面23，其自頂端表面25延展至埋置型介電層18的表面18a。

握把晶圓20的保留區(qū)段21具有非零厚度，其等于握把晶圓20薄化后的厚度，還在垂直于此厚度的平面中具有寬度w1及長(zhǎng)度。握把晶圓20相鄰于握把晶圓20的保留區(qū)段21處具有零厚度，從而使埋置型介電層18曝露。握把晶圓20的這個(gè)零厚度區(qū)域可剔除襯底與裝置的耦合，例如：soi開關(guān)，如此可改善切換性質(zhì)，例如：插入損耗與線性。

若要圖型化握把晶圓20的殘余厚度，由諸如光阻的光敏材料所構(gòu)成的掩模層可通過(guò)旋轉(zhuǎn)涂布程序涂敷、預(yù)烘培、受透過(guò)光罩投射的光曝照、曝照后烘培、以及利用化學(xué)顯影劑顯影來(lái)界定將握把晶圓20的保留區(qū)段21包覆的蝕刻掩模。蝕刻程序在有掩模層的情況下，通過(guò)移除握把晶圓20的未受掩蔽區(qū)段，并且終止于埋置型介電層18的材料上，而用于形成握把晶圓20的保留區(qū)段21。蝕刻程序可采單一蝕刻步驟或多重蝕刻步驟來(lái)進(jìn)行，可憑靠一或多種蝕刻化學(xué)品，可使用干電漿或濕蝕刻程序，并且可在受到控制的條件下進(jìn)行以限制soi襯底12的穿透深度。用于硅握把晶圓20的蝕刻程序?qū)嵤├秊榱驗(yàn)橹鞯碾姖{蝕刻或氫氧化鉀為主的濕硅蝕刻。

可對(duì)埋置型介電層18選擇性移除握把晶圓20的未受掩蔽區(qū)段，以使得埋置型介電層18在移除握把晶圓20后維持原封不動(dòng)。“選擇性”一詞參照材料移除程序(例如：蝕刻)于本文中使用時(shí)，表示憑借選擇適當(dāng)?shù)奈g刻劑，靶材料的材料移除率高于經(jīng)受材料移除程序的至少另一材料的移除率。

通過(guò)蝕刻程序界定握把晶圓20的保留區(qū)段21之后，可移除掩模層。此掩模層若由光阻所構(gòu)成，可通過(guò)灰化或溶劑剝除，然后再通過(guò)習(xí)知的清潔程序來(lái)移除。

永久襯底32附接至埋置型介電層18以建立中間集合體34，其仍包括暫時(shí)襯底14。特別的是，埋置型介電層18的背面18a與永久襯底32的頂端表面32a接觸而置，而且這些表面18a、32a后續(xù)通過(guò)例如熱程序(例如：氧化物接合)、或利用諸如hd3007聚亞酰胺的黏著層予以接合在一起。在此中間集合體中，裝置層16、埋置型介電層18、以及互連結(jié)構(gòu)26安置于暫時(shí)襯底14與永久襯底32之間。當(dāng)soi襯底12的埋置型介電層18與永久襯底32接合在一起時(shí)，接合的表面18a、32a共面或?qū)嵸|(zhì)共面。

在各項(xiàng)具體實(shí)施例中，永久襯底32可以是由高電阻硅、藍(lán)寶石、石英、硅土玻璃、礬土等所構(gòu)成的工程處理高電阻晶圓。握把晶圓20可以是不昂貴的襯底(例如：常見的硅晶圓)，是在處理期間用于制造芯片的集成電路，然后由永久襯底32所取代以提供最終集合體，可期望呈現(xiàn)改善的效能度量。

永久襯底32包括凹穴36，其相對(duì)于與埋置型介電層18的表面18a附接的表面32a而凹陷。凹穴36經(jīng)策略性安置而與在裝配時(shí)含有深溝槽電容器22的握把晶圓20的保留區(qū)段21對(duì)準(zhǔn)。凹穴36具有表面37，其經(jīng)幾何塑形而反映握把晶圓20的保留區(qū)段21的表面23、25。凹穴36具有深度d，其大于握把晶圓20薄化后的厚度，并且特別的是，大于握把晶圓20的保留區(qū)段21的厚度。凹穴36具有寬度w2(及長(zhǎng)度)，其大于握把晶圓20的保留區(qū)段21的寬度(及長(zhǎng)度)。

在代表性具體實(shí)施例中，永久襯底32可利用黏著層35附接至埋置型介電層18。凹穴36的尺寸可在握把晶圓20的保留區(qū)段21間提供間隙，容納黏著層35的厚度及置放容限。在一具體實(shí)施例中，凹穴36的深度可以是比握把晶圓20的保留區(qū)段21的殘余厚度更大的4μm至8μm，并且凹穴36的寬度可小于或等于30μm但大于握把晶圓20的保留區(qū)段21的寬度，用來(lái)容納裝配期間的置放容限、以及容納黏著層35。

在一替代具體實(shí)施例中，永久襯底32不使用黏著劑也可附接至埋置型介電層18。在此實(shí)例中，凹穴36的尺寸可以更小，以致與握把晶圓的保留區(qū)段21的余隙得以減小或消除。在一特定具體實(shí)施例中，凹穴36的尺寸可等于或稍大于握把晶圓20的保留區(qū)段21的尺寸。

永久襯底32的一部分得以選擇性移除以容納保留區(qū)段21，其自埋置型介電層18上有形成裝置結(jié)構(gòu)的表面18a突出。若要形成凹穴36，可將掩模層涂敷至永久襯底32的表面，后續(xù)與埋置型介電層18耦合，然后利用光微影圖型化。為達(dá)此目的，此掩?？砂T如光阻的光敏材料，其經(jīng)受通過(guò)旋轉(zhuǎn)涂布程序的涂敷、預(yù)烘培、穿過(guò)光罩投射的光曝照、曝照后烘培，然后以化學(xué)顯影劑顯影，而在凹穴36的意欲位置與開口界定蝕刻掩模。開口的尺寸在選擇方面可提供凹穴36所需要的寬度及長(zhǎng)度。蝕刻程序在有掩模層的情況下，用于形成凹穴36。蝕刻程序可采單一蝕刻步驟或多重蝕刻步驟來(lái)進(jìn)行，可憑靠一或多種蝕刻化學(xué)品，并且可在受到控制的條件下進(jìn)行以限制進(jìn)入永久襯底32的穿透深度?？稍谕ㄟ^(guò)蝕刻程序形成凹穴36后移除掩模層。此掩模層若由光阻所構(gòu)成，可通過(guò)灰化或溶劑剝除，然后再通過(guò)習(xí)知的清潔程序來(lái)移除。

請(qǐng)參閱圖3，其中相似的參考元件符號(hào)是指圖2中相似的特征，而且在處理方法的后續(xù)制造階段，隨后移除暫時(shí)襯底14以提供最終集合體38，但不干擾永久襯底32與埋置型介電層18間的接合。舉例而言，中間集合體34可置放于加熱卡盤上以降低黏著層30所提供的黏著接合的強(qiáng)度，以使得可利用施力輕易移除暫時(shí)襯底14。替代地，黏著層30可進(jìn)行雷射釋離，接著移除暫時(shí)襯底14，然后進(jìn)行任選的濕或電漿清潔以移除殘余黏著劑。

暫時(shí)襯底14起作用而有助于將裝置層16中及上的集成電路移送至永久襯底32。最終集合體中的永久襯底32取代初始10中soi襯底12的握把晶圓20。諸如焊塊、銅柱、打線、或晶圓級(jí)芯片尺度封裝的連接結(jié)構(gòu)40可在接合墊28上形成，后面跟著芯片的背面研磨、分切及封裝。

在一替代具體實(shí)施例中，利用握把晶圓20的保留區(qū)段21的裝置結(jié)構(gòu)類型可有別于代表性深溝槽電容器22。舉例而言，此裝置結(jié)構(gòu)類型可包含一或多個(gè)電阻器、一或多個(gè)電容器、一或多個(gè)電晶體、一或多個(gè)電感器等。在一特定替代具體實(shí)施例中，此裝置結(jié)構(gòu)可以是在握把晶圓20中形成有集極與副集極的雙極性接面電晶體。另外，可復(fù)制此構(gòu)造以包括與保留區(qū)段21相似的多個(gè)保留區(qū)段、以及與此等保留區(qū)段套準(zhǔn)(register)且與凹穴36相似的多個(gè)凹穴。

深溝槽電容器22常在soi技術(shù)中使用。通過(guò)背面薄化移除握把晶圓20時(shí)，使埋置型介電層18的表面18a曝露，但區(qū)段21(以及其它類似的保留區(qū)段)除外。在握把晶圓20進(jìn)行背面薄化使埋置型介電層18的剩余部分曝露后，通過(guò)將區(qū)段21保留，本發(fā)明的具體實(shí)施例促進(jìn)soicmos裝置與深溝槽電容器22在通過(guò)已工程處理性質(zhì)進(jìn)行特性分析的永久襯底32上的整合。從而可以在相同的晶圓或芯片上使用深溝槽電容器及低rf損失襯底。

本方法如以上所述，是用于制造集成電路芯片。產(chǎn)生的集成電路芯片可由制造商以空白晶圓形式(例如：作為具有多個(gè)未封裝芯片的單一晶圓)、當(dāng)作裸晶粒、或以封裝形式來(lái)配送。在后例中，芯片嵌裝于單芯片封裝(例如：塑膠載體，有導(dǎo)線黏貼至主機(jī)板或其它更高層次載體)中、或多芯片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。無(wú)論如何，芯片可與其它芯片、離散電路元件、及/或其它信號(hào)處理裝置整合，作為中間產(chǎn)品或或最終產(chǎn)品的部分。

本文中對(duì)“垂直”、“水平”等用語(yǔ)的參照屬于舉例，并非限制，用來(lái)建立參考架構(gòu)。“水平”一詞于本文中使用時(shí)，定義為與半導(dǎo)體襯底的習(xí)知平面平行的平面，與其實(shí)際三維空間方位無(wú)關(guān)?！按怪薄迸c“正交”等詞是指垂直于水平的方向，如剛才的定義。“橫向”一詞是指水平平面內(nèi)的維度。

一特征可連至或與另一元件進(jìn)行“連接”或“耦合”，其可直接連接或耦合至其它元件，或取而代之，可存在一或多個(gè)中介元件。如無(wú)中介元件，一特征可“直接連接”或“直接耦合”至另一元件。如有至少一個(gè)中介元件，一特征可“間接連接”或“間接耦合”至另一元件。

本發(fā)明的各項(xiàng)具體實(shí)施例的描述已為了說(shuō)明目的而介紹，但用意不在于窮舉或受限于所揭示的具體實(shí)施例。許多修改及變例對(duì)于所屬技術(shù)領(lǐng)域中具有通常知識(shí)者將會(huì)顯而易知，但不會(huì)脫離所述具體實(shí)施例的范疇及精神。本文中使用的術(shù)語(yǔ)是為了最佳闡釋具體實(shí)施例的原理、對(duì)市場(chǎng)出現(xiàn)的技術(shù)所作的實(shí)務(wù)應(yīng)用或技術(shù)改良、或讓所屬技術(shù)領(lǐng)域中具有通常知識(shí)者能夠理解本文中所揭示的具體實(shí)施例而選擇。