本實用新型涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管。

背景技術(shù)：

某些III族和V族元素構(gòu)成的二元或者三元化合物(甚至多元化合物)具有自發(fā)極化和壓電極化效應(yīng)，當(dāng)它們結(jié)合在一起構(gòu)成異質(zhì)結(jié)時(如AlGaN/GaN)，會在異質(zhì)結(jié)的界面處形成高濃度的二維電子氣(2DEG)，以異質(zhì)結(jié)界面處的2DEG為導(dǎo)電機構(gòu)的器件稱為異質(zhì)結(jié)場效應(yīng)管(HFET)，也可以稱為高電子遷移率晶體管(HEMT)。

HFET器件具有高電子遷移率、器件工作頻率高以及高效率的特點。在微波功率發(fā)射極傳輸以及電力電子領(lǐng)域具有非常重要的應(yīng)用前景。但是，迄今為止，HFET器件存在一個天然的缺憾，以AlGaN/GaN HFET為例，由于極強的自發(fā)極化和壓電極化，在無任何外加電壓的情況下，異質(zhì)結(jié)界面即形成了高濃度的2DEG，HFET器件天然為常開型(耗盡型)。HFET器件的缺陷限制了器件在邏輯電路和電力電子電路中的應(yīng)用，前者需要常關(guān)型和常開型的邏輯互補，而后者出于安全性及節(jié)能的考慮，更需要的是常關(guān)型器件。

現(xiàn)有技術(shù)為了實現(xiàn)常開型HFET器件，通常有以下幾種方式獲得：

柵下溝道F離子注入技術(shù)：即在柵極下部的勢壘層中注入F的負(fù)離子，靠負(fù)電勢將柵下的溝道電子耗盡，實現(xiàn)器件的正向閾值(增強型)。

槽柵技術(shù)：用干法刻蝕技術(shù)將柵下部分勢壘層刻薄，當(dāng)厚度低于臨界厚度時，柵下的2DEG將耗盡。只有當(dāng)柵壓高于某一電壓時，才會重新誘導(dǎo)出2DEG。實現(xiàn)了增強型器件。

利用P-AlGaN層的器件，這種器件是在柵下部位增加了一層P-AlGaN層，由于能帶的均衡作用，使溝道的2DEG耗盡。

以上幾種技術(shù)存在不同的劣勢，其中F離子注入技術(shù)在可靠性及獲得較大的閾值方面存在問題，槽柵技術(shù)在工藝控制方面存在較大難度，P-AlGaN技術(shù)存在材料生長困難、器件開關(guān)頻率低等缺點。

另外，現(xiàn)有器件由于柵電極僅覆蓋部分溝道，所以，柵電壓無法控制柵、漏電極之間的溝道。當(dāng)器件由“關(guān)”狀態(tài)到“開”狀態(tài)時，由于“虛柵效應(yīng)”，柵、漏之間的溝道無法及時開啟，造成溝道電阻增大，從而形成“電流崩塌”效應(yīng)。

故，針對目前現(xiàn)有技術(shù)中存在的上述缺陷，實有必要進行研究，以提供一種方案，解決現(xiàn)有技術(shù)中存在的缺陷。

技術(shù)實現(xiàn)要素：

有鑒于此，本實用新型的目的在于提供一種新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，以解決上述問題。

一種新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，包括襯底材料層、第二半導(dǎo)體層、介質(zhì)模板層、漏電極、源電極、第一介質(zhì)層，第二介質(zhì)層和柵電極，其中，

在所述襯底材料層上形成所述第二半導(dǎo)體層，在所述第二半導(dǎo)體層上構(gòu)造出漏電極和源電極；

所述第一半導(dǎo)體層包括本體和沿該本體生長形成的n個凸起部分，n≥1；

所述第二半導(dǎo)體層和第一半導(dǎo)體層本體結(jié)合在一起形成異質(zhì)結(jié)溝道，該異質(zhì)結(jié)溝道兩端分別連接所述漏電極和源電極；所述第一半導(dǎo)體層本體的厚度不大于在異質(zhì)結(jié)溝道上形成二維電子氣2DEG的臨界厚度，使所述異質(zhì)結(jié)溝道中天然的二維電子氣2DEG被耗盡；

所述介質(zhì)模板層設(shè)置在所述第一半導(dǎo)體層本體上并等間隔形成n個窗口，所述第一半導(dǎo)體層本體沿所述n個窗口生長形成所述n個凸起部分；所述凸起部分使所述第一半導(dǎo)體層超出臨界厚度從而在所述凸起部分的投影區(qū)域形成二維電子氣2DEG，在所述異質(zhì)結(jié)溝道上形成n個等間隔的二維電子氣2DEG區(qū)域；

所述第一半導(dǎo)體層表面還設(shè)有第一介質(zhì)層，所述第一介質(zhì)層上設(shè)有所述柵電極，所述柵電極覆蓋整個溝道長度且所述柵電極的兩個邊緣延伸分別超過所述漏電極和源電極靠近溝道一側(cè)的邊緣，在所述柵電極與所述漏電極、源電極之間設(shè)有所述第二介質(zhì)層。

優(yōu)選地，所述凸起部分為連續(xù)分布或者沿其生長方向分為m份，m≥1。

優(yōu)選地，所述第二介質(zhì)層僅位于所述柵電極與所述漏電極和源電極的交迭的邊緣部分。

優(yōu)選地，所述第一半導(dǎo)體層與第二半導(dǎo)體層之間還設(shè)有用以提高異質(zhì)結(jié)界面的二維電子氣的遷移率的插入層，所述插入層為AlN層。

優(yōu)選地，所述第一半導(dǎo)體層為AlGaN層；所述第二半導(dǎo)體層為GaN層。

優(yōu)選地，所述第一半導(dǎo)體層為AlN層，所述第二半導(dǎo)體層為GaN層。

優(yōu)選地，所述第一介質(zhì)層為生長異質(zhì)結(jié)構(gòu)材料時原位生長的Si₃N₄，其厚度為5～25nm。

優(yōu)選地，所述介質(zhì)模板層為LPCVD生長的SiO₂層。

優(yōu)選地，所述第二介質(zhì)層為SiO₂層。

優(yōu)選地，所述第二介質(zhì)層朝向溝道一側(cè)邊緣分別超出所述漏電極、源電極的長度均為0.5μm。

相對于現(xiàn)有技術(shù)，本實用新型提供的新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，利用特殊設(shè)計的勢壘層獲得不連續(xù)的溝道，采用高柵電壓重新誘導(dǎo)出 2DEG，從而實現(xiàn)性能穩(wěn)定的常關(guān)型器件。并可以根據(jù)器件的性能需求，采取靈活多樣的設(shè)計方案。

附圖說明

圖1是本實用新型新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管的剖面示意圖。

圖2是本實用新型新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，n＝2,m＝1時，第一

半導(dǎo)體和第二半導(dǎo)體部分以及介質(zhì)模板部分的左視圖。

圖3是本實用新型新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，n＝2,m＝1時，第一

半導(dǎo)體和第二半導(dǎo)體部分以及介質(zhì)模板部分的主視圖。

圖4是本實用新型新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，n＝2,m＝1時，第一

半導(dǎo)體和第二半導(dǎo)體部分以及介質(zhì)模板部分的俯視圖。

標(biāo)號說明：

襯底材料層1，第二半導(dǎo)體層2，第一半導(dǎo)體層本體3，第一半導(dǎo)體層凸起部分4，二維電子氣5，介質(zhì)模板6，第一介質(zhì)層7，第二介質(zhì)層8，柵電極9，源電極10，漏電極11。

具體實施方式

以下是本實用新型的具體實施例并結(jié)合附圖，對本實用新型的技術(shù)方案作進一步的描述，但本實用新型并不限于這些實施例。

針對現(xiàn)有技術(shù)存在的缺陷，申請人對現(xiàn)有技術(shù)中HFET器件的結(jié)構(gòu)進行了深入的研究，申請人發(fā)現(xiàn)，常規(guī)器件的勢壘層，即第一半導(dǎo)體層的厚度超過臨界厚度，所以在不加任何外加電壓的情況下，由于材料體系的壓電極化和自發(fā)極化，在異質(zhì)結(jié)界面，即第一半導(dǎo)體和第二半導(dǎo)體的界面處，即存在高濃度的二維電子氣2DEG。要想獲得常關(guān)型器件，必須采用槽柵、F離子注入摻雜等特殊工藝。這些工藝存在難以精確控制的缺點，另外，槽柵結(jié)構(gòu)由于工藝過程中要采用刻蝕工藝，對器件溝道存在損傷，因此，對于器件的性能有損傷，另外，在器件的可靠性方面也存在一定隱患。F注入工藝很難進行精確的控制，并且在可靠性方面存在隱患。

為了克服以上缺點，本實用新型提出一種新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管，參見圖1、圖2、圖3和圖4所示，其中圖1為器件的剖面示意圖，圖2-至圖4為n＝2,m＝1時第一半導(dǎo)體和第二半導(dǎo)體以及介質(zhì)模板部分的三視圖，其中，圖2為左視圖，圖3為主視圖，圖4為俯視圖。本實用新型新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管包括襯底材料層1，第二半導(dǎo)體層2，第一半導(dǎo)體層本體3，第一半導(dǎo)體層凸起部分4，二維電子氣5，介質(zhì)模板6，第一介質(zhì)層7，第二介質(zhì)層8，柵電極9，源電極10，漏電極11。

其中，在襯底材料層1上形成第二半導(dǎo)體層2，在第二半導(dǎo)體層2上構(gòu)造出漏電極11和源電極10，且在第二半導(dǎo)體層2上形成第一半導(dǎo)體層本體3，第一半導(dǎo)體層本體3與第二半導(dǎo)體層2結(jié)合在一起構(gòu)成異質(zhì)結(jié)構(gòu)；漏電極11和源電極10之間通過第一半導(dǎo)體層本體3與第二半導(dǎo)體2之間形成的溝道相連；第一半導(dǎo)體層比第二半導(dǎo)體層具有更大的禁帶寬度；第一半導(dǎo)體層本體3的厚度不大于在異質(zhì)結(jié)構(gòu)上形成二維電子氣2DEG的臨界厚度。

在第一半導(dǎo)體層本體3之上構(gòu)造介質(zhì)模板層6，并使介質(zhì)模板層6上并等間隔形成n個窗口，第一半導(dǎo)體層本體3沿該n個窗口生長形成所述n個凸起部分4；凸起部分使所述第一半導(dǎo)體層超出臨界厚度從而在所述凸起部分的 投影區(qū)域形成二維電子氣2DEG，在所述異質(zhì)結(jié)溝道上形成n個等間隔的二維電子氣2DEG區(qū)域。

如果僅存在第一半導(dǎo)體層本體3，異質(zhì)結(jié)構(gòu)中不足以產(chǎn)生二維電子氣2DEG；由于在存在第一半導(dǎo)體凸起部分4的地方，第一半導(dǎo)體層本體3和第一半導(dǎo)體凸起部分4的總厚度超過能夠產(chǎn)生二維電子氣2DEG的臨界厚度，所以在存在第一半導(dǎo)體凸起部分4的下方的異質(zhì)結(jié)界面處，存在二維電子氣2DEG。進而在異質(zhì)結(jié)界面處，分布有不連續(xù)的二維電子氣2DEG。由于二維電子氣2DEG的不連續(xù)，在無柵電壓時，導(dǎo)電溝道沒有形成HFET器件為常關(guān)型。只有當(dāng)柵電壓大于閾值電壓時，異質(zhì)結(jié)界面處的二維電子氣2DEG才會連續(xù)，形成導(dǎo)電溝道。

采用上述技術(shù)方案，本器件的柵電極實現(xiàn)了對源、漏之間溝道的全覆蓋，所以當(dāng)器件工作時，柵電壓可以完全控制溝道，實現(xiàn)溝道的瞬時開關(guān)，所以，可以最大程度避免“電流崩塌”效應(yīng)。

另外，雖然本器件的柵電極覆蓋在源、漏電極之間，由于第一半導(dǎo)體有凸起部分的二維電子氣是常存在的，所以器件的等效柵長僅為第一半導(dǎo)體上無凸起部分的長度，所以，該器件獲得較高的截止頻率。同時，由于器件的擊穿電壓與源、漏電極之間的長度正相關(guān)，所以，該器件可以同時獲得較高的擊穿電壓。

第一半導(dǎo)體層表面還設(shè)有第一介質(zhì)層7，第一介質(zhì)層7上設(shè)有柵電極9，柵電極9覆蓋整個溝道長度且柵電極9的兩個邊緣延伸分別超過漏電極11和源電極10靠近溝道一側(cè)的邊緣，在柵電極9與漏電極11、源電極10之間設(shè)有第二介質(zhì)層8。由于采用柵電極完全覆蓋的溝道結(jié)構(gòu)，實現(xiàn)了柵電壓對于溝道2DEG的完全控制，從而實現(xiàn)無電流崩塌效應(yīng)的器件。

在一種優(yōu)選實施方式中，在垂直于源、漏電極相連的方向上，第一半導(dǎo)體層凸起部分4可以是連續(xù)分布的，也可以被分成m份。所述介質(zhì)層模板6在源、漏電極之間的方向上呈現(xiàn)不連續(xù)。

在一種優(yōu)選實施方式中，第二介質(zhì)層8僅位于柵電極9與漏電極11和源電極10的交迭的邊緣部分。第二介質(zhì)層8的目的是為了阻止柵電極9與漏電極11和源電極10的電連通，但第二介質(zhì)層8又會對柵電容造成影響，進而影響柵控能力和放大能力。該結(jié)構(gòu)使第二介質(zhì)層8僅僅覆蓋柵電極9與漏電極11和源電極10的交迭的邊緣部分，與第二介質(zhì)層完全覆蓋第一介質(zhì)層相比，在實現(xiàn)良好電隔離的前提下，能夠保證更大的柵電容，具有更大的器件跨導(dǎo)，使器件具有更大的柵控能力和放大能力。優(yōu)選地，第二介質(zhì)層的厚度應(yīng)盡量小。這樣，在柵的正投影下方，第二介質(zhì)層非常少，使柵電容的減少降到最低。

同時，本實用新型新型增強型III-V異質(zhì)結(jié)場效應(yīng)晶體管的實現(xiàn)工藝與現(xiàn)有技術(shù)HFET器件的工藝基本相同，無需額外增加器件的工藝復(fù)雜程度。本實用新型的器件可通過如下主要工藝步驟實現(xiàn)：(1)基片材料生長：在合適襯底材料上(如Si襯底)，按照材料生長規(guī)律生長相應(yīng)緩沖層、第二半導(dǎo)體層、選擇性生長插入層、第一半導(dǎo)體層本體3、介質(zhì)模板層6。(2)對介質(zhì)模板層進行光刻及刻蝕，形成第一半導(dǎo)體層凸起部分4的生長窗口。(3)生長第一半導(dǎo)體層凸起部分4。(4)源漏電極構(gòu)造。(5)第一介質(zhì)層生長。(4)第二介質(zhì)層生長及選區(qū)刻蝕。(5)柵電極構(gòu)造。(6)鈍化及封裝。

采用上述技術(shù)方案，可實現(xiàn)常關(guān)型器件；并且，由于器件的溝道材料采用的是生長而沒有如槽柵器件中使用的刻蝕工藝，所以不會對異質(zhì)結(jié)界面形成破壞，從而有利于提高器件性能。

實施例1：本實施例新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管包括以下幾部分：襯底材料包含Si材料和在其上生長的低溫AlN緩沖層，第二半導(dǎo)體層 為GaN材料層(厚度約為2μm)，第一半導(dǎo)體層的第一部分為AlGaN層(厚度約為3nm)，在第一半導(dǎo)體層和第二半導(dǎo)體層第一部分之間設(shè)有AlN插入層(厚度約為1nm)，用于提高2DEG的電學(xué)特性。介質(zhì)模板層為LPCVD(低壓力化學(xué)氣相沉積法)生長的SiO₂層，其上取窗口的數(shù)值n＝2,m＝1,窗口沿源、漏電極相連方向上的長度為0.5μm，沿垂直于源、漏電極相連方向上的長度為100μm。第一介質(zhì)層為原位生長Si3N4層，厚度約為10nm，第二介質(zhì)層為hfO₂，厚度為100nm。源、漏電極都采用Ti/Al/Ni/Au(20/120/50/200nm)經(jīng)金屬淀積與高溫?zé)嵬嘶鹦纬伞Ｔ绰╇姌O之間的距離為2.5μm。第二介質(zhì)層朝向溝道中心一層邊緣超出源、漏電極的長度皆為0.5μm。柵電極采用Ni/Au(50/150nm)。

實施例2：本實施例新型常關(guān)型III-V異質(zhì)結(jié)場效應(yīng)晶體管包括以下幾部分：襯底材料包含SiC材料和在其上生長的低溫AlN緩沖層，第二半導(dǎo)體層為GaN材料層(厚度約為2μm)，第一半導(dǎo)體層的第一部分為AlN層(厚度約為3nm)。介質(zhì)模板層為LPCVD生長的SiO₂層，其上取窗口的數(shù)值n＝2,m＝3,窗口沿源、漏電極相連方向上的長度為0.5μm，沿垂直于源、漏電極相連方向上的長度為20μm。第一介質(zhì)層為原位生長Si₃N₄層，厚度約為10nm，第二介質(zhì)層為hfO₂，厚度為100nm。源、漏電極都采用Ti/Al/Ni/Au(20/120/50/200nm)經(jīng)金屬淀積與高溫?zé)嵬嘶鹦纬?。源漏電極之間的距離為2.5μm。第二介質(zhì)層朝向溝道中心一層邊緣超出源、漏電極的長度皆為0.5μm。柵電極采用Ni/Au(50/150nm)。

以上實施例的說明只是用于幫助理解本實用新型的方法及其核心思想。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以對本實用新型進行若干改進和修飾，這些改進和修飾也落入本實用新型權(quán)利要求的保護范圍內(nèi)。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說是顯而易見的，本申請中所定義的一般原理可以在不脫離 本實用新型的精神或范圍的情況下在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本申請所示的這些實施例，而是要符合與本申請所公開的原理和新穎特點相一致的最寬的范圍。