本實(shí)用新型涉及靜電抑制器件，特別涉及一種疊層片式聚合物靜電抑制器。

背景技術(shù)：

近年來，隨著電子產(chǎn)品小型化和多功能化的發(fā)展，表面貼裝技術(shù)得到廣泛應(yīng)用，隨之靈敏度的不斷增強(qiáng)，電路中芯片在電脈沖沖擊下顯得越來越脆弱。芯片內(nèi)的保護(hù)電路由于受到芯片空間的限制，無法做得很大，僅僅能保證芯片和電路板在制造過程中不受ESD損害，因此，有必要為芯片安裝ESD抑制器。而傳統(tǒng)的抑制器由于尺寸過大，壓敏電壓過高，響應(yīng)速度慢，能量耐受能力小等缺點(diǎn)，不能滿足新型電子產(chǎn)品ESD保護(hù)的需求，目前疊層片式電阻器抑制器開始逐漸替代圓形壓敏電阻器，當(dāng)然需要一種體積更小，能量耐受能力和通流能力更高的抑制器。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是為克服已有技術(shù)的不足，設(shè)計(jì)出一種疊層片式聚合物靜電抑制器。

一種疊層片式聚合物靜電抑制器，其特征在于：包括靜電抑制本體，所屬本體的長度和寬度的方向都設(shè)置有至少兩對(duì)電極，所述電極的電極層呈交替的疊加層結(jié)構(gòu)，所述的電極層包含內(nèi)電極和外電極，至少兩對(duì)外電極沿本體長度方向的兩側(cè)設(shè)置，每對(duì)外電極沿本體的寬度方向分別設(shè)置在本體的兩端，其中，設(shè)置在所述本體的一側(cè)的外電極通過疊加層結(jié)構(gòu)內(nèi)部的內(nèi)電極與本體另一端的外電極連接；所述電極的疊加層結(jié)構(gòu)是通過聚合物層與金屬內(nèi)電極層交替疊加而成，相鄰的內(nèi)電極層與所夾的聚合物層組成一個(gè)單層靜電抑制器。

優(yōu)選的，所述的聚合物層是ZnO陶瓷層和/或成分為鈦、鎢、鎳氧化物的玻璃相。

優(yōu)選的，內(nèi)電極的寬度不超過外電極的寬度，內(nèi)電極的厚度為2μm-15μm，所述聚合物層的厚度為2μm-40μm。

優(yōu)選的，本體為長方體形。

采用本申請(qǐng)的有益效果為，通過疊層式和聚合物組合的靜電抑制器，能更好的提高響應(yīng)速度，電壓過沖小，能量耐受力和通流能力更高。

附圖說明

圖1是本實(shí)用新型的結(jié)構(gòu)模塊圖。

圖2是本實(shí)用新型的工作原理圖。

具體實(shí)施方式

一種疊層片式聚合物靜電抑制器，其特征在于：包括靜電抑制本體，所屬本體的長度和寬度的方向都設(shè)置有至少兩對(duì)電極，所述電極的電極層呈交替的疊加層結(jié)構(gòu)，所述的電極層包含內(nèi)電極2和外電極1，至少兩對(duì)外電極沿本體長度方向的兩側(cè)設(shè)置，每對(duì)外電極沿本體的寬度方向分別設(shè)置在本體的兩端，其中，設(shè)置在所述本體的一側(cè)的外電極通過疊加層結(jié)構(gòu)內(nèi)部的內(nèi)電極與本體另一端的外電極連接；所述電極的疊加層結(jié)構(gòu)是通過聚合物層3與金屬內(nèi)電極層交替疊加而成，相鄰的內(nèi)電極層與所夾的聚合物層組成一個(gè)單層靜電抑制器。

優(yōu)選的，所述的聚合物層是ZnO陶瓷層和/或成分為鈦、鎢、鎳氧化物的玻璃相。

優(yōu)選的，內(nèi)電極的寬度不超過外電極的寬度，內(nèi)電極的厚度為2μm-15μm，所述聚合物層的厚度為2μm-40μm。

優(yōu)選的，本體為長方體形。

本實(shí)用新型達(dá)到的有益效果是：通過疊層式和聚合物組合的靜電抑制器，能更好的提高響應(yīng)速度，電壓過沖小，能量耐受力和通流能力更高。

以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所做的修改、替換和改進(jìn)，均勻包含在本實(shí)用新型所涵蓋的保護(hù)范圍之內(nèi)。