本實(shí)用新型涉及一種芯片封裝結(jié)構(gòu)，尤其是一種帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu)。

背景技術(shù)：

目前，芯片的封裝通常采用打線（Wire bonding）或者倒裝芯片（Flip-chip）的封裝技術(shù)方案，尤其是表面波芯片（Surface Acoustic Wave Chip： SAW Chip），采用打線生產(chǎn)技術(shù)的表面波芯片封裝器件外觀尺寸較大。由于采用單顆芯片操作的生產(chǎn)方式，采用打線生產(chǎn)技術(shù)的表面波封裝器件制作效率低，而且采用打線生產(chǎn)技術(shù)的表面波封裝器件，通常使用金屬密閉空腔技術(shù)，成本較高。采用倒裝芯片技術(shù)的表面波封裝器件，由于采用焊錫連接技術(shù)，工藝較為復(fù)雜，且容易發(fā)生虛焊的現(xiàn)象。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu)，該帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu)成本較低、制造容易。

為實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型提供一種帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu)，包括：封裝基板，具有相對(duì)設(shè)置的第一表面和第二表面，所述封裝基板內(nèi)部設(shè)置有至少一個(gè)用以容置芯片的開(kāi)口或空腔；芯片，設(shè)置于所述開(kāi)口或空腔內(nèi)；封閉空腔，與所述芯片表面相鄰或有共同邊界面；封裝材料，至少用以覆蓋所述封裝基板的第一表面、所述芯片以及填充所述開(kāi)口或空腔內(nèi)未被所述芯片占據(jù)的空間；重布線層，至少用于電氣連接所述芯片和封裝基板的線路層。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述封裝結(jié)構(gòu)還包括設(shè)置于所述封裝基板第一表面上的模塊對(duì)位標(biāo)識(shí)，所述模塊對(duì)位標(biāo)識(shí)表面與封裝基板第二表面分別對(duì)應(yīng)所述封裝基板的最高表面和最低表面。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述封裝基板是IC載板/線路板、玻璃基板或陶瓷基板。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述芯片是芯片表面或芯片活性區(qū)域表面需要在無(wú)外物接觸或是覆蓋情況下正常工作的芯片。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述芯片是使用表面波SAW的功能性芯片。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述芯片是SAW濾波器芯片或SAW傳感器芯片。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述封裝材料是環(huán)氧塑封料。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述芯片具有活性區(qū)域，所述的封閉空腔與所述芯片的活性區(qū)域有共同邊界。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述重布線層電氣連接所述芯片的電極和封裝結(jié)構(gòu)的外部電極，所述封裝結(jié)構(gòu)的外部電極安置在芯片電極表面的正面的封裝結(jié)構(gòu)外部或是在芯片電極表面背面的封裝結(jié)構(gòu)外部。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述重布線層經(jīng)過(guò)盲孔/埋孔電氣延伸至所述封裝結(jié)構(gòu)的外部電極。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述封裝結(jié)構(gòu)還包括覆蓋封裝基板第二表面的絕緣/介電薄膜，所述絕緣/介電薄膜是光敏感的絕緣/介電薄膜。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述的絕緣/介電薄膜的上方是薄板/薄膜，所述薄板/薄膜的厚度小于1毫米。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述薄板/薄膜是PCB基板、封裝載板、PET膜、聚酰亞胺膜、玻璃片或是陶瓷片。

作為本實(shí)用新型一實(shí)施方式的進(jìn)一步改進(jìn)，所述封裝結(jié)構(gòu)還包括至少覆蓋封裝結(jié)構(gòu)最外層線路層的焊料掩膜和設(shè)置于所述焊料掩膜中的開(kāi)口，所述焊料掩膜中的開(kāi)口內(nèi)的線路層形成所述封裝結(jié)構(gòu)對(duì)外電氣連接的焊盤。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果在于：本實(shí)用新型將芯片嵌入封裝，封裝器件更為輕薄。芯片與線路板的電氣連接無(wú)需焊錫連接方案，而采用簡(jiǎn)潔的重布線(RDL)方案，工藝穩(wěn)定和可靠性高。

附圖說(shuō)明

圖1是本實(shí)用新型優(yōu)選的第一實(shí)施方式中芯片嵌入式封裝結(jié)構(gòu)的示意圖；

圖2到圖12是圖1中芯片嵌入式封裝結(jié)構(gòu)的封裝方法的工藝步驟圖，其中：

圖2是圖1中芯片嵌入式封裝結(jié)構(gòu)的封裝基板的機(jī)構(gòu)示意圖；

圖3是圖1中芯片嵌入式封裝結(jié)構(gòu)的芯片的安裝示意圖；

圖4是圖1中芯片嵌入式封裝結(jié)構(gòu)的芯片的安裝后的封裝結(jié)構(gòu)示意圖；

圖5是圖1中芯片嵌入式封裝結(jié)構(gòu)的芯片的安裝后被覆蓋封裝材料的封裝結(jié)構(gòu)示意圖；

圖6是圖5中的封裝結(jié)構(gòu)倒置后去除粘合層的示意圖；

圖7是圖6中的封裝結(jié)構(gòu)的進(jìn)行第一次重布線的示意圖；

圖8是圖7中的封裝結(jié)構(gòu)在第一重布線層上覆蓋第一積聚層的示意圖；

圖9是圖8中的封裝結(jié)構(gòu)安裝薄板的示意圖；

圖10是圖9中的封裝結(jié)構(gòu)設(shè)置盲孔的示意圖；

圖11是圖10中的封裝結(jié)構(gòu)的進(jìn)行第二次重布線的示意圖；

圖12是圖11中的封裝結(jié)構(gòu)在第二重布線層上覆蓋第二積聚層的示意圖；

圖13是本實(shí)用新型優(yōu)選的第二實(shí)施方式中芯片嵌入式封裝結(jié)構(gòu)的示意圖；

圖14到圖18是圖13中芯片嵌入式封裝結(jié)構(gòu)的封裝方法的工藝步驟圖，其中：

圖14是圖5中的封裝結(jié)構(gòu)倒置后去除粘合層的示意圖；

圖15是圖14中的封裝結(jié)構(gòu)的進(jìn)行打盲孔的示意圖；

圖16是圖15中的封裝結(jié)構(gòu)上下對(duì)應(yīng)進(jìn)行第一重布線和第二次重布的示意圖；

圖17是圖16中的封裝結(jié)構(gòu)上下分別進(jìn)行覆蓋第一積聚層和形成焊料掩膜的示意圖；

圖18是圖17中的封裝結(jié)構(gòu)安裝薄板的示意圖。

具體實(shí)施方式

以下將結(jié)合附圖所示的具體實(shí)施方式對(duì)本實(shí)用新型進(jìn)行詳細(xì)描述。但這些實(shí)施方式并不限制本實(shí)用新型，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實(shí)施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本實(shí)用新型的保護(hù)范圍內(nèi)。

參照?qǐng)D1所示，本實(shí)用新型提供的第一實(shí)施例中的帶有封閉空腔的芯片嵌入式封裝結(jié)構(gòu),包括封裝基板1，即用于封裝芯片的線路載板，也可稱為線路板，封裝基板1可以是封裝基板是IC載板/線路板、玻璃基板或陶瓷基板等等。封裝基板1具有相對(duì)設(shè)置的第一表面11和第二表面12，封裝基板1內(nèi)設(shè)置有至少一個(gè)用以容置芯片的開(kāi)口或者空腔2，封裝基板1的第一表面11設(shè)置有模塊對(duì)位標(biāo)識(shí)5,模塊對(duì)位標(biāo)識(shí)5表面與封裝基板1第二表面12分別對(duì)應(yīng)封裝基板1的最高表面和最低表面。模塊對(duì)位標(biāo)識(shí)5用以實(shí)現(xiàn)精確的芯片布置和導(dǎo)電線路互連，全部標(biāo)識(shí)或部分標(biāo)識(shí)同時(shí)成為連接線路和提供導(dǎo)電功能。

結(jié)合圖2到圖11所示，本實(shí)施例中，芯片嵌入式封裝結(jié)構(gòu)還包括設(shè)置于開(kāi)口或者空腔2內(nèi)的芯片3以及封裝材料4，封裝材料4用以覆蓋封裝基板1的第一表面11、模塊對(duì)位標(biāo)識(shí)5以及填充開(kāi)口或空腔2內(nèi)未被芯片3占據(jù)的空間。芯片3具有設(shè)置電極的正面和相對(duì)的反面，其正面大致與封裝基板1第二表面12對(duì)齊/共面。開(kāi)口或者空腔2在豎直方向上的最高表面和最低表面分別為封裝基板的最高表面或者模塊對(duì)位標(biāo)識(shí)5的表面和封裝基板5的第二表面12或最低表面，而開(kāi)口或者空腔2在水平方向上的邊界為封裝基板在第一表面11和第二表面12之間的開(kāi)口或者空腔2的側(cè)壁，即開(kāi)口或者空腔2包括第一空間21和第一空間22，第一空間21分布在封裝基板1的第一表面和第二表面之間，第二空間22分布在封裝基板1的第一表面11和模塊對(duì)位標(biāo)識(shí)5的表面之間，第一空間21的側(cè)壁為封裝基板第一表面11和第二表面12之間的封裝基板1連續(xù)截面，而第二空間22無(wú)側(cè)壁。

優(yōu)選的，本實(shí)施例中的芯片3構(gòu)造為表面波芯片(Surface Acoustic Wave Chip :SAW Chip)，或是芯片表面或是芯片活性區(qū)域（Active Zone）表面需要在無(wú)外物接觸或是覆蓋情況下正常工作的芯片。即該芯片3可以是SAW濾波器芯片，SAW傳感器芯片，或使用表面波SAW功能的芯片。

進(jìn)一步的，本實(shí)施例中的芯片嵌入式封裝結(jié)構(gòu)還包括重布線層6，用以與芯片3和封裝基板1之間電氣連接。優(yōu)選的，重布線層6包括第一重布線層61和與第一重布線層61電氣連接的第二重布線層62，本實(shí)施例中，第一重布線層61和第二重布線層62設(shè)置于封裝基板1的同一側(cè)。其中第一重布線層61位于封裝基板1的第二表面12的上方，覆蓋部分封裝基板1、封裝材料4和部分芯片3。

重布線的金屬線材料是銅，重布線銅與芯片電極之間有增強(qiáng)重布線銅和芯片電極相互附著力的金屬或合金薄膜，該金屬或者合金材料可以是鎳，鈦，鎳鉻，鈦鎢等。

另外，本實(shí)施例中的芯片嵌入式封裝結(jié)構(gòu)還包括第一積聚層7以及附著于第一積聚層7上的薄板8，第一積聚層7覆蓋至少部分第一重布線層61和部分封裝基板1的第二表面12，而且第一積聚層7優(yōu)選的構(gòu)造為絕緣/介電薄膜，所述絕緣/介電薄膜是光敏感的絕緣/介電薄膜，如SU-8。薄板8構(gòu)造為PCB基板，封裝載板，PET膜、聚酰亞胺膜、玻璃片，陶瓷片等具有一定機(jī)械強(qiáng)度的薄板，薄板8的厚度在小于1毫米，更優(yōu)的為50微米到500微米之間。因薄板8覆蓋于第一積聚層7的表面，使得芯片3和薄板8之間形成一個(gè)封閉空腔301，封閉空腔301與芯片表面相鄰或有共同邊界面，或者芯片具有活性區(qū)域，封閉空腔301與芯片的活性區(qū)域有共同邊界，在芯片3構(gòu)造為表面波芯片時(shí)方便表面波的傳遞。第二重布線層62布置于薄板8上，而第一積聚層7和薄板8上設(shè)置相互連通的盲孔，第一重布線層61與第二重布線層62通過(guò)盲孔電氣連接。

進(jìn)一步的，第二重布線層62上方覆蓋有焊料掩膜9，其設(shè)置在整個(gè)芯片嵌入式封裝結(jié)構(gòu)的最外側(cè)，焊料掩膜9上形成有開(kāi)口，至少部分第二重布線層62可以從開(kāi)口露出，焊料掩膜中的開(kāi)口內(nèi)的線路層形成封裝結(jié)構(gòu)對(duì)外電氣連接的焊盤，從而方便貼裝其它封裝器件和/或被動(dòng)電子元件。

上述實(shí)施例僅為本實(shí)用新型的第一優(yōu)選實(shí)施例，應(yīng)當(dāng)理解的是，在其他實(shí)施例中,第一積聚層、第一重布線層、第二重布線層可以選擇性的設(shè)置，如僅設(shè)置第一積聚層和第一重布線層，另外，在除上述積聚層和重布線層之外還可進(jìn)一步設(shè)置其他用于電氣連接的互連層，只要能達(dá)到封裝器件和/或被動(dòng)電子元件與芯片或線路板電氣連接的封裝結(jié)構(gòu)均屬于本實(shí)用新型的保護(hù)范圍。

本實(shí)用新型還提供了一種用于芯片嵌入式封裝結(jié)構(gòu)的制作方法，包括以下步驟：

S1、提供封裝基板1，其具有相對(duì)設(shè)置的第一表面11和第二表面12，所述封裝基板1內(nèi)部設(shè)置有至少一個(gè)用以容置芯片3的開(kāi)口或空腔2，在所述封裝基板1的第一表面11上開(kāi)口或者空腔2的四周設(shè)置模塊對(duì)位標(biāo)識(shí)5；

S2、在所述封裝基板1的第二表面12上貼附粘接膜201，并將芯片3置入開(kāi)口或者空腔2，且使芯片3設(shè)置電極面的正面與粘接膜201粘接固定；

S3、至少在在所述封裝基板1的第一表面11、模塊對(duì)位標(biāo)識(shí)5及所述開(kāi)口或者空腔2上施加封裝材料4，使封裝基板1的第一表面11、模塊對(duì)位標(biāo)識(shí)5被封裝材料4覆蓋，以及使所述開(kāi)口或者空腔2被封裝材料4及所述芯片3完全填充；

S4、去除粘接膜201，將所述封裝基板1翻轉(zhuǎn)；

S5、在所述芯片3正面、所述封裝基板1的第二表面12以及與第二表面12共面的封裝材料4的表面上形成至少用于電氣連接芯片3和封裝基板1的第一重布線層61；

S6、在所述第一重布線層61和與第二表面12共面的封裝材料4的表面上覆蓋第一積聚層7；

S7、在所述第一積聚層7上方覆蓋具有密封用途的薄板8，使芯片3和薄板8之間形成封閉空腔301。

具體的，以下結(jié)合附圖所示對(duì)本實(shí)用新型第一實(shí)施例中芯片嵌入式封裝結(jié)構(gòu)的制作方法作詳細(xì)的說(shuō)明。

參照?qǐng)D2所示，提供封裝基板1，其具有相對(duì)設(shè)置的第一表面11和第二表面12，封裝基板1上包括有至少一個(gè)用以容置芯片3的開(kāi)口或空腔2，當(dāng)然，封裝基板1也可以包括多個(gè)開(kāi)口或空腔，分別用于容置芯片。

模塊對(duì)位標(biāo)識(shí)5設(shè)置在封裝基板1的第一表面11，且模塊對(duì)位標(biāo)識(shí)5表面與封裝基板1第二表面12分別對(duì)應(yīng)所述基板的最高表面和最低表面。

參照?qǐng)D3所示，在封裝基板的第二表面上貼附粘接膜201，并將芯片3以倒置形態(tài)置入開(kāi)口或者空腔2，倒置形態(tài)置入即使芯片3設(shè)置電極面的正面與粘接膜201粘接固定，芯片3置入后，芯片3和封裝基板1之間還留有空間。

參照?qǐng)D4所示，在封裝基板1的第一表面11、模塊對(duì)位標(biāo)識(shí)5及開(kāi)口或者空腔2上施加封裝材料4，使封裝基板1的第一表面11、模塊對(duì)位標(biāo)識(shí)5被封裝材料4覆蓋，以及使開(kāi)口或者空腔2被封裝材料4及芯片3完全填充。

其中，封裝材料4優(yōu)選為環(huán)氧塑封料（EMC：EpoxyMoldingCompound）或其它熱固型材料，其填充到開(kāi)口或者空腔2以作為一個(gè)平坦堆積層而覆蓋封裝基板1的第一表面11。

參照?qǐng)D5和圖6所示，去除粘接膜201，并將封裝基板1翻轉(zhuǎn)。

參照?qǐng)D7所示，在芯片3正面、封裝基板1的第二表面12以及與第二表面12共面的封裝材料4的表面上形成至少用于電氣連接芯片3和封裝基板1的第一重布線層61。第一重布線層61的形成方法包括金屬著膜、光刻、鍍銅、去膜、銅/鈦蝕刻的一序列工藝。

參照?qǐng)D8所示，在第一重布線層61和與第二表面12共面的封裝材料4的表面上覆蓋第一積聚層7，第一積聚層7優(yōu)選為光敏感介電材料層，光敏感介電材料層可以通過(guò)旋轉(zhuǎn)涂覆或壓膜、光刻的一序列工藝沉積在第一重布線層61。

參照?qǐng)D9所示，在第一積聚層7上方覆蓋具有密封用途的薄板8，使芯片3和薄板8之間形成封閉空腔301。

參照?qǐng)D10所示，在薄板8上開(kāi)孔使部分第一重布線層61露出，也就是說(shuō)將第一重布線層61上方的部分第一積聚層7和薄板8去除從而形成盲孔81，形成盲孔81的方法有激光打孔、光刻等。

參照?qǐng)D11所示，在薄板8上通過(guò)盲孔81形成第二重布線層62，第二重布線層62的形成方法包括金屬著膜、光刻、鍍銅、去膜、銅/鈦蝕刻的一序列工藝。

參照?qǐng)D12所示，在芯片嵌入式封裝結(jié)構(gòu)的最外側(cè)形成焊料掩膜9，并在焊料掩膜9上進(jìn)行開(kāi)口，使部分第二重布線層62露出。形成焊料掩膜9的方法包括防沉積、光刻、化學(xué)鍍鎳/鋁的一序列工藝。如此，外部的封裝器件和/或被動(dòng)電子元件通過(guò)第二重布線層62可以與封裝基板1實(shí)現(xiàn)電氣連接。

參照?qǐng)D13所示，為本實(shí)用新型提供的第二實(shí)施例中的芯片嵌入式封裝結(jié)構(gòu)，包括封裝基板1a，即用于封裝芯片的線路載板，也可稱為線路板。封裝基板1a具有相對(duì)設(shè)置的第一表面11a和第二表面12a，封裝基板1a內(nèi)設(shè)置有至少一個(gè)用以容置芯片3a的開(kāi)口或者空腔2a，封裝基板1a的第一表面11a設(shè)置有模塊對(duì)位標(biāo)識(shí)5a,模塊對(duì)位標(biāo)識(shí)5a表面與封裝基板1a第二表面12a分別對(duì)應(yīng)封裝基板1a的最高表面和最低表面。模塊對(duì)位標(biāo)識(shí)5a用以實(shí)現(xiàn)精確的芯片布置和導(dǎo)電線路互連，全部標(biāo)識(shí)或部分標(biāo)識(shí)同時(shí)成為連接線路和提供導(dǎo)電功能。

結(jié)合圖14到圖18所示，本實(shí)施例中，芯片嵌入式封裝結(jié)構(gòu)還包括設(shè)置于開(kāi)口或者空腔2a內(nèi)的芯片3a以及封裝材料4a，封裝材料4a用以覆蓋封裝基板1a的第一表面11a、模塊對(duì)位標(biāo)識(shí)5a以及填充開(kāi)口或空腔2a內(nèi)未被芯片3a占據(jù)的空間。芯片3a具有設(shè)置電極面的正面和相對(duì)的反面，其正面大致與封裝基板1a第二表面12a對(duì)齊/共面。

進(jìn)一步的，本實(shí)施例中的芯片嵌入式封裝結(jié)構(gòu)還包括重布線層6a，用以與芯片3a和封裝基板1a之間電氣連接。優(yōu)選的， 重布線層6a包括第一重布線層61a和與第一重布線層61a電氣連接的第二重布線層62a。重布線的金屬線材料是銅，重布線銅與芯片電極之間有增強(qiáng)重布線銅和芯片電極相互附著力的金屬或合金薄膜，該金屬或者合金材料可以是鎳，鈦，鎳鉻，鈦鎢等。

與圖1中所示的第一實(shí)施例不同的是，其中第一重布線層61a位于封裝基板1a的第二表面12a的上方，覆蓋部分封裝基板1a、封裝材料4a和部分芯片3a。第二重布線層62a布置于與封裝基板1a相對(duì)的封裝材料4a表面上。封裝基板1a上設(shè)置有與第一重布線層61a連通的盲孔13a，第一重布線層61a通過(guò)盲孔13a與模塊對(duì)位標(biāo)識(shí)5a電氣連接。封裝材料4a表面上設(shè)有與第二重布線層62a連通的盲孔41a，第二重布線層41a通過(guò)盲孔13a與模塊對(duì)位標(biāo)識(shí)5a電氣連接，如此，第一重布線層61a和第二重布線層62a通過(guò)模塊對(duì)位標(biāo)識(shí)5a實(shí)現(xiàn)電氣連接。本實(shí)施例中，第一重布線層61a和第二重布線層62a分別設(shè)置于封裝基板1a的兩側(cè)。

另外，本實(shí)施例中的芯片嵌入式封裝結(jié)構(gòu)還包括第一積聚層7a以及附著于第一積聚層7a上的薄板8a，第一積聚層7a覆蓋至少部分第一重布線層61a和部分封裝基板1a的第二表面12a，而且第一積聚層7a優(yōu)選的構(gòu)造為介電材料層，包括光敏感介電材料層或其它介電材料層，如SU-8。薄板8a構(gòu)造為PCB基板，封裝載板，玻璃片，陶瓷片等具有一定機(jī)械強(qiáng)度的薄板，薄板的厚度在50微米到1毫米之間，更優(yōu)的為50微米到500微米之間。因薄板8a覆蓋于第一積聚層7a的表面，使得芯片3a和薄板8a之間形成一個(gè)封閉空腔301a。

進(jìn)一步的，第二重布線層62a上方覆蓋有焊料掩膜9a，其設(shè)置在整個(gè)芯片嵌入式封裝結(jié)構(gòu)的最外側(cè)，焊料掩膜9a上形成有開(kāi)口，至少部分第二重布線層62a可以從開(kāi)口露出，從而方便貼裝其它封裝器件和/或被動(dòng)電子元件。

具體的，以下結(jié)合附圖所示對(duì)本實(shí)用新型第二實(shí)施例中芯片嵌入式封裝結(jié)構(gòu)的制作方法作詳細(xì)的說(shuō)明。

本實(shí)施例中，制造方法的S1至S4這幾個(gè)步驟與前述第一實(shí)施例相同，這里不再贅述，針對(duì)如下不同的步驟進(jìn)行具體闡述。

參照?qǐng)D14和圖15所示，在去除粘接膜并且已經(jīng)翻轉(zhuǎn)的封裝基板1a兩側(cè)分別打盲孔13a和盲孔41a，通過(guò)盲孔13a、41a在兩側(cè)分別露出模塊對(duì)位標(biāo)識(shí)5a，也就是說(shuō)將模塊對(duì)位標(biāo)識(shí)5a一側(cè)的部分封裝基板1a去除從而形成盲孔13a，將模塊對(duì)位標(biāo)識(shí)5另一側(cè)的部分封裝材料去除形成盲孔41a，形成盲孔的方法有激光打孔、光刻等。

參照?qǐng)D16所示，在封裝基板1a的第二表面12a以及封裝材料4a表面上分別形成至少用于電氣連接芯片3a、封裝基板1a和模塊對(duì)位標(biāo)識(shí)5a的第一重布線層61a以及電氣連接模塊對(duì)位標(biāo)識(shí)5a的第二重布線層62a。第一重布線層61a和第二重布線層62a的形成方法包括金屬著膜、光刻、鍍銅、去膜、銅/鈦蝕刻的一序列工藝，或者金屬濺鍍、光刻、去膜、金屬蝕刻的一序列工藝。

參照?qǐng)D17所示，在第一重布線層61a和與第二表面12a共面的封裝材料4a的表面上覆蓋第一積聚層7a，第一積聚層7a優(yōu)選為絕緣/介電薄膜，優(yōu)選為光敏感的絕緣/介電薄膜，絕緣/介電薄膜可以通過(guò)旋轉(zhuǎn)涂覆或壓膜、光刻的一序列工藝沉積施加在封裝結(jié)構(gòu)的一側(cè)并覆蓋部分第一重布線層61a，或者通過(guò)旋轉(zhuǎn)涂覆、壓膜、絲網(wǎng)印刷或噴霧包覆的一序列工藝施加在封裝結(jié)構(gòu)的一側(cè)并覆蓋部分第一重布線層61a。

另外，在芯片嵌入式封裝結(jié)構(gòu)相對(duì)第一表面11a的一側(cè)的最外側(cè)形成焊料掩膜9a，并在焊料掩膜9a上進(jìn)行開(kāi)口，使部分第二重布線層62a露出。形成焊料掩膜9a的方法的包括防沉積、光刻、化學(xué)鍍鎳/鋁的一序列工藝，或者通過(guò)旋轉(zhuǎn)涂覆、壓膜、絲網(wǎng)印刷或噴霧包覆的一序列工藝如此。外部的封裝器件和/或被動(dòng)電子元件通過(guò)第二重布線層62a可以與封裝基板1a實(shí)現(xiàn)電氣連接。

參照?qǐng)D18所示，在第一積聚層7a上方覆蓋具有額定強(qiáng)度的薄板8a，使芯片3a和薄板8a之間形成封閉空腔。

雖然本說(shuō)明書(shū)按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書(shū)的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書(shū)作為一個(gè)整體，各實(shí)施方式中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。

上文所列出的一系列的詳細(xì)說(shuō)明僅僅是針對(duì)本實(shí)用新型的可行性實(shí)施方式的具體說(shuō)明，它們并非用以限制本實(shí)用新型的保護(hù)范圍，凡未脫離本實(shí)用新型技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。