本發(fā)明涉及一種傳感器裝置及其制造方法，更詳細地說，涉及一種在半導體的布線工序內集成了用于檢測規(guī)定物理量的變化的傳感器元件的傳感器裝置及其制造方法。

背景技術：

以往，已知一種配置多個霍爾元件來獲得三維空間的位置信號的磁傳感器裝置。作為這種磁傳感器裝置，還已知有磁檢測方式的定點設備(pointingdevice)，該定點設備被作為個人計算機等的輸入單元使用，通過檢測因磁體的移動引起的磁場的變化來進行坐標檢測。

例如，專利文獻1中公開了一種將霍爾元件11和裝置封裝在一起的混合結構的磁傳感器。

圖1是用于說明專利文獻1所記載的定點設備的結構圖。如圖1所示，在該專利文獻1中記載了以下一種定點設備，其具有：檢測部1，其包含四個霍爾元件11，在該四個霍爾元件11中，沿x軸和y軸各有兩個霍爾元件11對稱地配置；差動放大器2，其將因配設在該霍爾元件11的上方的磁體的移動而產生的x軸方向和y軸方向的各霍爾元件11的輸出分別進行差動放大；a/d轉換器3，其將該差動放大器2的輸出轉換為數字值；檢測控制部4，其將該a/d轉換器3的輸出(電壓)轉換為xy坐標值；坐標轉換部5，其將該檢測控制部4的輸出轉換為極坐標；以及坐標切換部6，其接收來自檢測控制部4的xy坐標值和來自坐標轉換部5的極坐標值這雙方并選擇性地輸出其中一方。此外，圖中附圖標記7表示輸出方法存儲部，附圖標記8表示輸出控制部，附圖標記51表示距離計算部，附圖標記52表示角度計算部，附圖標記53表示距離輸出限制部。

另外，例如，專利文獻2中公開了一種霍爾元件形成于硅基板的單片結構的磁傳感器。

圖2是用于說明專利文獻2所記載的定點設備用磁傳感器的結構圖。硅的集成電路22包含差動放大器、檢測控制部以及輸出控制部，關于霍爾元件21，沿x軸和y軸各有兩個霍爾元件21對稱地配置，在同一硅芯片上形成有霍爾元件21和集成電路22。將集成電路22芯片接合于引線框23上，集成電路22通過引線25而與引線框23電接合。而且，使用模制樹脂24將整體成形為一體。使用特性偏差小的磁傳感器，同時能夠提高磁傳感器的配置位置的位置精度，并且在從磁傳感器向檢測控制部傳輸信號時不易受到噪聲的影響。

另外，例如，專利文獻3中公開了一種半導體復合裝置，其具備：半導體基板，其具有集成電路；平坦化區(qū)域，其形成于半導體基板的表面；以及半導體薄膜，其具有半導體元件，被粘貼在平坦化區(qū)域上。另外，作為半導體元件，公開了發(fā)光元件、受光元件、霍爾元件以及壓電元件。

專利文獻1：日本特開平10-20999號公報

專利文獻2：日本特開2004-69695號公報

專利文獻3：日本特開2004-207323號公報

技術實現要素：

發(fā)明要解決的問題

然而，在上述的專利文獻1的混合結構中，由于是通過引線將霍爾元件與裝置連接的結構，因此雖然能夠使用作為靈敏度高的霍爾元件的化合物半導體霍爾元件，但是導致磁傳感器整體的厚度、尺寸變大。另外，存在直接受到干擾噪聲的影響這樣的問題。

另外，在上述的專利文獻2的單片結構中，由于是霍爾元件形成于硅基板的硅霍爾元件，因此是小型的，但是存在磁靈敏度的提高受到限制這樣的問題。并且，在上述的專利文獻3的結構中，存在受到干擾噪聲的影響這樣的問題。

本發(fā)明是鑒于這種問題而完成的，其目的在于在具備化合物半導體傳感器元件的傳感器裝置中提供一種小型且抗干擾噪聲的能力強的傳感器裝置及其制造方法。

用于解決問題的方案

本發(fā)明的第一方式是一種傳感器裝置，具備：導體基板；第一金屬布線層，其設置在所述半導體基板上；第一絕緣層，其設置在所述第一金屬布線層上；化合物半導體傳感器元件，其設置在所述第一絕緣層上；第二金屬布線層，其設置在所述化合物半導體傳感器元件和所述第一絕緣層上；以及第二絕緣層，其設置在所述第二金屬布線層上。

另外，本發(fā)明的第二方式是一種傳感器裝置的制造方法，包括以下工序：在半導體基板上形成第一金屬布線層；在所述第一金屬布線層上形成第一絕緣層；在所述第一絕緣層上形成化合物半導體傳感器元件；在形成所述化合物半導體傳感器元件之后，層疊第三絕緣層；以及在所述第三絕緣層上形成第二金屬布線層。

此外，上述的方式并非記載了本發(fā)明所需的特征性結構的全部，還能夠通過將其它結構組合來構成本發(fā)明。

發(fā)明的效果

根據本發(fā)明的一個方式，能夠實現小型且抗干擾噪聲的能力強的傳感器裝置及其制造方法。

附圖說明

圖1是用于說明專利文獻1所記載的定點設備的結構圖。

圖2是用于說明專利文獻2所記載的定點設備用磁傳感器的結構圖。

圖3的(a)、(b)是用于說明本發(fā)明所涉及的傳感器裝置的實施方式1的結構圖。

圖4的(a)～(c)是用于說明本實施方式1所涉及的傳感器裝置的制造方法1的工藝流程圖(之一)。

圖5的(d)～(f)是用于說明本實施方式1所涉及的傳感器裝置的制造方法1的工藝流程圖(之二)。

圖6的(g)～(i)是用于說明本實施方式1所涉及的傳感器裝置的制造方法1的工藝流程圖(之三)。

圖7是用于說明本實施方式1的制造方法2中的基板上的半導體薄膜的形成的流程圖。

圖8的(a)～(c)是用于說明本實施方式1所涉及的傳感器裝置的制造方法2的工藝流程圖(之一)。

圖9的(d)～(f)是用于說明本實施方式1所涉及的傳感器裝置的制造方法2的工藝流程圖(之二)。

圖10的(g)～(i)是用于說明本實施方式1所涉及的傳感器裝置的制造方法2的工藝流程圖(之三)。

圖11的(a)、(b)是用于說明本發(fā)明所涉及的傳感器裝置的實施方式2的結構圖。

圖12是示出本實施方式1和實施方式2的傳感器裝置的應用例中的、化合物半導體傳感器元件和半導體集成電路的一例的電路圖。

圖13是示出本實施方式1和實施方式2的傳感器裝置的應用例中的、能夠使傳感器裝置的溫度特性固定的一例的電路圖。

圖14是示出本實施方式1和實施方式2的傳感器裝置的應用例中的、能夠使傳感器裝置的溫度特性固定的其它例的電路圖。

具體實施方式

在以下的詳細的說明中，為了提供對本發(fā)明的實施方式完全的理解而記載了很多特定的具體結構。然而，明確可知不限定成這種特定的具體結構而能夠實施其它的實施方式。另外，以下的實施方式并不是對權利要求書所涉及的發(fā)明進行限定，包含實施方式中所說明的特征性結構的全部組合。

本實施方式的傳感器裝置具備：半導體基板；第一金屬布線層，其形成在半導體基板上；第一絕緣層，其形成在第一金屬布線層上；化合物半導體傳感器元件，其形成在第一絕緣層上；第二金屬布線層，其形成在化合物半導體傳感器元件和第一絕緣層上；以及第二絕緣層，其形成在第二金屬布線層上。

關于半導體基板，例如在硅基板形成半導體器件區(qū)域，在該區(qū)域形成有nmos晶體管、pmos晶體管、雙極型晶體管、電容器、電阻等器件。

作為化合物半導體傳感器元件，例如能夠列舉霍爾元件、磁阻元件等磁傳感器、電流傳感器、應變傳感器、壓力傳感器、溫度傳感器、加速度傳感器等。傳感器元件也可以是薄膜形狀。另外，還可以是化合物半導體霍爾元件。具體地說，能夠列舉gaas傳感器元件、inas傳感器元件、insb傳感器元件、或者含有雜質的gaas傳感器元件、inas傳感器元件、insb傳感器元件等。

第一金屬布線層例如將半導體器件區(qū)域的器件、傳感器元件的輸入輸出部電連接。另外，第一金屬布線層也可以隔著絕緣層而形成在半導體基板上。另外，第一金屬布線層也可以是在傳感器元件的下方具備由與第一金屬布線層相同的材料形成的屏蔽層的結構。作為金屬布線，例如是al布線，通過光刻來形成。

第一絕緣層例如是sio2、teos、sin等的絕緣膜。優(yōu)選的是，第一絕緣層具有平坦化面，在該平坦化面形成傳感器元件。此外，第一金屬布線層和第一絕緣層也可以形成多層。

另外，在傳感器元件和第一絕緣層上形成第二金屬布線層，在第二金屬布線層上形成第二絕緣層。也可以是傳感器元件與第一金屬布線層或第二金屬布線層電連接、或者與第一金屬布線層和第二金屬布線層這兩方電連接的結構。第二絕緣層例如是sio2、teos、sin等的絕緣膜。

也可以是在第二絕緣層上形成輸入輸出pad來作為外部連接接點的結構。在第二絕緣層上進一步形成金屬布線層和絕緣層的情況下，也只要在其上形成外部連接接點即可。并且，例如也可以是wlcsp等形成與pad連接的外部連接端子的焊料凸塊(solderbumps)的結構。

另外，也可以是如下結構：在第一金屬布線層與第二金屬布線層之間具備第三絕緣層，傳感器元件形成在所述第三絕緣層中。

根據本實施方式，由于是在上部布線層的金屬布線層與下部布線層的金屬布線層之間形成傳感器元件的傳感器裝置，因此能夠實現小型化，并且抗干擾噪聲的能力強。除此之外，傳感器的選擇自由度也高。例如能夠提供一種能夠將在單片結構中不能使用的化合物半導體霍爾元件用作傳感器、靈敏度高且小型的傳感器裝置。

以下，參照附圖來說明本發(fā)明的各實施方式。

<實施方式1>

圖3的(a)、(b)是用于說明本發(fā)明所涉及的傳感器裝置的實施方式1的結構圖，圖3的(a)表示俯視圖，圖3的(b)表示沿圖3的(a)的a-a線剖開的截面圖。

本實施方式1的傳感器裝置100具備半導體基板101、設置在該半導體基板101上的第一金屬布線層111、設置在該第一金屬布線層111上的第一絕緣層121、設置在該第一絕緣層121上的化合物半導體傳感器元件131、設置在該化合物半導體傳感器元件131和第一絕緣層121上的第二金屬布線層112以及設置在該第二金屬布線層112上的第二絕緣層122。

另外，在第一金屬布線層111與第二金屬布線層112之間具備第三絕緣層123，化合物半導體傳感器元件131設置在第三絕緣層123中。

另外，化合物半導體傳感器元件131與第一金屬布線層111或第二金屬布線層112電連接。另外，在半導體基板101上設置有具有第一絕緣層121和第一金屬布線層111的下部布線層110a，在第三絕緣層123上設置有具有第二絕緣層122和第二金屬布線層112的上部布線層110b。

另外，化合物半導體傳感器元件131優(yōu)選為薄膜形狀。另外，還具備校正電阻元件132，該校正電阻元件132與化合物半導體傳感器元件131設置在相同的平面上。

另外，設置有傳感器元件用布線141以將化合物半導體傳感器元件131的端子與上部布線層110b的第二金屬布線層112連接，校正電阻元件132的一端與上部布線層110b相連接，另一端與下部布線層110a相連接。

另外，化合物半導體傳感器元件131優(yōu)選是霍爾元件或磁阻元件。另外，化合物半導體傳感器元件131設置于第一絕緣層121的平坦化面150。另外，還能夠在第二絕緣層122上設置外部連接接點(未圖示)。

也就是說，如根據圖3的(a)、(b)而明確可知的那樣，本實施方式1的傳感器裝置具備半導體基板101、下部布線層110a、化合物半導體傳感器元件131、傳感器元件用布線141、第三絕緣層123以及上部布線層110b。

半導體基板101例如是硅基板，形成有半導體器件區(qū)域101a，在該半導體器件區(qū)域101a形成有半導體集成電路。如果是cmos工藝，則作為一例，在該半導體器件區(qū)域101a構成有nmos晶體管、pmos晶體管、電容器、多晶硅電阻等器件。另外，如果是雙極型工藝，則在半導體器件區(qū)域101a包括與雙極型工藝相應的、例如npn晶體管、pnp晶體管等。

下部布線層110a形成在半導體基板101上。下部布線層110a具有第一絕緣層121和第一金屬布線層111。在半導體基板101上形成層間絕緣層110，在該層間絕緣層110上形成第一金屬布線層111，進一步在該第一金屬布線層111上形成第一絕緣層121。

金屬布線層111經由via(通孔；在多層布線中，將下層的布線與上層的布線電連接的連接區(qū)域)102而與半導體集成電路連接。此外，第一絕緣層121和第一金屬布線層111形成有多層。在圖3的(b)中，設為了直到緊挨著化合物半導體傳感器元件131的布線之下為止將通孔102和第一金屬布線層111層疊了三層的例子。

作為化合物半導體傳感器元件131的霍爾元件形成在下部布線層110a上的第一絕緣層121上?；魻栐乃膫€端子通過傳感器元件用布線141而與下部布線層110a的第一金屬布線層111連接，或經由通孔102而與半導體集成電路連接。傳感器元件用布線141形成為從霍爾元件的端子起經由第一絕緣層121到達第一金屬布線層111。

在化合物半導體傳感器元件131和第一絕緣層121上形成有第三絕緣層123。在第三絕緣層123上形成有上部布線層110b。上部布線層110b具有第二絕緣層122和第二金屬布線層112。在第三絕緣層123上形成有第二金屬布線層112，在該第二金屬布線層112上形成有第二絕緣層122。

第二金屬布線層112經由通孔102而與半導體集成電路連接。此外，第二絕緣層122和第二金屬布線層112形成有多層。在圖3的(b)中，示出了以將通孔102和第二金屬布線層112重復兩層的方式進行布線的例子。也可以重復進行兩層以上的布線，還可以形成最上層保護膜124。

另外，在與第一絕緣層121上形成化合物半導體傳感器元件131的平面相同的平面上形成有用于對化合物半導體傳感器元件131的特性進行校正的校正電阻元件132。校正電阻元件132的兩端與校正電阻元件用布線142相連接，與化合物半導體傳感器元件131同樣地，校正電阻元件132經由下部布線層110a而與半導體集成電路相連接。

另外，雖然沒有圖示，但也可以將外部連接用接點(pad等)形成在上部布線層110b上。

通孔102例如由鎢形成。第一金屬布線層111和第二金屬布線層112形成為例如以鋁為主要布線材料且例如將鎢用作勢壘金屬的鎢/鋁/鎢之類的層構造。

另外，層間絕緣層110、最上層保護膜124例如是sio2、teos、sin等的絕緣膜。

根據本實施方式1，由于是在上部布線層的金屬布線層與下部布線層的金屬布線層之間形成傳感器元件的傳感器裝置，因此能夠實現小型化，并且抗干擾噪聲的能力強。除此之外，傳感器的選擇自由度也高。

例如，相比于磁體的磁信號的大小例如為數十mt而言，在使用向傳感器輸入的磁信號的大小為30μt即地磁水平的大小的信號來進行位置檢測的情況下，在利用單片品中使用的硅霍爾元件的情況下，磁傳感器的磁靈敏度過小，例如在如上述的專利文獻2所記載的那樣利用4個之類的元件數的情況下，會發(fā)生無法取得所需要的水平的磁信號的s/n(信噪比)。

作為改善s/n的方法，考慮在集成電路內進一步增加配置傳感器，但是例如如果每個傳感器需要100um²左右的傳感器配置面積，則考慮到在lsi芯片內傳感器的設置數受到限制而無法得到期望的s/n。

作為改善s/n的其它方法，考慮使流過傳感器的電流增加直到實現所期望的s/n的方法。然而，近年來的便攜式裝置中使用的電源電壓隨著半導體工藝的精細化而以1.8v系為主流，預測今后進一步成為1.5v系。因而，即使為了實現所需要的s/n而想要使流過傳感器的電流增加，也存在驅動電源電壓的限制而無法使能夠實現所期望的s/n的電流流過傳感器元件。

另一方面，如果是以往的混合型的構造，則能夠選擇能夠獲得比硅單片的霍爾元件的磁靈敏度大的磁靈敏度的霍爾元件，從而能夠實現所期望的s/n。例如，作為硅的霍爾元件的磁靈敏度，當列舉出一例時為60uv/(mt×v)，與此相對，作為insb薄膜的霍爾元件的磁靈敏度，當列舉一例時為1800uv/(mt×v)，如果能夠使用具有這種磁靈敏度的傳感器，則在單純地只以磁靈敏度比較時能夠將s/n提高至30倍。

然而，在混合結構中，無法實現小型化/薄型化。在近年來的便攜式電話中，薄型化不斷發(fā)展，該便攜式電話所使用的產品封裝的厚度大部分為0.6mm以下。而且，相對于作為便攜式電話用的產品被要求的封裝尺寸，在混合結構中存在在傳感器與信號處理電路的連接中使用引線這樣的難點，從而封裝尺寸大且具有厚度。

另一方面，在本實施方式1中，由于是在金屬布線層之間形成化合物半導體傳感器元件的傳感器裝置，因此能夠實現小型化，并且能夠使用能夠獲得大的磁靈敏度的化合物霍爾元件。

另外，與使用引線接合、金屬的引線布線等將化合物半導體傳感器元件與信號處理電路連接的情況下的結構相比，在金屬布線層之間設置元件的結構的抗干擾噪聲的能力強。由于在金屬布線層之間配置元件，因此因化合物半導體傳感器元件的布線產生的寄生電容、寄生電感小到以往的結構的萬分之一以下，抵抗因存在于lsi外部的廣空間內的噪聲源(例如商用電源、電動機、開關元件、電燈等電磁波的輻射源)產生的干擾電磁噪聲的能力變強。并且，由于化合物半導體傳感器元件的寄生電容、寄生電感變小而成為最適合于高速的斬波動作的結構。

另外，根據后述的本實施方式1的傳感器裝置的制造方法，在工藝上能夠將包含傳感器的信號處理電路的半導體裝置和化合物半導體薄膜制造在一個晶圓內。半導體裝置上的sio2、teos、sin之類的層間絕緣膜是非晶質，因此無法在該層間絕緣膜上使結晶性的傳感器的靈敏度高的優(yōu)質的半導體薄膜生長。但是，根據本實施方式1的傳感器裝置的制造方法，能夠在層間絕緣膜上形成化合物半導體傳感器元件。

并且，在上述的專利文獻1中，即使想要對傳感器特性進行校正，也只能選擇無法確定量產晶圓的編號、量產晶圓內的位置的被單片化后的分散的傳感器，因此所使用的4個傳感器的特性不一致，無法廉價且有效地對傳感器特性進行校正。但是，根據本實施方式1的傳感器裝置的制造方法，能夠降低傳感器特性或參照電阻的偏差，從而能夠有效地對傳感器特性進行校正。傳感器裝置也可以被構成為傳感器ic芯片。

<制造方法1>

圖4的(a)～(c)至圖6的(g)～(i)是用于說明上述的本實施方式1所涉及的傳感器裝置的制造方法1的工藝流程圖。

傳感器裝置100的制造方法1包括以下工序：在半導體基板101上形成第一金屬布線層111；在第一金屬布線層111上形成第一絕緣層121；在第一絕緣層121上形成化合物半導體傳感器元件131；在形成化合物半導體傳感器元件131之后，層疊第三絕緣層123；以及在第三絕緣層123上形成第二金屬布線層112。

另外，在形成化合物半導體傳感器元件131的工序中包括以下步驟：在第一絕緣層121上形成化合物半導體膜130；以及將化合物半導體膜130蝕刻為規(guī)定的形狀來形成化合物半導體傳感器元件131。

另外，在形成化合物半導體傳感器元件131的工序中包括以下步驟：在第一絕緣層121上形成化合物半導體膜130；以及通過對化合物半導體膜130進行光刻和蝕刻來形成化合物半導體傳感器元件131。

另外，在形成化合物半導體傳感器元件131的工序中包括以下步驟：將化合物半導體膜130粘貼于第一絕緣層121；以及通過對化合物半導體膜130進行光刻和蝕刻來形成化合物半導體傳感器元件131。

另外，在將化合物半導體膜130粘貼于第一絕緣層121的步驟中，在將形成于基板103上的化合物半導體膜130粘貼于第一絕緣層121之后，選擇性地去除基板103。

另外，在形成第一絕緣層121的工序中包括以下步驟：將第一絕緣層121層疊在第一金屬布線層111上；以及使第一絕緣層121的上表面平坦化。

另外，在第一絕緣層121上形成化合物半導體傳感器元件131的工序的同時形成校正電阻元件132。另外，化合物半導體傳感器元件131和校正電阻元件132由相同的化合物半導體膜130形成。

也就是說，如圖4的(a)所示，首先，在硅晶圓上形成有半導體器件量區(qū)域101a的半導體基板101上形成第一金屬布線層111，在該第一金屬布線層111上形成第一絕緣層121。通過在一般的cmos工藝中進行的方法來形成。

另外，準備基板(例如硅晶圓)103，作為例子，在該硅晶圓上形成為了粘合所使用的半導體薄膜130。在硅基板上通過mbe(molecularbeamepitaxy：分子束外延)、cvd(chemicalvapordeposition：化學氣相沉積)、mocvd(metalorganicchemicalvapordeposition：金屬有機物化學氣相沉積)等形成該半導體薄膜130。

接著，如圖4的(b)所示，在第一絕緣層121的表面形成平坦化面150。關于該平坦化面150，使sio2或teos、sin等的在所謂的半導體制造技術中使用的第一絕緣層121均勻地形成，根據需要進行cmp(chemicalmechanicalpolishing：化學機械研磨)等平坦化處理。

接著，如圖4的(c)所示，將基板103上的半導體薄膜130與第一絕緣層121的平坦化面150粘合。作為粘合方法的一例，能夠列舉室溫共價鍵合。當敘述室溫共價鍵合的原理時，在高真空中向接合材料的表面照射離子束、中性原子束，由此去除材料表面的氧化膜、吸附層，并呈現出材料本來所具有的“原子鍵”，將此稱為“被激活的表面”，當使被激活的表面彼此接觸時，接合力瞬間發(fā)揮作用而將兩個材料強固地接合。另外，已知在粘合的材料的晶格常數不同的情況下，形成該材料彼此的成分混合在一起的數nm的非常薄的非晶質層，以該非晶質層為緩沖層而兩個材料彼此鍵合。

接著，如圖5的(d)所示，在粘合之后，利用cf4系的蝕刻氣體選擇性地只對半導體薄膜130側的硅基板進行蝕刻。由此，使半導體薄膜130殘留在半導體基板101側的平坦化面150上。如果有必要，也可以在該半導體薄膜130處于半導體基板101側的平坦化面150上的狀態(tài)下注入規(guī)定的雜質。

接著，如圖5的(e)所示，通過對被粘貼于平坦化面150的半導體薄膜130進行光刻和蝕刻來同時形成為化合物半導體傳感器元件(例如霍爾元件)131的形狀和校正電阻元件132的形狀。由此，在第一絕緣層121上形成化合物半導體傳感器元件131。

接著，如圖5的(f)所示那樣，使用光刻和蝕刻的工序來在第一絕緣層121的平坦化面150形成通孔(hole)102，并且如圖6的(g)所示那樣，通過光刻和蝕刻來形成將化合物半導體傳感器元件131和傳感器特性的校正電阻元件132與半導體基板101內的半導體集成電路通過形成于第一絕緣層121的通孔102而連接的布線。由此，化合物半導體傳感器元件131和傳感器特性的校正電阻元件132與半導體集成電路連接。

接著，如圖6的(h)所示，在化合物半導體傳感器元件131、傳感器元件用布線141以及第一絕緣層121上形成作為第三絕緣層123的層間絕緣膜。

接著，如圖6的(i)所示，進行半導體工藝的上部布線工序。由此，形成第二金屬布線層112。并且，在之后的工序中，也可以具有形成外部連接用的pad的工序。

如根據以上所敘述的內容可知的那樣，通過在所謂的半導體工藝的后道工序中將化合物半導體傳感器元件131和傳感器特性的校正電阻元件132作為一體來制作，能夠收容在小型且薄的一個封裝體內來實現高s/n且溫度特性優(yōu)異的傳感器裝置。

另外，由于同時地構成化合物半導體傳感器元件131和傳感器特性的校正電阻元件132，因此能夠期待產品個體之間的特性偏差也非常小。根據本實施方式1的傳感器裝置100的制造方法1，能夠降低傳感器特性或參照電阻的偏差，從而能夠有效地對傳感器特性進行校正。

另外，不需要混合結構時所需要的引線接合，從而能夠實現昂貴的au等布線材料的節(jié)約以及低成本化。

<制造方法2>

圖8的(a)～(c)至圖10的(g)～(i)是用于說明本實施方式1所涉及的傳感器裝置的制造方法2的工藝流程圖。

傳感器裝置100的制造方法2包括以下工序：在半導體基板101上形成第一金屬布線層111；在第一金屬布線層111上形成第一絕緣層121；在第一絕緣層121上形成化合物半導體傳感器元件231；在形成化合物半導體傳感器元件231之后，層疊第三絕緣層123；以及在第三絕緣層123上形成第二金屬布線層112。

另外，在形成化合物半導體傳感器元件231的工序中包括以下步驟：在第一絕緣層121上形成化合物半導體膜230；以及將化合物半導體膜230蝕刻為規(guī)定的形狀來形成化合物半導體傳感器元件231。

另外，在形成化合物半導體傳感器元件231的工序中包括以下步驟：在第一絕緣層121上形成化合物半導體膜230；以及通過對化合物半導體膜230進行光刻和蝕刻來形成化合物半導體傳感器元件231。

另外，在形成化合物半導體傳感器元件231的工序中包括以下步驟：將化合物半導體膜230粘貼于第一絕緣層121；以及通過對化合物半導體膜230進行光刻和蝕刻來形成化合物半導體傳感器元件231。

另外，在將化合物半導體膜230粘貼于第一絕緣層121的步驟中，在將形成在基板103上的化合物半導體膜230粘貼于第一絕緣層121之后，選擇性地去除基板103。

另外，在形成第一絕緣層121的工序中包括以下步驟：將第一絕緣層121層疊在第一金屬布線層111上；以及使第一絕緣層121的上表面平坦化。

另外，在第一絕緣層121上形成化合物半導體傳感器元件231的工序的同時形成校正電阻元件232。另外，化合物半導體傳感器元件231和校正電阻元件232由相同的化合物半導體膜230形成。

也就是說，如圖8的(a)所示，首先，在硅晶圓上形成有半導體器件量區(qū)域101a的半導體基板102上形成第一金屬布線層111，在該第一金屬布線層111上形成第一絕緣層121。通過在一般的cmos工藝中進行的方法來形成。

另外，準備基板(例如硅晶圓)202，作為例子在該硅晶圓上形成為了粘合所使用的半導體薄膜230。

圖7是用于說明本實施方式1的制造方法2中的基板上的半導體薄膜的形成的流程圖。

在第一硅晶圓201形成半導體薄膜230，利用粘接劑203在作為臨時支承基板的第二硅晶圓202上形成已形成了半導體薄膜230的第一硅晶圓201的單片化芯片。

也就是說，首先，在第一硅晶圓201上通過mbe(molecularbeamepitaxy)、cvd(chemicalvapordeposition)、mocvd(metalorganicchemicalvapordeposition)等形成半導體薄膜230。

接著，將形成有該半導體薄膜230的第一硅晶圓201單片化為適當的大小。然后，再利用暫時固定的粘接劑203粘接配置于作為臨時支承基板的第二硅晶圓202。

接著，如圖8的(b)所示，在第一絕緣層121的表面形成平坦化面150。關于該平坦化面150，使sio2或teos、sin等的在所謂的半導體制造技術中使用的第一絕緣層121均勻地形成，根據需要進行cmp(chemicalmechanicalpolishing)等平坦化處理。

接著，如圖8的(c)所示，將該第二硅晶圓上的半導體薄膜與第一絕緣層的平坦化面粘合。

接著，如圖9的(d)所示，關于臨時支承基板202，作為一例，當從晶圓的背面施加熱時，粘接劑203軟化，能夠容易地將臨時支承基板202分離。另外，作為一例，還存在根據粘接劑的種類照射紫外線使粘接劑軟化從而能夠容易地分離的臨時支承基板。

在將單片化芯片204粘合之后，利用cf4系的蝕刻氣體選擇性地只對半導體薄膜側的硅進行蝕刻，來使半導體薄膜230殘留在半導體基板101側的平坦化面150上。如果有必要，也可以在該半導體薄膜230處于半導體基板101側的平坦化面150上的狀態(tài)下注入規(guī)定的雜質。

接著，圖9的(e)～(f)和圖10的(g)～(i)的工序與作為上述的制造方法1的工序的圖5的(e)～(f)和圖6的(g)～(i)相同。

并且，作為制造方法2的效果，通過采取粘貼單片化后的芯片的方法，來在半導體集成電路側只在需要化合物半導體薄膜的區(qū)域粘貼化合物半導體薄膜，由此能夠有效地利用昂貴的化合物半導體晶圓。另外，還能夠將單片化的化合物半導體薄膜的種類設為多個特性不同的種類，還能夠成批地制造具有不同的特性的產品。

<實施方式2>

圖11的(a)、(b)是用于說明本發(fā)明所涉及的傳感器裝置的實施方式2的結構圖，圖11的(a)表示俯視圖，圖11的(b)表示沿圖11的(a)的a-a線剖開的截面圖。此外，對具有與圖3所示的實施方式1相同的功能的構成要素標注了相同的附圖標記。

與上述的本實施方式1不同的結構在于，在處于傳感器的下方的下部布線層110a形成有屏蔽層160以屏蔽來自半導體集成電路的因靜電耦合所產生的噪聲。

本實施方式2的傳感器裝置200具備半導體基板101、設置在半導體基板101上的第一金屬布線層111、設置在第一金屬布線層111上的第一絕緣層121、設置在第一絕緣層121上的化合物半導體傳感器元件131(231)、設置在化合物半導體傳感器元件131(231)和第一絕緣層121上的第二金屬布線層112以及設置在第二金屬布線層112上的第二絕緣層122。

另外，在第一金屬布線層111與第二金屬布線層112之間具備第三絕緣層123，化合物半導體傳感器元件131(231)設置在第三絕緣層123中。

另外，化合物半導體傳感器元件131(231)與第一金屬布線層111或第二金屬布線層112電連接。

另外，化合物半導體傳感器元件131(231)優(yōu)選是薄膜形狀。另外，第一金屬布線層111具有配置在化合物半導體傳感器元件131(231)的下方的屏蔽層160。

另外，還具備校正電阻元件132(232)，該校正電阻元件132(232)與化合物半導體傳感器元件131(231)設置在相同的平面上。另外，化合物半導體傳感器元件131(231)是霍爾元件或磁阻元件。

另外，化合物半導體傳感器元件131(231)設置于第一絕緣層121的平坦化面150。另外，也可以在第二絕緣層122上設置外部連接接點(未圖示)。

也就是說，本實施方式2的傳感器裝置200具備半導體基板101、下部布線層110a、化合物半導體傳感器元件131(231)、傳感器元件用布線141、第三絕緣層123、上部金屬布線層110b以及屏蔽層160。

如上所述，本實施方式2與本實施方式1的不同的結構在于，在處于傳感器的下方的下部布線層110a形成有屏蔽層160以屏蔽來自半導體集成電路的因靜電耦合所產生的噪聲。通過將該屏蔽層160形成在化合物半導體傳感器元件131(231)的下方，在具有非常多的頻率成分的數字電路的正上方也能夠配置化合物半導體傳感器元件，從而布局的自由度得到飛躍性的擴展。

另外，形成有傳感器元件用布線141以將化合物半導體傳感器元件131(231)的端子與上部布線層110b的第二金屬布線層112連接。另外，校正電阻元件132(232)的一端與上部布線層110b相連接，另一端與下部布線層110a相連接。

這樣，化合物半導體傳感器元件的端子和校正電阻元件既可以與上部布線層和下部布線層中的某一個連接，也可以與上部布線層和下部布線層這兩者都連接。

<實施方式3>

本實施方式3是形成多個霍爾元件或磁阻元件等磁傳感器來作為化合物半導體傳感器元件的實施方式。

本實施方式3具備半導體基板101、設置于在半導體基板101上設置的第一金屬布線層111與第二金屬布線層112之間的絕緣層中的第一化合物半導體磁傳感器、以及設置在第二金屬布線層112與第二金屬布線112上的第三金屬布線層之間的絕緣層中的第二化合物半導體磁傳感器。這樣，也可以是在各金屬布線層之間配置化合物半導體磁傳感器的結構。進一步補充，也可以是第二金屬布線層包括多層的金屬布線層。

另外，在剖視時，第二化合物半導體磁傳感器形成在第一化合物半導體磁傳感器的上方。由此，在檢測與半導體基板垂直的外部磁場時，向第一化合物半導體磁傳感器輸入的磁場與向第二化合物半導體磁傳感器輸入的磁場為大致相同的值。由此，在磁傳感器中能夠通過一個芯片實現iso26262中所要求的那樣的功能安全機構。特別地，由于不是在不同的ic芯片中配置各個化合物半導體磁傳感器，而是在一個芯片中在剖視時沿上下方向配置各個化合物半導體磁傳感器，因此也不存在組裝上的誤差而能夠實現準確的功能安全機構。

更優(yōu)選的是，第一化合物半導體磁傳感器和第二化合物半導體磁傳感器是包含相同的化合物半導體的磁傳感器。

作為傳感器ic芯片，也可以具有外部連接端子、pad。

<應用例1>

圖12是示出本實施方式1和實施方式2的傳感器裝置的應用例中的、化合物半導體傳感器元件和半導體集成電路的一例的電路圖。

是能夠考慮4端子型的電路結構或等效電路的4端子型傳感器(化合物半導體傳感器元件)的電路圖，代表性地，用該電路圖能夠表現霍爾元件、磁阻元件、應變傳感器、壓力傳感器、溫度傳感器、加速度傳感器等。

在圖12中，例如針對物理量b的變化，傳感器電阻r1和傳感器電阻r4在使其自身的電阻值減小-δr的方向上具有靈敏度，傳感器電阻r2和傳感器電阻r3在使其自身的電阻值增大+δr的方向上具有靈敏度，而形成4端子電阻電橋。

在圖12中，將4端子型傳感器的驅動電流設為ib，來計算4端子型傳感器的輸出。

首先，當將4端子型傳感器的合成電阻設為ra時，ra為以下那樣。

ra＝1/(1/(r1+r2)+1/(r3+r4))

＝(r1+r2)×(r3+r4)/(r1+r2+r3+r4)

當為了易于考慮而設為r1＝r4＝r-δr、r2＝r3＝r+δr并且將基準溫度tnom、例如tnom＝室溫25度下的電阻值設為r和δr時，基準溫度下的合成電阻ra為ra＝r。

因而，施加于4端子型傳感器的驅動電壓為vd＝ib×r。

傳感器輸出vout被作為正端子與負端子之間的差電壓來提供，如果將正端子的輸出電壓設為vp、將負端子的輸出電壓設為vn，則

vout＝vp-vn

＝ib×r×r2/(r1+r2)-ib×r×r4/(r3+r4)，

當此處也設為r1＝r4＝r-δr、r2＝r3＝r+δr時，成為

＝|b×r×((r+δr)/(2×r)-(r-δr)/(2×r))

＝|b×δr。

在此，當將傳感器電阻的溫度特性表現為基準溫度tnom下的電阻值r和δr、進一步表現為電阻的溫度特性的函數f(t-tnom)時，成為

rt＝r×f(t-tnom)

δrt＝δr×f(t-tnom)。

因而，在以恒流ib驅動了4端子型傳感器的情況下，根據公式，傳感器輸出vout的溫度特性為傳感器電阻的溫度特性f(t-tnom)本身。

<應用例2>

圖13是示出本實施方式1和實施方式2的傳感器裝置的應用例中的、能夠使傳感器裝置的溫度特性固定的一例的電路圖。此外，圖中的附圖標記171表示amp，附圖標記172表示nmos晶體管。

該電路包含化合物半導體傳感器元件以及用于驅動該化合物半導體傳感器元件的恒流電路，作為一例，該恒流電路為將運算放大器、nmos晶體管以及傳感器特性的校正電阻元件組合并產生依賴于外部輸入的vref電壓和傳感器特性的校正電阻元件的電阻值的大小的恒流的電路。

特別地，傳感器特性的校正電阻元件是由與化合物半導體傳感器元件相同的薄膜通過光刻和蝕刻形成的，因此用與化合物半導體傳感器元件的溫度特性相同的溫度特性f(t-tnom)表現該校正電阻元件的溫度特性。當將傳感器特性的校正電阻元件的基準溫度tnom例如tnom＝室溫25度下的電阻值設為rref時，通過如圖13的一例那樣使用于傳感器驅動電路的電流源，傳感器驅動電流ib成為

ib＝vref/(rref×f(t-tnom))。

另一方面，參考公式，傳感器輸出成為

vout＝ib×δr×f(t-tnom)

＝vref/(rref×f(t-tnom))×δr×f(t-tnom)

＝vref×(δr/rref)，

可知溫度特性被消除。

<應用例3>

圖14是示出本實施方式1和本實施方式2的傳感器裝置的應用例中的、能夠使傳感器裝置的溫度特性固定的其它例子的電路圖。此外，圖中的附圖標記173、174表示pmos晶體管，附圖標記175表示adc。

包含化合物半導體傳感器元件131(231)、以恒流驅動該化合物半導體傳感器元件131(231)的傳感器驅動電路、adc175以及產生該adc175的參考電壓的電壓發(fā)生電路。

以恒流is驅動化合物半導體傳感器元件，對于該傳感器輸出，當包括傳感器的溫度特性在內地進行記述時，參考公式，成為

vout＝ib×δr×f(t-tnom)。

另一方面，將參考電壓vref的大小進行縮放來決定在adc中被數字化后的1比特(bit)的大小。在圖14的例子中，adc的參考電壓vref成為通過對恒流is乘以固定倍率k得到的大小的恒流k×is的電流與傳感器特性的校正電阻元件的電阻值之積所產生的電壓。傳感器特性的校正電阻元件是由與化合物半導體傳感器元件相同的薄膜通過光刻和蝕刻形成的，因此用與化合物半導體傳感器元件的溫度特性相同的溫度特性f(t-tnom)表現該校正電阻元件的溫度特性。當將傳感器特性的校正電阻元件的基準溫度tnom例如tnom＝室溫25度下的電阻值設為rref時，adc的參考電壓vref成為

vref＝k×is×rref×f(t-tnom)。

因而，對vout進行ad轉換所得到的數字代碼的溫度依賴性與vref電壓的溫度依賴性相同，因此能夠得到不依賴于溫度特性的傳感器的輸出代碼。

此外，以上說明了傳感器裝置，但是本發(fā)明還能夠作為具備半導體基板101以及在設置于半導體基板101上的第一金屬布線層111與第二金屬布線層112之間的絕緣層123中設置的化合物半導體元件131(231)的半導體裝置來應用。

以上說明了本發(fā)明的實施方式，但是本發(fā)明的技術范圍不限定于上述的實施方式所記載的技術范圍。根據權利要求書的記載顯而易見的是，還能夠對上述的實施方式施加多種變更或改進，施加這種變更或改進所得到的方式也能夠包含在本發(fā)明的技術范圍內。

附圖標記說明

1：檢測部；2：差動放大器；3：a/d轉換器；4：檢測控制部；5：坐標轉換部；6：坐標切換部；7：輸出方法存儲部；8：輸出控制部；11：霍爾元件；51：距離計算部；52：角度計算部；53：距離輸出限制部；21：霍爾元件；22：集成電路；23：引線框；24：模制樹脂；25：引線；100、200：傳感器裝置；101：半導體基板；102：通孔(via)；103：基板；110：層間絕緣層；110a：下部布線層；110b：上部布線層；111：第一金屬布線層；112：第二金屬布線層；121：第一絕緣層；122：第二絕緣層；123：第三絕緣層；130、230：化合物半導體膜；131、231：化合物半導體傳感器元件；132、232：校正電阻元件；141：傳感器元件用布線；142：校正電阻元件用布線；150：平坦化面；160：屏蔽層；171：amp；172：nmos晶體管；173、174：pmos晶體管；175：adc；201：第一硅晶圓；202：第二硅晶圓；203：粘接劑；204：單片化芯片。