本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)用,用于改善溝槽型IGBT的性能，具體地說是一種降低溝槽型IGBT柵集電容并提高其擊穿電壓的方法。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，先進IGBT器件已采用溝槽柵設(shè)計以提高電流密度、消除J-FET效應(yīng)，從而降低通態(tài)阻抗。圖1是傳統(tǒng)溝槽型IGBT剖面圖，在這個設(shè)計中，芯片底部是P型摻雜作為集電極，P型基區(qū)將n型漂移區(qū)和n+區(qū)域隔開，電流通過沿溝槽側(cè)壁的溝道在豎直方向流動，溝槽側(cè)壁和底部被薄的柵氧化層覆蓋，溝槽內(nèi)充滿導(dǎo)電物質(zhì)，例如多晶硅，作為柵極。N+源區(qū)和P型基區(qū)短接在一起，作為發(fā)射極。

溝槽型IGBT的柵極和發(fā)射極通過溝槽底部的薄氧化層耦合，這樣做成的溝槽柵存在以下缺陷：

1）降低了擊穿電壓，

2）導(dǎo)致長期柵氧化層可靠性問題，

3）顯著增加?xùn)艠O—集電極電容Cgc，這是由于柵極和n漂移區(qū)重疊部分只是薄的柵極氧化層。這進一步導(dǎo)致開關(guān)速度降低，并增加?xùn)艠O驅(qū)動電流。如果增厚柵氧化層則會顯著影響閾值電壓和器件其他性能，不可行。

專利號為US 6,262,453的美國專利描述了一種解決方案，如圖2所示，在刻蝕形成溝槽后，長一層厚的氧化層，用光刻膠充填溝槽，然后清除部分光刻膠，只留一部分光刻膠在溝槽底部，這樣，厚氧化層被保護住，不會被后來的氧化層刻蝕工藝清除，隨后，溝槽底部光刻膠被清除，繼續(xù)進行正常薄柵極氧化層和多晶硅柵極工藝。這樣做的一個缺陷是光刻膠是有機材料，帶有重金屬和其他雜質(zhì)，溝槽底部的光刻膠清除很困難，這降低了良品率，而且導(dǎo)致長期可靠性問題，此外，與氧化和淀積工藝相比，很難精確控制光刻膠殘留層的厚度，精度是幾十個納米和零點幾個納米的區(qū)別，這導(dǎo)致溝道長度的巨大變化，影響器件性能的許多方面。

專利號為US 7494876的美國專利描述了一種方法：在溝槽底部留下一個未摻雜的多晶硅塞子。后來，薄柵極氧化層和多晶硅柵極按正常工藝形成，其剖面圖如圖3所示，多晶硅是導(dǎo)體，這樣就在溝槽底部留下了導(dǎo)體。為進一步降低Cgc，希望溝槽底部充填材料比未摻雜多晶硅更絕緣些。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的，是要提供一種降低溝槽型IGBT柵集電容并提高其擊穿電壓的方法，采用高摻雜的多晶硅來保護溝槽底部的氧化層，再把殘留的高摻雜多晶硅全部氧化后成為溝槽底部厚氧化層的一部分，以期能夠解決現(xiàn)有技術(shù)所存在的上述問題。

本發(fā)明為實現(xiàn)上述目的，所采用的技術(shù)方案如下：

一種降低溝槽型IGBT柵集電容（柵集，即柵極-集電極）并提高其擊穿電壓的方法，在溝槽形成之后熱生長柵氧化層之前進行以下步驟的工藝以在溝槽底部形成厚氧化層，

第一步，于溝槽側(cè)壁、底部和硅的頂部淀積或者熱生長氧化層，

第二步，用摻雜濃度大于1E20/cm3的高摻雜多晶硅充滿溝槽，

第三步，各向異性刻蝕清除第二步完成后溝槽表面的高摻雜多晶硅并一直到溝槽底部，殘留溝槽深度二十分之一厚度的高摻雜多晶硅，

第四步，利用第三步完成后殘留的高摻雜多晶硅做為掩膜，選擇性清除高摻雜多晶硅層以上的溝槽側(cè)壁、硅的頂部的氧化層，

第五步，氧化所有殘留的高摻雜多晶硅使之成為二氧化硅氧化層，

第六步，各向同性刻蝕第五步完成后在溝槽側(cè)壁形成的的氧化層；

至此在溝槽底部形成了厚氧化層。

作為限定：第六步完成之后按照正常工藝步驟，制造溝槽型IGBT的其他部分，在做基區(qū)的時候通過控制擴散時間、離子注入能量和濃度，確保P型基區(qū)的底部高于溝槽底部形成的厚氧化層。

作為第二種限定：所述第一步進行前溝槽深度是4微米，第一步完成后氧化層厚度0.3微米。

作為進一步限定：所述第三步完成后，殘留高摻雜多晶硅的厚度是0.2微米。

本發(fā)明由于采用了上述的方法，其與現(xiàn)有技術(shù)相比，所取得的技術(shù)進步在于：

（1）本發(fā)明中高摻雜的多晶硅被用來保護溝槽底部的厚氧化層，由于高濃度摻雜的多晶硅氧化速度比硅高5倍或者更多，殘留的高摻雜多晶硅被全部氧化，成為溝槽底部厚氧化層的一部分，不留任何多晶硅導(dǎo)電層。

（2）本發(fā)明生產(chǎn)工藝和標(biāo)準(zhǔn)CMOS工藝高度兼容；

（3）本發(fā)明薄柵氧化層和多晶硅柵按正常工藝形成；；

（4）本發(fā)明能夠降低溝槽型IGBT的柵極-集電極電容Cgc、提高擊穿電壓，，并提高良品率和器件的長期可靠性；

本發(fā)明適用于降低溝槽型IGBT柵集電容并提高其擊穿電壓及可靠性。

附圖說明

附圖用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實施例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。

在附圖中：

圖1為傳統(tǒng)溝槽型IGBT剖面圖；

圖2為現(xiàn)有技術(shù)利用光刻膠做掩膜去保護溝槽底部厚氧化層剖面圖；

圖3為現(xiàn)有技術(shù)利用多晶硅塞子來降低柵極—漏極電容并增加擊穿電壓剖面圖；

圖4-圖9分別是本發(fā)明實施例在完成第（1）步-第（6）步后溝槽型IGBT所成狀態(tài)的局部剖面圖；

圖10是本發(fā)明實施例最終做成的溝槽型IGBT剖面圖。

具體實施方式

以下結(jié)合附圖對本發(fā)明的優(yōu)選實施例進行說明。應(yīng)當(dāng)理解，此處所描述的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。

實施例 一種降低溝槽型IGBT柵集電容并提高其擊穿電壓的方法

一種降低溝槽型IGBT柵集電容并提高其擊穿電壓的方法，在溝槽形成（其中溝槽深度是4微米）之后熱生長柵氧化層之前進行以下步驟（1）-（6），以在溝槽底部形成厚氧化層，

（1）于溝槽側(cè)壁、底部和硅的頂部淀積或者熱生長氧化層，如圖4所示，氧化層厚度是0.3微米；

（2）用摻雜濃度大于1E20/cm3的高摻雜多晶硅充滿溝槽，摻雜濃度特意設(shè)計為大于1E20/cm³，以使高摻雜多晶硅氧化速度遠大于硅襯底，如圖5所示；

（3）各向異性刻蝕清除第（2）步完成后溝槽表面的高摻雜多晶硅并一直到溝槽底部，殘留溝槽深度二十分之一，即0.2微米的厚度高摻雜多晶硅，如圖6所示；

（4）利用第（3）步完成后殘留的高摻雜多晶硅做為掩膜，選擇性清除高摻雜多晶硅層以上的溝槽側(cè)壁、硅的頂部的氧化層，如圖7所示；

（5）如圖8所示，氧化所有殘留的高摻雜多晶硅使之成為二氧化硅氧化層，由于多晶硅是高摻雜的（大于1E20/cm³），其氧化速度比溝槽側(cè)壁的硅大5倍或者更多，對于未摻雜或者輕度摻雜的多晶硅全部氧化殘余部分將會消耗相似厚度的硅，這會改變許多參數(shù)，比如溝槽寬度、溝槽角度、溝道摻雜等以致嚴重影響器件性能，氧化0.2微米高度摻雜多晶硅只會長0.04微米左右的氧化層于溝槽側(cè)壁上，對溝槽幾何形狀的改變可以忽略不計，

（6）各向同性刻蝕第（5）步完成后在溝槽側(cè)壁形成的的氧化層，如果溝槽側(cè)壁只長0.04微米氧化層（在氧化0.2微米多晶硅過程中），刻蝕目標(biāo)就是0.04微米而不是0.2微米，側(cè)壁上的氧化層同時也是犧牲性氧化層（SAC），清除這層氧化層同時也清除了溝槽等離子刻蝕對硅晶格的破壞；

至此在溝槽底部形成了厚氧化層，如圖9所示。

第（6）步完成之后按照正常工藝步驟，制造溝槽型IGBT的其他部分，需要注意的是：在做基區(qū)的時候通過控制擴散時間、離子注入能量和濃度，確保P型基區(qū)的底部高于溝槽底部形成的厚氧化層，如圖10所示。

最后應(yīng)說明的是：以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，盡管參照前述實施例對本發(fā)明進行了詳細的說明，對于本領(lǐng)域的技術(shù)人員來說，其依然可以對前述實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明權(quán)利要求保護的范圍之內(nèi)。