本發(fā)明涉及一種sicmosfet組件及其制造方法，具體地，涉及一種降低逆向漏電流(reverseleakagecurrent)的sicmosfet組件及其制造方法。

背景技術(shù)：

在sic(碳化硅)mosfet功率組件的制造工藝上，在n型的sic基板上沉積一個p型的silicon(硅)，但是由于sic和silicon存在晶格和熱膨不匹配的問題，在接口(junctioninterface)上存在很多結(jié)構(gòu)性和電性上的缺陷(defect)，在逆向偏壓時(reversebias)由于空乏區(qū)(depletionregion)的高電場發(fā)生在這個區(qū)域，接口缺陷所形成帶隙陷阱(bandgaptrap)因高電場所生成的少數(shù)載子電流會遠(yuǎn)大于傳統(tǒng)silicon晶圓的逆向漏電流。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種降低逆向漏電流的sicmosfet組件及其制造方法，其改變空乏區(qū)和電場的分布，避免高電場出現(xiàn)在p型silicon接口的缺陷區(qū)域，因此可以降低組件的逆向漏電流。

根據(jù)本發(fā)明的一個方面，提供一種降低逆向漏電流的sicmosfet組件，其特征在于，包括金屬層、絕緣層、源極層、p阱、多晶硅層、柵極絕緣層、p型植入?yún)^(qū)、n型碳化硅基板、n型漏極層，n型漏極層位于n型碳化硅基板的底端，柵極絕緣層、p型植入?yún)^(qū)都位于n型碳化硅基板的頂端，p型植入?yún)^(qū)位于p阱的下方，源極層、p阱都位于柵極絕緣層的側(cè)面，源極層位于p阱的上方，多晶硅層位于柵極絕緣層內(nèi)，源極層、多晶硅層、柵極絕緣層都位于絕緣層的下方，絕緣層位于金屬層內(nèi)。

本發(fā)明還提供一種降低逆向漏電流的sicmosfet組件的制造方法，其特征在于，包括以下步驟：

步驟一，n型漏極層位于n型基板的底端，在n型基板上沉積n型sic，形成n型碳化硅基板；

步驟二，曝光顯影后進(jìn)行sic蝕刻及p型離子植，在這里p型參雜濃度必須大于n型的sic濃度，形成p型植入?yún)^(qū)；

步驟三，p型硅沉積，形成p阱；

步驟四，柵極溝槽曝光顯影及蝕刻，形成柵極溝槽結(jié)構(gòu)；

步驟五，蝕刻及光阻去除后沉積薄層n型多晶硅及氧化，形成柵極絕緣層；

步驟六，n型多晶硅沉積及回蝕刻，形成多晶硅層；

步驟七，源極n型重?fù)诫s離子植入，形成源極層；

步驟八，介電層沉積及連接處曝光顯影及蝕刻，形成絕緣層；

步驟九，金屬層沉積曝光顯影及蝕刻，形成金屬層。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果：本發(fā)明改變空乏區(qū)和電場的分布，避免高電場出現(xiàn)在p型silicon接口的缺陷區(qū)域，因此可以降低組件的逆向漏電流。本發(fā)明改善傳統(tǒng)組件架構(gòu)中高電場跨壓于接口結(jié)構(gòu)缺陷區(qū)域的問題，解決sic組件中因sic和si晶格不匹配的而造成接口缺陷而造成高逆向漏電流和組件特性衰退的問題。

附圖說明

通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會變得更明顯：

圖1為現(xiàn)有技術(shù)在n型的sic基板上沉積一個p型的silicon的結(jié)構(gòu)示意圖。

圖2為本發(fā)明降低逆向漏電流的sicmosfet組件的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)說明。以下實(shí)施例將有助于本領(lǐng)域的技術(shù)人員進(jìn)一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應(yīng)當(dāng)指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)。這些都屬于本發(fā)明的保護(hù)范圍。

如圖1所示，現(xiàn)有技術(shù)在n型的sic基板1上沉積一個p型的silicon2時，因?yàn)閮烧呔Ц窠Y(jié)構(gòu)和晶格系數(shù)的差異，在接口上會存在結(jié)構(gòu)和電性的缺陷3，在逆向偏壓時，由于pn結(jié)的特性，空乏區(qū)會從接口向兩端延伸，而高電場主要跨壓于接口結(jié)構(gòu)缺陷區(qū)域，因此而增加逆向漏電流和影響組件特性。

如圖2所示，本發(fā)明降低逆向漏電流的sicmosfet組件包括金屬層11、絕緣層12、源極層13、p阱14、多晶硅層15、柵極絕緣層16、p型植入?yún)^(qū)17、n型碳化硅基板18、n型漏極層19，n型漏極層19位于n型碳化硅基板18的底端，柵極絕緣層16、p型植入?yún)^(qū)17都位于n型碳化硅基板18的頂端，p型植入?yún)^(qū)17位于p阱14的下方，源極層13、p阱14都位于柵極絕緣層16的側(cè)面，源極層13位于p阱14的上方，多晶硅層15位于柵極絕緣層16內(nèi)，源極層13、多晶硅層15、柵極絕緣層16都位于絕緣層12的下方，絕緣層12位于金屬層11內(nèi)。

本發(fā)明所述的新型組件架構(gòu)在n型sic基板上局部去除一定的厚度和形成一個重?fù)诫s的p型植入?yún)^(qū)，由于p型植入?yún)^(qū)的濃度大于n型sic的參雜濃度，因此空乏區(qū)主要延伸在n型sic區(qū)域，另外由于屏蔽電場出現(xiàn)在接口結(jié)構(gòu)缺陷區(qū)域，因此可以降低接口缺陷所造成的逆向漏電流。

本發(fā)明降低逆向漏電流的sicmosfet組件的制造方法包括以下步驟：

步驟一，n型漏極層位于n型基板的底端，在n型基板上沉積n型sic，形成n型碳化硅基板；

步驟二，曝光顯影后進(jìn)行sic蝕刻(約1000a)及p型離子植，在這里p型參雜濃度必須大于n型的sic濃度，形成p型植入?yún)^(qū)；

步驟三，p型硅(silicon)沉積，形成p阱；

步驟四，柵極溝槽(gatetrench)曝光顯影及蝕刻，形成柵極溝槽結(jié)構(gòu)

步驟五，蝕刻及光阻去除后沉積薄層n型多晶硅(厚度約1000a)及氧化，形成柵極絕緣層

步驟六，n型多晶硅沉積(10ka)及回蝕刻，形成多晶硅層；

步驟七，源極n型重?fù)诫s離子植入，形成源極層；

步驟八，介電層沉積及連接處曝光顯影及蝕刻，形成絕緣層；

步驟九，金屬層沉積曝光顯影及蝕刻，形成金屬層。

本發(fā)明屏蔽高電場發(fā)生在pn結(jié)界面(junctioninterface)處，降低因接口缺陷(interfacedefect)所產(chǎn)生的逆向漏電流(reverseleakagecurrent)。

以上對本發(fā)明的具體實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供了一種降低逆向漏電流的SiC?MOSFET組件及其制造方法，降低逆向漏電流的SiC?MOSFET組件包括金屬層等，N型漏極層位于N型碳化硅基板的底端，柵極絕緣層、P型植入?yún)^(qū)都位于N型碳化硅基板的頂端，P型植入?yún)^(qū)位于P阱的下方，源極層、P阱都位于柵極絕緣層的側(cè)面，源極層位于P阱的上方，多晶硅層位于柵極絕緣層內(nèi)，源極層、多晶硅層、柵極絕緣層都位于絕緣層的下方，絕緣層位于金屬層內(nèi)。本發(fā)明改變空乏區(qū)和電場的分布，避免高電場出現(xiàn)在P型silicon接口的缺陷區(qū)域，因此可以降低組件的逆向漏電流。

技術(shù)研發(fā)人員：廖奇泊;古一夫;陳俊峰;周雯
受保護(hù)的技術(shù)使用者：廈門芯晶亮電子科技有限公司
技術(shù)研發(fā)日：2017.01.18
技術(shù)公布日：2017.07.04