相關申請的交叉引用

在此通過參考并入2016年1月22日提交的日本專利申請no.2016-010987的全部公開內容，包括說明書、附圖和摘要。

本發(fā)明涉及一種半導體器件，且適合應用于例如包括固態(tài)圖像傳感元件的半導體器件。

背景技術：

作為固態(tài)圖像傳感元件，廣泛研究了使用cmos(互補金屬氧化物半導體)的固態(tài)圖像傳感元件(cmos圖像傳感器)。cmos圖像傳感器包括多個像素，每個像素具有光電二極管和傳輸晶體管。

日本未審專利申請公開no.2014-7316描述了在cmos圖像傳感器中吸附區(qū)域(getteringregion)在有源區(qū)域中的布置，其中在有源區(qū)域中設置了施加接地電勢的接觸部分。

[現有技術文獻]

[專利文獻]

[專利文獻1]日本未審專利申請公開no.2014-7316。

技術實現要素：

已經出現了具有光電轉換元件的半導體器件，理想的是這種半導體器件應該具有最大提升性能。

通過本發(fā)明的說明書和附圖的描述，本發(fā)明的其他的目的和新穎特征將變得明顯。

根據一個實施例，一種半導體器件包括像素，像素包括：在其中形成傳輸晶體管和光電二極管的第一有源區(qū)域和用于提供接地電勢的第二有源區(qū)域。在第二有源區(qū)域中的p型半導體區(qū)域上方形成金屬硅化物層，并且在金屬硅化物層上方設置用于提供接地電勢的接觸部分。在用于第一有源區(qū)域中形成的傳輸晶體管的漏極區(qū)域的n型半導體區(qū)域中引入吸附元素。然而，在第二有源區(qū)域中的p型半導體區(qū)域中沒有引入吸附元素。

備選地，根據該實施例，該半導體器件包括像素，像素包括：在其中形成傳輸晶體管和光電二極管的第一有源區(qū)域、用于提供接地電勢的第二有源區(qū)域以及在其中形成像素晶體管的第三有源區(qū)域。在第二有源區(qū)域中的p型半導體區(qū)域上方形成金屬硅化物層，并且在金屬硅化物層上方設置用于提供接地電勢的接觸部分。在用于第三有源區(qū)域中形成的像素晶體管的源極區(qū)域或漏極區(qū)域的n型半導體區(qū)域中引入吸附元素。然而，在第二有源區(qū)域中的p型半導體區(qū)域中沒有引入吸附元素。

根據實施例，可以提高半導體器件的性能。

附圖說明

圖1是示出實施例的半導體器件的配置的例子的電路框圖；

圖2是示出像素的配置的例子的電路圖；

圖3是示出像素的配置的另一個例子的電路圖；

圖4是示出實施例的半導體器件中的像素的平面圖；

圖5是示出實施例的半導體器件中的像素的平面圖；

圖6是示出實施例的半導體器件中的像素的平面圖；

圖7是示出在其中形成實施例的半導體器件的半導體晶片及其芯片區(qū)域的平面圖；

圖8是示出在實施例的半導體器件的外圍電路區(qū)域中形成的晶體管的平面圖；

圖9是示出在實施例的半導體器件的像素區(qū)域中形成的多個像素的平面圖；

圖10是示出在實施例的半導體器件的像素區(qū)域中形成的多個像素的平面圖；

圖11是實施例的半導體器件的主要部分的橫截面圖；

圖12是實施例的半導體器件的主要部分的橫截面圖；

圖13是實施例的半導體器件的主要部分的橫截面圖；

圖14是實施例的半導體器件的主要部分的橫截面圖；

圖15是實施例的半導體器件的主要部分的橫截面圖；

圖16是實施例的半導體器件的主要部分的橫截面圖；

圖17是在制造工藝期間實施例的半導體器件的主要部分的橫截面圖；

圖18是類似于圖17的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖19是類似于圖17的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖20是類似于圖17的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖21是類似于圖20的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖22是類似于圖20的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖23是在圖20之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖24是類似于圖23的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖25是類似于圖23的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖26是在圖23之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖27是類似于圖26的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖28是類似于圖26的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖29是在圖26之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖30是類似于圖29的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖31是類似于圖29的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖32是在圖29之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖33是類似于圖32的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖34是類似于圖32的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖35是在圖32之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖36是類似于圖35的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖37是類似于圖35的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖38是在圖35之后的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖39是類似于圖38的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖40是類似于圖38的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖41是實施例的半導體器件的主要部分的平面圖；

圖42是另一個實施例的半導體器件的主要部分的平面圖；

圖43是另一個實施例的半導體器件的主要部分的平面圖；

圖44是另一個實施例的半導體器件的主要部分的橫截面圖；

圖45是另一個實施例的半導體器件的主要部分的橫截面圖；

圖46是另一個實施例的半導體器件的主要部分的橫截面圖；

圖47是在制造工藝期間另一個實施例的半導體器件的主要部分的橫截面圖；

圖48是類似于圖47的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖49是類似于圖47的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖50是又一實施例中的半導體器件的主要部分的平面圖；

圖51是又一實施例中的半導體器件的主要部分的平面圖；

圖52是又一實施例中的半導體器件的主要部分的橫截面圖；

圖53是又一實施例中的半導體器件的主要部分的橫截面圖；

圖54是又一實施例中的半導體器件的主要部分的橫截面圖；

圖55是在制造工藝期間又一實施例的半導體器件的主要部分的橫截面圖；

圖56是類似于圖55的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖57是類似于圖55的、在制造工藝期間半導體器件的主要部分的橫截面圖；

圖58是示出暗時間白斑的發(fā)生率的圖；

圖59是示出金屬硅化物層的電阻的圖；以及

圖60是示出金屬硅化物層的電阻的圖。

具體實施方式

在以下的每個實施例中，為了方便起見，必要時將分成多個部分或實施例描述實施例，然而，除非另外特別地明確指明，否則這些部分或實施例并非相互獨立，而是存在如下這樣的關系：一個部分或實施例是另一個部分或實施例的整體或部分的改型、細節(jié)、補充解釋等。此外，在以下的實施例中，當提到部件的數目(包括數量、數值、量、范圍等)時，除非另外特別地明確指明和/或除非原則上明顯限于特定數目，否則它們不限于特定數目。元件的數目等可以不小于或不大于特定數目。而且，在以下實施例中，無需說，其組件(也包括要素、步驟等)并非一定是不可或缺的，除非另外特別地明確指明和/或除非這些組件原則上認為明顯是不可或缺的。類似地，在以下實施例中，當提到組件的形狀、位置關系等時，推定該形狀等包括與其基本類似或相似的形狀等，除非另外特別地明確指明和/或除非原則上認為它們明顯不是。這也同樣適用于前述的數值和范圍。

以下將參考附圖來描述實施例。注意，在用于說明實施例的所有附圖中，具有相同功能的部件通過相同的附圖標記來表示，并且是省略對其重復描述。在以下的實施例中，除非特別需要原則上不再重復相同或相似部分的描述。

在實施例中使用的附圖中，為了使說明更加清楚，即使在橫截面圖中也省略了陰影；同時為了使說明更加清楚，即使在平面圖中也加上了陰影。

(第一實施例)

參加附圖，將對第一實施例中的半導體器件的結構及其制造工藝給出詳細描述。在第一實施例中，將針對以下例子給出描述：其中半導體器件是cmos圖像傳感器，其作為光從半導體襯底的頂表面入射的頂照明圖像傳感器。

<半導體器件的配置>

圖1是示出第一實施例中的半導體器件的配置的例子的電路框圖。圖2是示出像素的配置的例子的電路圖。圖1示出了16個像素，其布置成4行和4列(4×4)的陣列(矩陣)形式，但是布置像素的行和列的相應數量不限于此并且可以進行不同的改變。例如，在諸如相機的電子設備中實際使用的像素數可以是數百萬個。

在圖1所示的像素區(qū)域1a中，多個像素pu布置成陣列形式。在像素pu周圍，設置諸如垂直掃描電路vsc和水平掃描電路hsc的驅動電路。像素(單元或像素單位)pu設置在選擇線sl和輸出線(輸出信號線)ol的相應交點處。選擇線sl耦合到垂直掃描電路vsc。輸出線ol耦合到相應的列電路clc。列電路clc經由開關swt耦合到輸出放大器ap。每個開關swt耦合到水平掃描電路hsc并且被水平掃描電路hsc控制。

例如，從通過垂直掃描電路vsc和水平掃描電路hsc選擇的像素pu讀取的電信號經由輸出線ol和輸出放大器ap輸出。

例如圖2或圖3所示，每個像素pu包括光電二極管pd和晶體管rst、tx、sel和ami。這些晶體管rst、tx、sel和ami由相應的n溝道m(xù)isfet(金屬絕緣體半導體場效應晶體管)形成。在它們當中，晶體管rst是重置晶體管(用于重置的晶體管)，晶體管tx是傳輸晶體管(用于傳輸的晶體管)，晶體管sel是選擇晶體管(用于選擇的晶體管)，晶體管ami是放大晶體管(用于放大的晶體管)。注意，傳輸晶體管tx是傳輸由光電二極管pd產生的電荷的、用于傳輸的晶體管。傳輸晶體管tx、重置晶體管rst、選擇晶體管sel和放大晶體管ami逐個像素地提供，因此可以被視作是像素晶體管(用于像素的晶體管)。除了這些晶體管以外，在像素pu中還可以包括諸如電容元件的其他晶體管或元件。這些晶體管相互耦合的形式具有各種改型和應用。

圖2示出兩個像素pu的電路配置的例子。也就是說，圖2示出了包括具有光電二極管pd1的像素pu和具有光電二極管pd2的像素pu的總共兩個像素pu的電路配置的例子。

注意，圖2是出了以下情況的電路例子：其中兩個像素pu共享放大晶體管ami、選擇晶體管sel和重置晶體管rst。在這種情況下，一個傳輸晶體管tx提供用于每一個光電二極管pd，而放大晶體管ami、選擇晶體管sel和重置晶體管rst的組合提供用于兩個光電二極管pd(pd1和pd2)。提供用于光電二極管pd1的傳輸晶體管tx是傳輸晶體管tx1，而提供用于光電二極管pd2的傳輸晶體管tx是傳輸晶體管tx2。

在圖2所示的電路例子中，在接地電勢(gnd)和節(jié)點n1之間，光電二極管pd1和傳輸晶體管tx1相互串聯(lián)耦合并且處在接地電勢(gnd)和節(jié)點n1之間，光電二極管pd2和傳輸晶體管tx2相互串聯(lián)耦合。接地電勢(gnd)也可以被視作是接地電勢。在光電二極管(pd1和pd2)和傳輸晶體管(tx1和tx2)之中，光電二極管(pd1和pd2)耦合到接地電勢(gnd)并且傳輸晶體管(tx1和tx2)耦合到節(jié)點n1。包括光電二極管pd1和傳輸晶體管tx1的串聯(lián)電路以及包括光電二極管pd2和傳輸晶體管tx2的串聯(lián)電路相互并聯(lián)耦合在接地電勢(gnd)和節(jié)點n1之間。也就是說，光電二極管pd1經由傳輸晶體管tx1耦合到公共節(jié)點n1，而光電二極管pd2經由傳輸晶體管tx2耦合到公共節(jié)點n1。光電二極管pd是pn結二極管，并且包括例如多個n型或p型雜質擴散區(qū)域(半導體區(qū)域)。

在節(jié)點n1和電源電勢(電源電勢線)vdd之間耦合重置晶體管rst。電源電勢vdd是電源電勢線中的電勢。在電源電勢vdd和輸出線(輸出信號線)ol之間，選擇晶體管sel和放大晶體管ami相互串聯(lián)耦合。放大晶體管ami耦合至電源電勢vdd，而選擇晶體管sel耦合到輸出線ol。放大晶體管ami的柵電極耦合到節(jié)點n1。重置晶體管rst的柵電極耦合到重置線lrst。選擇晶體管sel的柵電極耦合到選擇線sl，而傳輸晶體管tx的柵電極耦合到傳輸線(第二選擇線)ltx。注意，傳輸晶體管tx1的柵電極耦合到傳輸線ltx1，并且傳輸晶體管tx2的柵電極耦合到傳輸線ltx2。

例如，傳輸線ltx(ltx1和ltx2)和重置線lrst被升高(至高電平)以使得傳輸晶體管tx(tx1和tx2)和重置晶體管rst置于接通狀態(tài)。結果，電荷從光電二極管pd(pd1和pd2)被去除以耗盡光電二極管pd。因此，重置晶體管rst用來從光電二極管pd釋放電荷。因此，傳輸晶體管tx(tx1和tx2)被置于關斷狀態(tài)。

然后，當諸如相機的電子設備的機械快門打開時，在光電二極管pd(pd1和pd2)中從入射光產生電荷，并且電荷在此聚集。也就是說，光電二極管pd(pd1和pd2)接收入射光以產生電荷。

然后，在快門關閉后，重置線lrst被降低(至低電平)以使重置晶體管rst置于關斷狀態(tài)。此外，選擇線sl和傳輸線ltx1被升高(至高電平)以使得選擇晶體管sel和傳輸晶體管tx1置于接通狀態(tài)。結果，由光電二極管pd1產生的電荷被傳輸到與節(jié)點n1耦合的傳輸晶體管tx的端部(浮置擴散部fd1)。這時，浮置擴散部fd1的電勢改變到與從光電二極管pd1傳輸的電荷對應的值，所述電荷通過放大晶體管ami放大以呈現在輸出線ol上。因此，放大晶體管ami用來將與從光電二極管pd傳輸到浮置擴散部fd的電荷量對應的電信號放大。輸出線ol中的電勢用作該電信號(接收光信號)，其作為輸出信號經由列電路clc和開關swt從輸出放大器ap被讀取。

通過以與升高傳輸線ltx1的時序不同的時序來升高傳輸線ltx2(至高電平)以使傳輸晶體管tx2處于接通狀態(tài)，從而將由光電二極管pd2產生的電荷傳輸到與節(jié)點n1耦合的傳輸晶體管tx2的端部(浮置擴散部fd2)。在這種情況下，浮置擴散部fd2電勢也通過放大晶體管ami放大來呈現在輸出線ol上。輸出線ol中的電勢用作電信號(接收光信號)，其作為輸出信號經由列電路clc和開關swt從輸出放大器ap被讀取。

每個浮置擴散部fd(fd1和fd2)具有電荷聚集部分或者浮置擴散層的作用，并且例如可以通過n型雜質擴散區(qū)域(半導體區(qū)域)形成。傳輸晶體管tx1的浮置擴散部fd是浮置擴散部fd1。傳輸晶體管tx2的浮置擴散部fd是浮置擴散部fd2。在圖2所示的情況下，傳輸晶體管tx1的浮置擴散部fd1和傳輸晶體管tx2的浮置擴散部fd2是分開提供的。然而，也可以將傳輸晶體管tx1的浮置擴散部fd1和傳輸晶體管tx2的浮置擴散部fd2提供作為公共浮置擴散部。

圖3示出圖1所示的像素pu中的一個像素的電路配置的例子。

與以上圖2所示的情況不同，在圖3所示的情況中，針對一個光電二極管pd提供傳輸晶體管tx、放大晶體管ami、選擇晶體管sel和重置晶體管rst的集合。也就是說，在圖2所示的情況下，放大晶體管ami、選擇晶體管sel和重置晶體管rst被兩個像素pu共享。相比之下，在圖3所示的情況下，放大晶體管ami、選擇晶體管sel和重置晶體管rst沒有被兩個像素pu共享，而是針對像素pu中的每個像素被提供。關于光電二極管pd、傳輸晶體管tx、放大晶體管ami、選擇晶體管sel和重置晶體管rst之間的耦合關系、它們相應的功能和相應的操作，圖3所示的情況中的電路配置與圖2所示情況中的相同。因此本文將省略其重復描述。

圖4至圖6是示出第一實施例的半導體器件中的像素的平面圖。圖4至圖6示出了同一二維區(qū)域。

圖4示出了有源區(qū)域(acr、acg、actp和acas)、柵電極(gr、gt、ga和gs)以及插塞(pr1、pr2、prg、pg1、pfd、pa、ps、pag和psg)。在圖4中，虛線表示在柵電極(gr、gt、ga和gs)下方不可見的有源區(qū)域(actp、acas和acg)的相應外圍位置。在圖5中，斜影線示出了有源區(qū)域(acr、acg、actp和acas)并且虛線示出柵電極(gr、gt、ga和gs)的相應位置。在圖5的平面圖中，在除了斜影線區(qū)域(有源區(qū)域acr、acg、actp和acas)以外的區(qū)域中，形成了稍后描述的隔離區(qū)域st。在圖6中，實線示出了有源區(qū)域(acr、acg、actp和acas))的相應外圍位置，斜影線示出了引入吸附元素的區(qū)域(對應于由參考標記ge表示的區(qū)域)，虛線示出柵電極(gr、gt、ga和gs)的相應位置。在圖4中示出了插塞(pr1、pr2、prg、pg1、pfd、pa、ps、pag和psg)，但是在圖5和圖6中省略了對其的圖示。

如圖4至圖6所示，第一實施例的半導體器件中的每個像素pu(見圖1)包括在其中設置了光電二極管pd和傳輸晶體管tx的有源區(qū)域actp和在其中設置了重置晶體管rst的有源區(qū)域acr。像素pu還包括在其中設置了選擇晶體管sel和放大晶體管ami的有源區(qū)域acas和在其中設置了耦合到接地電勢線(用于提供接地電勢的線)的插塞pg1的有源區(qū)域acg。

在有源區(qū)域acr中，設置了柵電極gr。在其兩側上的源極/漏極區(qū)域上方設置插塞pr1和pr2。柵電極gr和源極/漏極區(qū)域形成重置晶體管rst。重置晶體管rst的源極/漏極區(qū)域形成在有源區(qū)域acr中的半導體襯底中。

在有源區(qū)域actp上方設置柵電極gt。在平面圖中，在柵電極gt兩側中的一側上設置光電二極管pd。在柵電極gt的另一側上設置浮置擴散部fd。光電二極管pd和浮置擴散部fd形成在有源區(qū)域actp中的半導體襯底中。光電二極管pd是pn結二極管并且包括例如多個n型或p型雜質擴散區(qū)域(半導體區(qū)域)。浮置擴散部fd起到電荷聚集部分或者浮置擴散層的作用，并且例如通過n型雜質擴散區(qū)域(半導體區(qū)域)形成。在浮置擴散部fd上方設置插塞pfd。

在有源區(qū)域acas上方設置柵電極ga和gs。在有源區(qū)域acas的比較靠近柵電極ga的端部中設置插塞pa。在有源區(qū)域acas的比較靠近柵電極gs的端部中設置插塞ps。在每個柵電極ga和gs的兩側上提供源極/漏極區(qū)域。柵電極ga和gs以及源極/漏極區(qū)域形成相互串聯(lián)耦合的選擇晶體管sel和放大晶體管ami。選擇晶體管sel和放大晶體管ami相應的源極/漏極區(qū)域形成在有源區(qū)域acas中的半導體襯底中。

在有源區(qū)域acg上方設置插塞pg1。插塞pg1耦合到接地電勢線(用于提供接地電勢的線)。因此，有源區(qū)域acg是用于向半導體襯底(阱區(qū))提供接地電勢gnd的電源區(qū)域。也就是說，有源區(qū)域acg用來提供接地電勢。

在柵電極gr、gt、ga和gs上方，分別設置了插塞prg、ptg、pag和psg。

上述的插塞pr1、pr2、pg1、pfd、pa、ps、prg、ptg、pag和psg根據需要經由多個布線層(例如稍后描述的圖38至圖40中所示的導線m1至m3)相互耦合。這允許形成上述的圖2或圖3中所示的電路。

圖7是示出在其中形成第一實施例的半導體器件的半導體晶片及其芯片區(qū)域的平面圖。如圖7所示，半導體晶片wf(等同于稍后描述的半導體襯底sb的半導體晶片)具有多個芯片區(qū)域chp。圖1中所示的像素區(qū)域1a與外圍電路區(qū)域2a一起形成在每個芯片區(qū)域chp中。如上所述，在每個芯片區(qū)域chp的像素區(qū)域1a中，多個像素pu被設置(布置)成陣列的形式。在芯片區(qū)域chp的每個外圍電路區(qū)域2a中設置邏輯電路(邏輯電路系統(tǒng))。邏輯電路例如對從像素區(qū)域1a輸出的輸出信號進行算術運算，并且根據算術運算的結果輸出圖像數據。每個芯片區(qū)域chp是從中獲得一個半導體芯片的區(qū)域。在半導體晶片wf的每個芯片區(qū)域chp中形成相同的配置(像素區(qū)域1a和外圍電路區(qū)域2a)。后面通過劃片來切割半導體晶片wf，并且單獨的經單片化的芯片區(qū)域chp用作半導體芯片。

圖8是示出在第一實施例的半導體器件的每個外圍電路區(qū)域中形成的晶體管的平面圖。

如圖8所示，在外圍電路區(qū)域2a中設置作為邏輯晶體管的外圍晶體管lt。實際上，在外圍電路區(qū)域2a中形成多個n溝道m(xù)isfet和多個p溝道m(xù)isfet作為形成邏輯電路的晶體管。但是在圖8中，形成邏輯電路的晶體管中的n溝道m(xù)isfet中的一個被示出作為外圍晶體管lt。

如圖8所示，在外圍電路區(qū)域2a中形成有源區(qū)域acl。在有源區(qū)域acl中設置外圍晶體管lt的柵電極gl。在有源區(qū)域acl中，在柵電極gl的兩側上形成外圍晶體管lt的源極/漏極區(qū)域。在外圍晶體管lt的源極/漏極區(qū)域上方分別設置插塞pt1和pt2。

圖8示出僅一個外圍晶體管lt，但是在實際情況中，在外圍電路區(qū)域2a中設置多個晶體管。通過利用多個布線層(稍后描述的導線m1至m3)將多個晶體管的相應源極/漏極區(qū)域上方的插塞或其相應柵電極上方的插塞相互耦合，可以配置邏輯電路。也可以有以下情況：其中除了misfet以外的元件例如電容元件、具有其他配置的晶體管等，也可以包括在邏輯電路中。

注意，以下將描述其中外圍晶體管lt是n溝道m(xù)isfet的例子。但是，外圍晶體管lt也可以是p溝道m(xù)isfet或者是n溝道m(xù)isfet和p溝道m(xù)isfet二者。

圖9和圖10是均示出在第一實施例的半導體器件的像素區(qū)域中形成的多個像素的平面圖。圖9和圖10中的每個都示出了相同的二維區(qū)域。注意，圖9示出了在上述圖4中所示的相同元件。在圖9中，虛線表示在柵電極(gr、gt、ga和gs)下方不可見的有源區(qū)域(actp、acas和acr)的相應外圍位置。圖10示出了在上述圖6中所示的相同元件。在圖10中，實線示出了有源區(qū)域(acr、acg、actp和acas)的相應外圍位置，斜影線示出了在其中引入吸附元素的區(qū)域(對應于參考標記ge表示的區(qū)域)，虛線示出柵電極(gr、gt、ga和gs)的相應位置。

如圖9和圖10所示，在像素區(qū)域1a中，每個都在圖3中示出的多個像素pu被布置在x方向和y方向中以形成像素陣列。作為例子，圖9和圖10中的每個示出了2×2布置中的共計四個像素pu。但是，布置像素的相應行數和相應列數可以不同地改變。在圖9和圖10所示的情況下，使用以上描述的圖2中的電路配置。在圖9和圖10中，兩個垂直布置的像素共享放大晶體管ami、選擇晶體管sel和重置晶體管rst的集合。圖9和圖10中的每個示出了在使用上述圖2所示的電路配置的情況下像素晶體管(tx、rst、sel和ami)的布局。但是在使用上述圖3所示的電路配置的情況下，位于圖9和圖10中垂直相鄰的光電二極管之間的像素晶體管的數目大于圖9和圖10所示情況下的數目。

<像素區(qū)域和外圍電路區(qū)域中的元件結構>

參見第一實施例的半導體器件的橫截面圖(圖11至圖16)，將描述第一實施例的半導體器件的結構。

圖11至圖16是第一實施例的半導體器件的主要部分的橫截面圖。但是在圖11至圖16中，省略在層間絕緣膜il1和導線m1之上的結構的圖示。在稍后描述的圖38至圖40中示出了在層間絕緣膜il1和導線m1之上的結構。

圖11的橫截面圖基本對應于沿著上述圖4中的線a-a的橫截面。圖12的左手部分中的橫截面圖基本對應于沿著上述圖4中的線b-b的橫截面圖。圖12的右手部分中的橫截面圖基本對應于沿著上述圖4中的線c-c的橫截面圖。圖13的左手部分中的橫截面圖基本對應于沿著上述圖4中的線d-d的橫截面圖。圖13的右手部分中的橫截面圖基本對應于沿著上述圖8中的線e-e的橫截面圖。因此，圖11的橫截面圖、圖12的左手部分中的橫截面圖、圖12的右手部分中的橫截面圖以及圖13的左手部分中的橫截面圖是像素區(qū)域1a(見圖7)的主要部分的橫截面圖。另一方面，圖13的右手部分中的橫截面圖是外圍電路區(qū)域2a(見上述圖7)的主要部分的橫截面圖。圖14示出了與圖11所示相同的橫截面。圖15示出了與圖12所示相同的橫截面。圖16示出了與圖13所示相同的橫截面。為了更容易理解第一實施例的特性特征，在圖14至圖16中，省略了在圖11至圖13所示的半導體襯底sb和半導體襯底sb中形成的半導體區(qū)域中的每個中的斜影線，而利用點陰影標出了在其中引入吸附元素的區(qū)域(對應于由參考標記ge所示的區(qū)域)。通過組合參考圖11至圖13以及圖14至圖16，可以容易理解出在其中引入吸附元素的半導體襯底sb的區(qū)域。

如圖11所示，在半導體襯底sb的像素區(qū)域1a中的有源區(qū)域actp中，形成了光電二極管pd和傳輸晶體管tx。光電二極管pd包括形成在半導體襯底sb中的p型阱pw1、n型半導體區(qū)域(n型阱)nw和p⁺型半導體區(qū)域pr。如圖12所示，在半導體襯底sb的像素區(qū)域1a中的有源區(qū)域acas中，形成了選擇晶體管sel和放大晶體管ami。如圖13所示，在半導體襯底sb的像素區(qū)域1a中的有源區(qū)域acr中，形成了重置晶體管rst。同樣如圖13所示，在半導體襯底sb的外圍電路區(qū)域2a中的有源區(qū)域acl中，形成了外圍晶體管lt。

半導體襯底sb由其中引入了例如磷(p)或砷(as)的n型雜質(施主)的n型單晶硅制成。在另一種形式中，半導體襯底sb也可以是所謂的外延晶片。在半導體襯底sb是外延晶片的情況下，半導體襯底sb可以通過以下方式來形成：在例如引入了p型雜質的p⁺型單晶硅襯底或者引入了n型雜質的n⁺型單晶硅襯底的主表面上方，生長由引入了n型雜質的n^-型單晶硅制成的外延層。

在每個有源區(qū)域actp、acr、acas、acg和acl的外圍附近，設置由絕緣體制成的隔離區(qū)域st。也就是說，每個有源區(qū)域actp、acr、acas、acg和acl在平面圖中被隔離區(qū)域st包圍。每個被隔離區(qū)域st包圍的半導體襯底sb的暴露區(qū)域用作有源區(qū)域，例如有源區(qū)域actp、acr、acas、acg和acl。

注意，在與包括在半導體器件中的半導體襯底sb的主表面平行的平面中觀察目標的情況下，可以使用用語“在平面圖中”或者“當二維觀察時”。

p型阱(p型半導體區(qū)域)pw1和p型阱(p型半導體區(qū)域)pw2中的每個被形成為距離半導體襯底sb的主表面預定深度。p型阱pw1形成在有源區(qū)域actp、acr、acas和acg中的每個中。即，p型阱pw1基本形成在整個像素區(qū)域1a上方。因而，有源區(qū)域actp、acr、acas和acg在平面圖中包括在p型阱pw1中。另一方面，p型阱pw2形成在有源區(qū)域acl中。即，p型阱pw2形成在外圍電路區(qū)域2a的在其中形成n溝道m(xù)isfet的區(qū)域(有源區(qū)域)中。p型阱pw1和pw2中的每個是引入例如硼(b)的p型雜質的p型半導體區(qū)域。

p型阱pw1可以由一個p型半導體區(qū)域形成，但是在另一形式中，p型阱pw1也可以由連續(xù)連接且相互電耦合的多個p型半導體區(qū)域(例如具有不同p型雜質濃度的多個p型半導體區(qū)域)形成。因而，后面描述的p型半導體區(qū)域ph也可以被視作p型阱pw1的一部分。

如圖11所示，在有源區(qū)域actp中的半導體襯底sb中，n型半導體區(qū)域(n型阱)nw被形成為包括在p型阱pw1中。n型半導體區(qū)域nw是引入了n型雜質例如磷(p)或砷(as)的n型半導體區(qū)域。n型半導體區(qū)域nw具有例如大致矩形的二維形狀。

n型半導體區(qū)域nw是用于形成光電二極管pd的n型半導體區(qū)域。傳輸晶體管tx的源極區(qū)域也由n型半導體區(qū)域nw形成。即，n型半導體區(qū)域nw主要形成在其中形成光電二極管pd的區(qū)域中。但是，n型半導體區(qū)域nw具有形成在與傳輸晶體管tx的柵電極gt二維重疊的位置處的部分。n型半導體區(qū)域nw被形成為使得其深度(其底表面)比p型阱pw1(其底表面)的深度更淺，以便被包括在p型阱pw1中。

在n型半導體區(qū)域nw的頂表面的部分中，形成p⁺型半導體區(qū)域pr。p⁺型半導體區(qū)域pr是在其中以較高濃度引入了諸如硼(b)的p型雜質(或者摻雜有諸如硼(b)的p型雜質)的p⁺型半導體區(qū)域。p⁺型半導體區(qū)域pr的雜質濃度(p型雜質濃度)高于p型阱pw1的雜質濃度(p型雜質濃度)。因而，p⁺型半導體區(qū)域pr的導電率(電導率)比p型阱pw1的導電率(電導率)要高。

p⁺型半導體區(qū)域pr的深度(其底表面)比n型半導體區(qū)域nw的深度(其底表面)要淺。p⁺型半導體區(qū)域pr主要形成在n型半導體區(qū)域nw的頂層部分(頂表面部分)中。因而，當從厚度方向觀察半導體襯底sb時，n型半導體區(qū)域nw存在于最上層的p⁺型半導體區(qū)域pr下方，而p型阱pw1存在于n型半導體區(qū)域nw下方。

在其中沒有形成n型半導體區(qū)域nw的區(qū)域中，p⁺型半導體區(qū)域pr具有與p型阱pw1接觸的部分。換句話說，p⁺型半導體區(qū)域pr具有與直接存在于p⁺型半導體區(qū)域pr下方的n型半導體區(qū)域nw接觸的部分以及與直接存在于p⁺型半導體區(qū)域pr下方的p型阱pw1接觸的部分。

在p型阱pw1和n型半導體區(qū)域nw之間形成pn結。另外，在p⁺型半導體區(qū)域pr和n型半導體區(qū)域nw之間形成pn結。p型阱pw1(p型半導體區(qū)域)、n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr形成光電二極管(pn結二極管)pd。

光電二極管(pn結二極管)pd主要由n型半導體區(qū)域nw和p型阱pw1(即位于p型阱pw1和n型半導體區(qū)域nw之間的pn結)形成。

p⁺型半導體區(qū)域pr被形成為抑制基于在半導體襯底sb的頂表面處形成的大量界面態(tài)來產生電子。即，在半導體襯底sb的頂表面區(qū)域中，在界面態(tài)的影響下，即使沒有光照也產生電子，從而造成暗電流的增加。因而，通過在具有電子作為主要載流子的n型半導體區(qū)域nw的頂表面中形成具有空穴(正空穴)作為主要載流子的p⁺型半導體區(qū)域pr，可以抑制在沒有光照時電子的產生并且抑制暗電流的增加。因此，p⁺型半導體區(qū)域pr具有將從光電二極管的最上表面產生的電子與在p⁺型半導體區(qū)域pr中的空穴進行復合并且減少暗電流的作用。

光電二極管pd是光接收元件。光電二極管pd也可以視作是光電轉換元件。光電二極管pd具有對輸入光進行光電轉換的功能，以便產生電荷并且聚集產生的電荷。傳輸晶體管tx在光電二極管pd中聚集的電荷從光電二極管pd傳輸時具有開關的功能。

形成柵電極gt使得在平面圖上與n型半導體區(qū)域nw的一部分二維重疊。柵電極gt是經由柵極絕緣膜gf形成(設置)在半導體襯底sb上方的傳輸晶體管tx的柵電極。在柵電極gt的側壁上方，形成側壁間隔物(側壁絕緣膜)sw作為側壁絕緣膜。

在有源區(qū)域actp中的半導體襯底sb(p型阱pw1)中，在柵電極gt的兩側中的一側上形成上述的n型半導體區(qū)域nw，并且在另一側上形成n型半導體區(qū)域nr。n型半導體區(qū)域nr是以較高濃度引入了諸如磷(p)或砷(as)的n型雜質(摻雜有諸如磷(p)或砷(as)的n型雜質)的n⁺型半導體區(qū)域。n型半導體區(qū)域nr用作浮置擴散部(浮置擴散層)fd并且還用作傳輸晶體管tx的漏極區(qū)域。n型半導體區(qū)域nr形成在p型阱pw1中。

n型半導體區(qū)域nr用作傳輸晶體管tx的漏極區(qū)域，但是也可以被視作是浮置擴散部(浮置擴散層)fd。n型半導體區(qū)域nw是光電二極管pd的部件，但是也可以用作傳輸晶體管tx的源極區(qū)域。即，傳輸晶體管tx的源極區(qū)域由n型半導體區(qū)域nw形成。因而，n型半導體區(qū)域nw和柵電極gt之間優(yōu)選地具有如下位置關系：使得柵電極gt的(靠近源極的)部分與n型半導體區(qū)域nw的部分二維重疊(在平面圖中)。n型半導體區(qū)域nw和nr被形成為相互間隔開，在它們之間插入有形成傳輸晶體管tx的溝道的區(qū)域(對應于在柵電極gt正下方的襯底區(qū)域)。注意，在柵電極gt和形成傳輸晶體管tx的溝道的區(qū)域之間，插入了柵極絕緣膜gf。

光電二極管pd和傳輸晶體管tx是成對的且形成在公共有源區(qū)域actp中。即，光電二極管pd和傳輸晶體管tx在同一有源區(qū)域actp中形成為彼此相鄰。因而，n型半導體區(qū)域nw和nr形成在同一有源區(qū)域actp中。在平面圖中，在n型半導體區(qū)域nw和nr之間，沒有插入隔離區(qū)域st。

在光電二極管pd的頂表面上方，即在n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的相應頂表面上方，形成帽絕緣膜cp。帽絕緣膜cp也可以用作保護膜且可以用來保持良好的頂表面特性即半導體襯底sb的界面特性。帽絕緣膜cp還可以具有抗反射膜的功能。帽絕緣膜cp還可以具有位于柵電極gt上方的部分(端部)。

同樣如上述圖4的二維視圖以及圖12和圖13的橫截面圖所示，在像素區(qū)域1a中，重置晶體管rst形成在被隔離區(qū)域st外圍包圍的有源區(qū)域acr中，而選擇晶體管sel和放大晶體管ami形成在被隔離區(qū)域st外圍包圍的有源區(qū)域acas中。

即，在有源區(qū)域acr中，如圖13所示，用于重置晶體管rst的柵電極gr經由柵極絕緣膜gf形成在半導體襯底sb(p型阱pw1)上方。在位于柵電極gr兩側上的半導體襯底sb(p型阱pw1)中，形成了用于重置晶體管rst的源極/漏極區(qū)域(n型半導體區(qū)域)sd。注意，“源極/漏極區(qū)域”也可以被示為“源極-漏極區(qū)域”且對應于“源極或漏極半導體區(qū)域”。如圖12所示，在有源區(qū)域acas中，用于放大晶體管ami的柵電極ga和用于選擇晶體管sel的柵電極gs經由相應的柵極絕緣膜gf形成在半導體襯底sb(p型阱pw1)上方。同樣，在有源區(qū)域acas中，如圖12所示，用于放大晶體管ami的源極/漏極區(qū)域sd形成在位于柵電極ga的兩側上的半導體襯底sb(p型阱pw1)中，而用于選擇晶體管sel的源極/漏極區(qū)域ds形成在位于柵電極gs的兩側上的半導體襯底(p型阱pw1)中。注意，相互串聯(lián)耦合的選擇晶體管sel和放大晶體管ami共享源極/漏極區(qū)域sd中的一個。在柵電極gr、ga和gs的相應側壁上方，形成側壁間隔物sw作為側壁絕緣膜。源極/漏極區(qū)域sd中的每個由n型半導體區(qū)域制成，但是也可以具有l(wèi)dd(輕摻雜漏極)結構。

有源區(qū)域acg是用于向半導體襯底sb(p型阱pw1)提供(施加)接地電勢(gnd)的電源區(qū)域，其在平面圖中被隔離區(qū)域st外圍包圍。如圖12所示，在有源區(qū)域acg的頂表面(頂層部分)中形成金屬硅化物層sc。

在有源區(qū)域acg中的金屬硅化物層sc下方存在p型半導體區(qū)域ph。在p型半導體區(qū)域ph下方存在p型阱pw1。因此，有源區(qū)域acg中的金屬硅化物層sc電耦合到p型半導體區(qū)域ph，而p型半導體區(qū)域ph電耦合到p型阱pw1。p型半導體區(qū)域ph的雜質濃度(p型雜質濃度)高于p型阱pw1的雜質濃度(p型雜質濃度)。

在有源區(qū)域acg中的金屬硅化物層sc上方，設置用于提供接地電勢(gnd)的插塞pg，即插塞pg1。插塞pg1的底表面與在有源區(qū)域acg的頂表面中的金屬硅化物層sc接觸并且電耦合。因而，插塞pg1經由在有源區(qū)域acg的頂表面中的金屬硅化物層sc和在金屬硅化物層sc下方的p型半導體區(qū)域ph中的每個電耦合到有源區(qū)域acg中的半導體襯底sb(p型阱pw1)。插塞pg1電耦合到導線m1中的用于提供接地電勢的導線(m1)。結果，接地電勢(gnd)經由在有源區(qū)域acg的頂表面中的金屬硅化物層sc從插塞pg1施加到半導體襯底sb(p型半導體區(qū)域ph和p型阱pw1)。這允許接地電勢(gnd)從插塞pg1提供到像素區(qū)域1a中的半導體襯底sb(p型半導體區(qū)域ph和p型阱pw1)。從插塞pg1提供到像素區(qū)域1a中的半導體襯底sb(p型半導體區(qū)域ph和p型阱pw1)的接地電勢還被提供到每個有源區(qū)域actp、acas和acr中的p型阱pw1。

注意，在圖12所示的情況下，在有源區(qū)域acg中的金屬硅化物層sc下方存在p型半導體區(qū)域ph。然而，在其它形式中，也可以省略p型半導體區(qū)域ph的形成。在省略p型半導體區(qū)域ph的形成的情況下，隨后是在有源區(qū)域acg中的金屬硅化物層sc下方存在p型阱pw1。即使在形成p型半導體區(qū)域ph的情況下，也可以將p型半導體區(qū)域ph和p型阱pw1的整個組合視作是p型半導體區(qū)域。在任一情況下，在有源區(qū)域acg中的金屬硅化物層sc下方存在p型半導體區(qū)域(p型半導體區(qū)域ph或p型阱pw1)。換句話說，有源區(qū)域acg中的金屬硅化物層sc形成在p型半導體區(qū)域(p型半導體區(qū)域ph或p型阱pw1)的頂表面中。

另外，如圖11所示，在有源區(qū)域actp中，金屬硅化物層sc也形成在浮置擴散部fd(n型半導體區(qū)域nr)的頂表面(頂層部分)中。同樣如圖12和圖13所示，在有源區(qū)域acr和acas中，金屬硅化物層sc甚至形成在源極/漏極區(qū)域sd中每個的頂表面(頂層部分)中。在柵電極ga、gs和gr由硅(多晶硅)形成的情況下，金屬硅化物層sc也可以形成在柵電極ga、gs和gr中每個的頂表面(頂層部分)中。

同樣如上述圖8的平面圖和圖13的右手部分中的橫截面圖所示，在外圍電路區(qū)域2a中，外圍晶體管lt形成在被隔離區(qū)域st外圍包圍的有源區(qū)域acl中。

即，在有源區(qū)域acl中，如圖13所示，用于外圍晶體管lt的柵電極gl經由柵極絕緣膜gf形成在半導體襯底sb(p型阱pw2)上方。在位于柵電極gl兩側上的半導體襯底sb(p型阱pw2)中，形成用于外圍晶體管lt的源極/漏極區(qū)域(n型半導體區(qū)域)sdl。在柵電極gl的側壁之上，形成側壁間隔物sw作為側壁絕緣膜。外圍晶體管lt的源極/漏極區(qū)域sdl中的每個由n型半導體區(qū)域形成并且也可以具有l(wèi)dd結構。

注意，在實際情況中，在外圍電路區(qū)域2a中，形成多個n溝道m(xù)isfet和多個p溝道m(xù)isfet作為包括在邏輯電路中的晶體管。在圖13中，包括在邏輯電路中的晶體管中的n溝道m(xù)isfet之一被示出作為外圍晶體管lt。

也如圖13所示，在有源區(qū)域acl中，金屬硅化物層sc也形成在源極/漏極區(qū)域sdl中每個的頂表面(頂層部分)中。在柵電極gl由硅(多晶硅)形成的情況下，金屬硅化物層sc也可以形成在柵電極gl的頂表面(頂層部分)中。

在第一實施例中，在像素區(qū)域1a中，光電二極管pd和傳輸晶體管tx形成在有源區(qū)域actp中的半導體襯底sb中。在有源區(qū)域actp中的半導體襯底sb中，在n型半導體區(qū)域nr(浮置擴散部fd)中引入諸如碳(c)的吸附元素。另一方面，在有源區(qū)域actp中的半導體襯底sb中，沒有在形成光電二極管pd的區(qū)域中引入諸如碳(c)的吸附元素。換句話說，在有源區(qū)域actp中的半導體襯底sb中，在位于與漏極相鄰的柵電極gt的兩側之一上的部分(n型半導體區(qū)域nr)中引入諸如碳(c)的吸附元素，但是在半導體襯底sb的位于與源極相鄰(與光電二極管pd相鄰)的另一側上的部分中沒有引入諸如碳(c)的吸附元素。結果，既沒有在n型半導體區(qū)域nw中、也沒有在p⁺型半導體區(qū)域pr中引入諸如碳(c)的吸附元素。

另外，在像素區(qū)域1a中，在放大晶體管ami、選擇晶體管sel和重置晶體管rst的相應源極/漏極區(qū)域sd中，沒有引入諸如碳(c)的吸附元素。從另一角度而言，在像素區(qū)域1a中，既沒有在形成放大晶體管ami和選擇晶體管sel的有源區(qū)域acas的半導體襯底sb中、也沒有在形成重置晶體管rst的有源區(qū)域acr的半導體襯底sb中引入諸如碳(c)的吸附元素。

同樣，在像素區(qū)域1a中，沒有在用于提供接地電勢(gnd)的有源區(qū)域acg的半導體襯底sb中引入諸如碳(c)的吸附元素。即，既沒有在p型半導體區(qū)域ph中、也沒有在p型阱pw1中引入諸如碳(c)的吸附元素。

另一方面，在外圍電路區(qū)域2a中，沒有在外圍晶體管(lt)的源極/漏極區(qū)域(sdl)中引入諸如碳(c)的吸附元素。從另一角度而言，在外圍電路區(qū)域2a中，沒有在形成外圍晶體管(lt)的有源區(qū)域(acl)的半導體襯底sb中引入諸如碳(c)的吸附元素。

如稍后將詳細描述的，提供吸附元素以便俘獲沾污金屬并抑制或防止沾污金屬擴散到光電二極管pd中。吸附元素優(yōu)選是碳(c)。

接著，參見圖11至圖13，將給出在半導體襯底sb上方形成的導線和層間絕緣膜的描述。

如圖11至圖13所示，在包括像素區(qū)域1a和外圍電路區(qū)域2a的半導體襯底sb的整個主表面上方，形成層間絕緣膜il1以便覆蓋柵電極gt、gr、ga、gs和gl、帽絕緣膜cp和側壁間隔物sw。層間絕緣膜il1形成在半導體襯底sb的整個主表面上方。

層間絕緣膜il1由例如二氧化硅膜形成，二氧化硅膜由作為原材料的teos(硅酸四乙酯)制成。在層間絕緣膜il1中，形成接觸孔(穿透孔或通孔)。在相應接觸孔中，嵌入了導電插塞(耦合導體部分或接觸部分)。插塞pg例如形成在n型半導體區(qū)域nr、源極/漏極區(qū)域sd和sdl、柵電極gt、gr、ga、gs和gl等的上方。插塞pg可以被視作是接觸部分。

設置在柵電極gt上方且電耦合到柵電極gt的插塞pg是上述圖4中的插塞ptg。設置在柵電極gr上方且電耦合到柵電極gr的插塞pg是上述圖4中的插塞ptg。設置在柵電極ga上方且電耦合到柵電極ga的插塞pg是上述圖4中的插塞pag。設置在柵電極gs上方且電耦合到柵電極gs的插塞pg是上述圖4中的插塞psg。設置在n型半導體區(qū)域nr(浮置擴散部fd)上方且電耦合到n型半導體區(qū)域nr(浮置擴散部fd)的插塞pg是上述圖4中的插塞pfd。設置在有源區(qū)域acg上方且電耦合到有源區(qū)域acg中的半導體襯底sb(p型阱pw1)的插塞pg是上述圖4中的插塞pg1。設置在有源區(qū)域acr中的源極/漏極區(qū)域sd(用于重置晶體管rst的源極/漏極區(qū)域sd)中的一個上方且電耦合到其的插塞pg是上述圖4中的插塞pr1。設置在有源區(qū)域acr中的源極/漏極區(qū)域sd(用于重置晶體管rst的源極/漏極區(qū)域sd)中的另一個上方且電耦合到其的插塞pg是上述圖4中的插塞pr2。設置在有源區(qū)域acas中的源極/漏極區(qū)域sd中用于放大晶體管ami的源極或漏極區(qū)域sd上方且電耦合到其的插塞pg是上述圖4中的插塞pa。設置在有源區(qū)域acas中的源極/漏極區(qū)域sd中用于選擇晶體管sel的源極或漏極區(qū)域sd上方且電耦合到其的插塞pg是上述圖4中的插塞ps。

在嵌入了插塞pg的層間絕緣膜il1上方形成導線m1。導線m1是第一布線層中的導線。在相應插塞pg上方存在導線m1。插塞pg電耦合到位于其上方的導線m1。此處省略了對在層間絕緣膜il1和導線m1之上的結構的圖示和描述，但是在稍后描述的圖38和圖40中示出了層間絕緣膜il1和導線m1之上的結構。

<半導體器件的制造方法>

接著，參考圖17至圖40，將給出關于制造第一實施例的半導體器件的方法的描述。

圖17至圖40是在制造工藝期間第一實施例的半導體器件的主要部分的橫截面圖。在圖17至圖40中，圖17、20、23、26、29、32、35和38是與上述圖11對應的橫截面圖，即在上述圖4中的線a-a對應位置處的橫截面圖。另外，在圖17至圖40中，圖18、21、24、27、30、33、36和39是與上述圖12對應的橫截面圖，即在上述圖4中的線b-b對應位置處的橫截面圖(在每個圖的左手部分中)以及在上述圖4中的線c-c對應位置處的橫截面圖(在每個圖的右手部分中)。另外，在圖17至圖40中，圖19、22、25、28、31、34、37和40是與上述圖13對應的橫截面圖，即在上述圖4中的線d-d對應位置處的橫截面圖(在每個圖的左手部分中)以及在上述圖7中的線e-e對應位置處的橫截面圖(在每個圖的右手部分中)。

為了制造第一實施例的半導體器件，首先，如圖17至圖19所示，提供(制備)半導體襯底(半導體晶片)sb。

半導體襯底sb是由n型單晶硅制成的半導體襯底(半導體晶片)，其中引入了諸如磷(p)或砷(as)的n型雜質。在另一形式中，半導體襯底sb也可以是所謂的外延晶片。

然后，在半導體襯底sb中形成隔離區(qū)域st。

隔離區(qū)域st由諸如二氧化硅膜的絕緣膜制成。隔離區(qū)域st可以利用sti(淺溝槽隔離)方法來形成。在使用sti方法的情況下，隔離區(qū)域st由嵌入在半導體襯底sb的溝槽中的絕緣膜(例如二氧化硅膜)制成。

即，通過刻蝕等在半導體襯底sb的主表面中形成隔離溝槽(用于隔離的溝槽)，然后在半導體襯底sb上方形成由二氧化硅(例如臭氧teos氧化物膜)等制成的絕緣膜以便嵌入在隔離溝槽中。然后，利用cmp(化學機械拋光)方法等來拋光絕緣膜，將位于隔離溝槽外的不需要的絕緣膜去除，同時在隔離溝槽中保留絕緣膜以便能夠形成由嵌入在隔離溝槽中的絕緣膜(絕緣體)制成的隔離區(qū)域st。在另一種形式中，也可以利用locos(硅的局域氧化)方法代替sti方法來形成隔離區(qū)域st。

隔離區(qū)域st限定(界定)半導體襯底sb的有源區(qū)域，諸如有源區(qū)域actp、acr、acas、acg和acl。注意，有源區(qū)域actp、acr、acas和acg形成在像素區(qū)域1a中，而有源區(qū)域acl形成在外圍電路區(qū)域2a中。

接著，如圖20至圖22所示，在像素區(qū)域1a中的半導體襯底sb中形成p型阱(p型半導體區(qū)域)pw1。同樣，在外圍電路區(qū)域2a中的半導體襯底sb中形成p型阱(p型半導體區(qū)域)pw2。

p型阱pw1和pw2中的每個都被形成為距離半導體襯底sb的主表面預定深度。可以通過向半導體襯底sb中離子注入諸如硼(b)的p型雜質來形成p型阱pw1和pw2?？梢韵刃纬蓀型阱pw1和pw2中的任一個。

p型阱pw1基本形成在整個像素區(qū)域1a中。因而，在平面圖中，有源區(qū)域actp、acr、acas、acg包括在p型阱pw1中。另一方面，p型阱pw2形成在外圍電路區(qū)域2a中。

接著，在像素區(qū)域1a中，在半導體襯底sb(p型阱pw1)上方，經由相應的柵極絕緣膜gf來形成用于傳輸晶體管tx的柵電極gt、用于重置晶體管rst的柵電極gr、用于選擇晶體管sel的柵電極gs以及用于放大晶體管ami的柵電極ga。同樣，在外圍電路區(qū)域2a中，在半導體襯底sb(p型阱pw2)上方，經由柵極絕緣膜gf形成用于外圍晶體管lt的柵電極gl。

具體來說，柵電極可以如下形成。

也就是說，首先通過清洗處理等清洗半導體襯底sb的主表面。然后在半導體襯底sb的主表面上方形成用于柵極絕緣膜gf的絕緣膜(例如二氧化硅膜)。然后，在半導體襯底sb的上方，即在用于柵極絕緣膜gf的絕緣膜上方，使用cvd(化學氣相沉積)方法等形成用于柵電極的導電膜(例如多晶硅膜)。然后使用光刻方法和干法刻蝕方法將用于柵電極的導電膜圖案化。通過這種方式，可以形成每個都是由圖案化的導電膜(例如多晶硅膜)制成的柵電極gt、gr、gs、ga和gl。保留在柵電極gt、gr、gs、ga和gl下方的用于柵極絕緣膜gf的絕緣膜用作柵極絕緣膜gf。

接著，如圖23至圖25所示，在像素區(qū)域1a中的有源區(qū)域actp中的半導體襯底sb中，通過離子注入形成n型半導體區(qū)域nw。可以通過將諸如磷(p)或砷(as)的n型雜質離子注入到像素區(qū)域1a中的有源區(qū)域actp中的半導體襯底sb中來形成n型半導體區(qū)域nw。

n型半導體區(qū)域nw用來形成光電二極管pd并且被形成為具有比p型阱pw1的深度(底表面)淺的深度(底表面)且被包括在p型阱pw1中。因此，n型半導體區(qū)域nw的底表面和側表面與p型阱pw1相接觸。同樣，n型半導體區(qū)域nw沒有形成在像素區(qū)域1a中的整個有源區(qū)域actp中。n型半導體區(qū)域nw形成在位于柵電極gt兩側上的有源區(qū)域actp中的半導體襯底sb的一個區(qū)域(源極側區(qū)域)上，但是沒有形成在另一個區(qū)域(漏極側區(qū)域)上。在用于形成n型半導體區(qū)域nw的離子注入中，除了要形成n型半導體區(qū)域nw的區(qū)域以外的半導體襯底sb被光致抗蝕劑圖案(未示出)覆蓋，使得n型雜質被選擇性地離子注入到要形成n型半導體區(qū)域nw的區(qū)域中。

在本文中已經描述了其中在柵極電極gt的形成之后通過離子注入形成n型半導體區(qū)域nw的情況。但是在另一種形式中，也可以在柵電極gt的形成之前通過離子注入形成n型半導體區(qū)域nw。例如，可以通過在除了要形成n型半導體區(qū)域nw的區(qū)域以外的半導體襯底sb被光致抗蝕劑圖案覆蓋的狀態(tài)下(因此，在要形成柵電極gt的半導體襯底sb的區(qū)域等也被光致抗蝕劑圖案覆蓋的狀態(tài)下)通過離子注入來形成n型半導體區(qū)域nw，并且隨后執(zhí)行形成柵電極的步驟。在柵電極gt的形成之前通過離子注入來形成n型半導體區(qū)域nw的情況下，獲得以下優(yōu)勢：與柵電極gt的結構(厚度)無關，可以將n型半導體區(qū)域nw形成得較深。

接著，在像素區(qū)域1a中的有源區(qū)域actp中的半導體襯底sb中，通過離子注入形成p⁺型半導體區(qū)域pr。

p⁺型半導體區(qū)域pr是在其中以較高濃度引入了p型雜質的p型半導體區(qū)域(摻雜有p型雜質)。p⁺型半導體區(qū)域pr的雜質濃度(p型雜質濃度)高于p型阱pw1的雜質濃度(p型雜質濃度)。p⁺型半導體區(qū)域pr的深度(其底表面)比n型半導體區(qū)域nw(底表面)的深度淺。p⁺型半導體區(qū)域pr主要形成在n型半導體區(qū)域nw的頂層部分(頂表面區(qū)域)中。在用于形成p⁺型半導體區(qū)域pr的離子注入中，除了要形成p⁺型半導體區(qū)域pr的區(qū)域以外的半導體襯底sb被光致抗蝕劑圖案(未示出)覆蓋，使得p型雜質被選擇性地離子注入到要形成p⁺型半導體區(qū)域pr的區(qū)域中。

在通過離子注入形成p⁺型半導體區(qū)域pr之后，還可以執(zhí)行用于去除晶體缺陷(主要由離子注入導致的晶體缺陷)的退火處理，即熱處理。

接著，如圖26至圖28所示，在像素區(qū)域1a中，通過在位于柵電極gt兩側上的有源區(qū)域actp中的半導體襯底sb的漏極側區(qū)域中的離子注入來形成n^-型半導體區(qū)域(源極/漏極擴展區(qū)域)。n^-型半導體區(qū)域形成在位于漏極側(作為與漏極相鄰的柵電極gt的兩側中的一側)上的半導體襯底sb(p型阱pw1)中。注意，漏極側對應于與形成n型半導體區(qū)域nw的一側相對的側。在用于形成n^-型半導體區(qū)域ex1的離子注入中，利用光致抗蝕劑圖案(未示出)覆蓋其中形成n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的區(qū)域(源極側區(qū)域)。因而，n^-型半導體區(qū)域ex1沒有形成在其中形成n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的區(qū)域(源極側區(qū)域)中。

同樣，在像素區(qū)域1a中，在位于有源區(qū)域acas和acr中的半導體襯底sb中的、每個柵電極ga、gs和gr兩側上的半導體襯底sb(p型阱pw1)中，通過離子注入來形成n^-型半導體區(qū)域(源極/漏極擴展區(qū)域)ex2。另一方面，在外圍電路區(qū)域2a中，在位于柵電極gl兩側上的半導體襯底sb(p型阱pw2)中，通過離子注入來形成n^-型半導體區(qū)域(源極/漏極擴展區(qū)域)ex3。

通過相同的離子注入步驟或不同的離子注入步驟來形成n^-型半導體區(qū)域ex1、ex2和ex3。在任一情況下，通過離子注入n型雜質到半導體襯底sb中來形成n^-型半導體區(qū)域ex1、ex2和ex3。

接著，在半導體襯底sb的整個主表面上方形成絕緣膜(用于形成側壁間隔物sw的絕緣膜)，以便覆蓋柵電極gt、ga、gs、gr和gl。然后，使用各向異性刻蝕技術回刻蝕絕緣膜以便被選擇性地保留在柵電極gt、ga、gs、gr和gl的相應側壁之上并且形成側壁間隔物sw。在回刻蝕工藝中，光致抗蝕劑圖案(沒有示出)形成在用于形成側壁間隔物sw的絕緣膜上方并且用于形成側壁間隔物sw的絕緣膜保留在光致抗蝕劑圖案下方以便能夠形成帽絕緣膜cp。形成帽絕緣膜cp以便覆蓋n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr。帽絕緣膜cp的一部分(端部部分)位于柵電極gt上方也是可以的。在這種情況下，在作為柵電極gt兩個側壁(源極側側壁和漏極側側壁)中的一個的漏極側側壁上方，形成側壁間隔物sw。但是，在源極側側壁上方沒有形成側壁間隔物sw使得源極側側壁被帽絕緣膜cp覆蓋。

接著，在像素區(qū)域1a中，在位于柵電極gt兩側上的有源區(qū)域actp中的半導體襯底sb的漏極側區(qū)域中，通過離子注入來形成n型半導體區(qū)域nr。n型半導體區(qū)域nr形成在位于作為柵電極gt兩側中之一的漏極側上的半導體襯底sb(p型阱pw1)中。在用于形成n型半導體區(qū)域nr的離子注入期間，利用光致抗蝕劑圖案(未示出)覆蓋其中形成n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的區(qū)域(源極側區(qū)域)。因而，n型半導體區(qū)域nr沒有形成在其中形成n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的區(qū)域(源極側區(qū)域)中。

在像素區(qū)域1a中，在位于有源區(qū)域acas和acr中的每個柵電極ga、gs和gr兩側上的半導體襯底sb(p型阱pw1)中，通過離子注入來形成源極/漏極區(qū)域sd。另一方面，在外圍電路區(qū)域2a中，在位于柵電極gl兩側上的半導體襯底sb(p型阱pw2)中，通過離子注入來形成源極/漏極區(qū)域sdl。

可以通過相同的離子注入步驟或不同的離子注入步驟來形成n型半導體區(qū)域nr以及源極/漏極區(qū)域sd和sdl。在任一情況下，可以通過離子注入n型雜質到半導體襯底sb中來形成n型半導體區(qū)域nr以及源極/漏極區(qū)域sd和sdl。

注意，在用于形成n^-型半導體區(qū)域ex1的離子注入期間，柵電極gt可以用作離子注入阻擋掩膜。另一方面，在用于形成n型半導體區(qū)域nr的離子注入期間，柵電極gt和在其側壁之上的側壁間隔物sw可以用作離子注入阻擋掩膜。因而，n^-型半導體區(qū)域ex1與柵電極gt的漏極側側壁自對準地形成，而n型半導體區(qū)域nr與柵電極gt側壁之上的側壁間隔物sw自對準地形成。因此，在有源區(qū)域actp中的半導體襯底sb中，n^-型半導體區(qū)域ex1被形成為處在側壁間隔物sw下方且與溝道形成區(qū)域(襯底區(qū)域的在柵電極gt正下方的部分)相鄰。另一方面，n型半導體區(qū)域nr形成在距離溝道形成區(qū)域一個與n^-型半導體區(qū)域ex1相對應的距離處的位置，且與n^-型半導體區(qū)域ex1相鄰。n型半導體區(qū)域nr具有比n^-型半導體區(qū)域ex1更高的雜質濃度(n型雜質濃度)并且具有處在比n^-型半導體區(qū)域ex1底表面更深的位置處的底表面。

同樣，在用于形成n^-型半導體區(qū)域ex2的離子注入期間，柵電極ga、gs和gr可以用作離子注入阻擋掩膜。另一方面，在用于形成源極/漏極區(qū)域sd的離子注入期間，柵電極ga、gs和gr和在其相應側壁之上的側壁間隔物sw可以用作離子注入阻擋掩膜。因而，n^-型半導體區(qū)域ex2與柵電極ga、gs和gr的相應側壁自對準地形成，而源極/漏極區(qū)域sd與柵電極ga、gs和gr的相應側壁之上的側壁間隔物sw自對準地形成。因此，在有源區(qū)域acas和acr中的半導體襯底sb中，n^-型半導體區(qū)域ex2被形成為處在相應側壁間隔物sw下方且與溝道形成區(qū)域(襯底區(qū)域的在柵電極gt正下方的部分)相鄰。另一方面，源極/漏極區(qū)域sd中的每個形成在距離溝道形成區(qū)域一個與n^-型半導體區(qū)域ex2相對應的距離處的位置，且與n^-型半導體區(qū)域ex2相鄰。源極/漏極區(qū)域sd中的每個具有比n^-型半導體區(qū)域ex2更高的雜質濃度(n型雜質濃度)并且具有處在比n^-型半導體區(qū)域ex2底表面更深的位置處的底表面。

同樣，在用于形成n^-型半導體區(qū)域ex3的離子注入期間，柵電極gl可以用作離子注入阻擋掩膜。另一方面，在用于形成源極/漏極區(qū)域sdl的離子注入期間，柵電極gl和在其相應側壁之上的側壁間隔物sw可以用作離子注入阻擋掩膜。因而，n^-型半導體區(qū)域ex3與柵電極gl的相應側壁自對準地形成，而源極/漏極區(qū)域sdl與柵電極gl的相應側壁之上的側壁間隔物sw自對準地形成。因此，在有源區(qū)域acl中的半導體襯底sb中，n^-型半導體區(qū)域ex3被形成為處在相應側壁間隔物sw下方且與溝道形成區(qū)域(襯底區(qū)域的在柵電極gl正下方的部分)相鄰。另一方面，源極/漏極區(qū)域sdl中的每個形成在距離溝道形成區(qū)域一個與n^-型半導體區(qū)域ex3相對應的距離處的位置，且與n^-型半導體區(qū)域ex3相鄰。源極/漏極區(qū)域中的每個具有比n^-型半導體區(qū)域ex3更高的雜質濃度(n型雜質濃度)并且具有處在比n^-型半導體區(qū)域ex3的底表面更深的位置處的底表面。

接著，在像素區(qū)域1a中，在有源區(qū)域acg中的半導體襯底sb中通過離子注入來形成p型半導體區(qū)域ph。p型半導體區(qū)域ph具有比p型阱pw1更高的雜質濃度(p型雜質濃度)。另一方面，p型半導體區(qū)域ph的底表面比p型阱pw1淺。因而，在有源區(qū)域acg中的半導體襯底sb中，p型半導體區(qū)域ph形成在p型阱pw1的上部中，以便接觸且電耦合到p型阱pw1。

注意，優(yōu)選地形成p型半導體區(qū)域ph，但是在另一種形式中，也可以省略p型半導體區(qū)域ph的形成。在省略p型半導體區(qū)域ph的形成的情況下，在后面描述的自對準硅化步驟中，有源區(qū)域acg形成在p型阱pw1的上部(頂層部分)中。

在用于形成p型半導體區(qū)域ph的離子注入期間，有源區(qū)域actp、acas、acr和acl被光致抗蝕劑圖案(未示出)覆蓋，使得沒有在其中注入p型雜質。在外圍電路區(qū)域2a中形成p溝道m(xù)isfet的情況下，p型半導體區(qū)域ph也可以在用于形成p溝道m(xù)isfet的源極/漏極區(qū)域(未示出)的離子注入步驟中、與p溝道m(xù)isfet的源極/漏極區(qū)域(未示出)一起形成。在任一情況下，通過向半導體襯底sb離子注入p型雜質來形成p型半導體區(qū)域ph。

接著，如圖29至圖31所示，執(zhí)行注入吸附元素(離子注入im1)的步驟。具體如下地執(zhí)行注入吸附元素的步驟。

即，首先，在半導體襯底sb的主表面上方，使用光刻技術來形成抗蝕劑圖案(光致抗蝕劑圖案)pr1。注意，光刻技術是這樣的技術：通過涂覆方法等在半導體襯底的整個主表面上方形成抗蝕劑膜(光致抗蝕劑膜)，并且曝光/顯影抗蝕劑膜以圖案化抗蝕劑膜，且由此得到想要的抗蝕劑圖案(光致抗蝕劑圖案)?？刮g劑圖案pr1具有暴露像素區(qū)域1a中的有源區(qū)域actp的一部分的開口op1。開口op1包括在平面圖中形成在有源區(qū)域actp中的n型半導體區(qū)域nr。但是，在平面圖中，開口op1既不與n型半導體區(qū)域nw重疊也不與p⁺型半導體區(qū)域pr重疊。n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr被抗蝕劑圖案pr1覆蓋。即，在有源區(qū)域actp中，作為柵電極gt的兩側上的區(qū)域之一的源極側區(qū)域(形成光電二極管pd的區(qū)域)被抗蝕劑圖案pr1覆蓋，而作為柵電極gt的兩側上的區(qū)域中另一個的漏極側區(qū)域(形成n型半導體區(qū)域nr的區(qū)域)沒有被抗蝕劑圖案pr1覆蓋，而是從開口op1暴露。結果，開口op1的側表面具有位于柵電極gt上方的部分。同樣，像素區(qū)域1a中的有源區(qū)域acas、acr和acg被抗蝕劑圖案rp1覆蓋。另外，因為整個外圍電路區(qū)域2a被抗蝕劑圖案rp1覆蓋，所以有源區(qū)域acl也被抗蝕劑圖案rp1覆蓋。

然后，使用抗蝕劑圖案rp1作為離子注入阻擋掩膜，將吸附元素離子注入到半導體襯底sb中。在圖29至圖31中，通過箭頭示意性示出了用于注入吸附元素的離子注入im1。同樣，在圖29至圖31中，通過離子注入im1注入吸附元素的半導體襯底sb的區(qū)域被利用點來加陰影。吸附元素優(yōu)選是碳(c)。在離子注入im1中，可以離子注入碳(c)或碳化合物，例如碳簇(諸如c16hx⁺或c7hx⁺)。

注入的吸附元素所達到的深度可以被設置成例如大約30nm至70nm。注意，注入的吸附元素所達到的深度對應于從有源區(qū)域中的半導體襯底sb的頂表面到其中注入了吸附元素的區(qū)域的底表面的距離(在與半導體襯底sb的主表面基本垂直的方向上的距離)。在注入的吸附元素所達到的深度被設置成例如約50nm的情況下，在半導體襯底sb的其中注入吸附元素的區(qū)域中，吸附元素被引入到距離半導體襯底sb的頂表面大約50nm的深度。注入的吸附元素所達到的深度可以被設置成基本與n型半導體區(qū)域nr(在后面描述的第三實施例中所示的情況下源極/漏極區(qū)域sd中的每個)的深度相同，但是也可以大于或小于n型半導體區(qū)域nr(在后面描述的第三實施例中所示的情況下源極/漏極區(qū)域sd中的每個)的深度。然而，當注入的吸附元素所達到的深度過大時，吸附較淺區(qū)域中的沾污金屬的效果可能會劣化。因而，更優(yōu)選地是注入的吸附元素所達到的深度不會過度增加且被設置成不大于100nm。在半導體襯底sb的其中注入吸附元素的區(qū)域中吸附元素(優(yōu)選為碳)的濃度可以被設置為例如大約2×10²⁰/cm³至1×10²¹/cm³。

因為n型半導體區(qū)域nr在平面圖中包括在開口op1中，當執(zhí)行離子注入im1時，如從圖29所看到的，吸附元素被注入(引入)到n型半導體區(qū)域nr中。另一方面，吸附元素沒有注入到像素區(qū)域1a中的有源區(qū)域actp中形成光電二極管pd的半導體襯底sb區(qū)域(形成n型半導體區(qū)域nw和p⁺型半導體區(qū)域pr的區(qū)域)中。即，在有源區(qū)域actp中，吸附元素沒有注入到位于柵電極gt的兩側之一上的源極側區(qū)域(形成光電二極管pd的區(qū)域)，但是注入到位于柵電極gt的另一側上的漏極側區(qū)域(形成n型半導體區(qū)域nr的區(qū)域)。另外，由于柵電極gt和側壁間隔物sw也可以用作離子注入阻擋掩膜，吸附元素既沒有注入到有源區(qū)域actp中位于柵電極gt正下方的半導體襯底sb的區(qū)域中、也沒有注入到有源區(qū)域actp中位于側壁間隔物sw正下方的半導體襯底sb的區(qū)域中。

另外，在離子注入im1中，抗蝕劑圖案rp1用作離子注入阻擋掩膜。因而，同樣如從圖30和圖31可見，即使當執(zhí)行離子注入im1時，吸附元素也既不注入(引入)到像素區(qū)域1a的有源區(qū)域acas、acr和acg中的半導體襯底sb中，也不注入到外圍電路區(qū)域2a(包括有源區(qū)域acl)中的半導體襯底sb中。

結果，在離子注入im1中，吸附元素選擇性地注入(引入)到n型半導體區(qū)域nr中。

在離子注入im1之后，通過灰化等去除抗蝕劑圖案rp1。

已經針對以下情況給出了描述：其中，在通過離子注入形成了n型半導體區(qū)域nr等之后，執(zhí)行離子注入im1。在其他形式中，也可以先執(zhí)行離子注入im1，然后再通過離子注入形成n型半導體區(qū)域nr等。在這種情況下，合適的是：在形成側壁間隔物sw和帽絕緣膜cp之后執(zhí)行圖29至圖31中的上述步驟(注入吸附元素的步驟)，然后形成n型半導體區(qū)域nr、源極/漏極區(qū)域sd、源極/漏極區(qū)域sdl和p型半導體區(qū)域ph。

接著，執(zhí)行用于激活在先前的離子注入步驟中引入的雜質的退火處理(熱處理)。

經受離子注入的區(qū)域(包括其中注入吸附元素的區(qū)域)通過離子注入已經被非晶化，但是在激活退火處理期間可以再結晶。在其中注入吸附元素的區(qū)域中，引入的吸附元素可以在結晶期間造成應變，這可以形成缺陷。在其中注入吸附元素的區(qū)域中，由此形成的缺陷(吸附位置)俘獲沾污金屬以能夠具有吸附功能。

通過上述的處理步驟，在位于像素區(qū)域1a的半導體襯底sb中形成了光電二極管pd、傳輸晶體管tx、重置晶體管rst、選擇晶體管sel和放大晶體管ami，同時在位于外圍電路區(qū)域2a的半導體襯底sb中形成了外圍晶體管lt作為misfet。

接著，如圖32至圖34所示，使用自對準硅化(自對準硅化物)技術，將金屬硅化物層sc形成在p型半導體區(qū)域ph、n型半導體區(qū)域nr和源極/漏極區(qū)域sd和sdl的相應上部(頂層部分)、柵電極ga、gs、gr和gl的相應上部(頂層部分)等中。金屬硅化物層sc也可以形成在柵電極gt的上部(頂層部分)中，但在圖32中沒有示出。

為了形成金屬硅化物層sc，例如，在半導體襯底sb上方形成用于形成金屬硅化物層的金屬膜，以便覆蓋柵電極ga、gs、gr和gl、側壁間隔物sw和帽絕緣膜cp。然后，通過執(zhí)行熱處理，使金屬膜與p型半導體區(qū)域ph、n型半導體區(qū)域nr和源極/漏極區(qū)域sd和sdl的相應頂層部分以及柵電極ga、gs、gr和gl的相應頂層部分反應，來形成金屬硅化物層(金屬硅化物膜)sc作為金屬-半導體反應層。然后，金屬膜的未反應部分通過濕法刻蝕等被去除。在去除了未反應的金屬膜之后，也可以根據需要使半導體襯底sb經受熱處理。以這種方式，可以形成金屬硅化物層sc。通過形成金屬硅化物層sc，可以減少擴散電阻、接觸電阻等。金屬硅化物層sc可以是鈷硅化物層、鎳硅化物層或鎳鉑硅化物層(摻雜有鉑的鎳硅化物層)。

在形成用于金屬硅化物層的金屬膜之前，也可以形成不需要被硅化的諸如覆蓋硅襯底區(qū)域和柵電極的這種絕緣膜(硅化物阻擋膜)。這防止用于形成金屬硅化物層的金屬膜與被絕緣膜覆蓋的硅襯底區(qū)域和柵電極接觸，使得金屬硅化物層sc不被形成。例如，在諸如覆蓋柵電極gt和帽絕緣膜cp并且暴露p型半導體區(qū)域ph、n型半導體區(qū)域nr、源極/漏極區(qū)域sd和sdl和柵電極ga、gs、gr和gl的這種絕緣膜(硅化物阻擋膜)形成之后，形成用于形成金屬硅化物層的金屬膜并將其進行熱處理。結果，金屬硅化物層sc形成在p型半導體區(qū)域ph、n型半導體區(qū)域nr、源極/漏極區(qū)域sd和sdl和柵電極ga、gs、gr和gl中每個的上部中，但是沒有形成在柵電極gt上方。

接著，如圖35至圖37所示，在半導體襯底sb的主表面(整個主表面)上方，形成層間絕緣膜il1以便覆蓋柵電極ga、gs、gr和gl、側壁間隔物sw和帽絕緣膜cp。層間絕緣膜il1例如由單層二氧化硅膜、包括氮化硅膜和在氮化硅膜上方的二氧化硅膜的多層膜等制成。層間絕緣膜il1可以使用cvd方法等來形成。在沉積層間絕緣膜il1之后，也可以根據需要通過cmp方法來對層間絕緣膜il1的上表面進行拋光以便平坦化。

接著，使用形成在層間絕緣膜il1上方的光致抗蝕劑圖案(未示出)作為刻蝕掩膜，干法刻蝕層間絕緣膜il1以被形成有接觸孔。形成接觸孔以延伸通過層間絕緣膜il1。

接著，在層間絕緣膜il1的接觸孔中，由鎢(w)等制成的導電插塞pg被形成作為耦合導體部分。例如，插塞pg可以如下形成。

為了形成插塞pg，首先，在包括接觸孔的底表面和內壁的層間絕緣膜il4上方形成勢壘導體膜。勢壘導體膜由多層膜制成且可以使用濺射方法等形成，多層膜包括例如鈦膜和形成在鈦膜上方的氮化鈦膜。然后，通過cvd方法等在勢壘導體膜上方形成由鎢膜等制成的主導體膜，以便嵌入在每個接觸孔中。然后，通過cmp方法、回刻蝕方法等去除在接觸孔以外(在層間絕緣膜il1上方)的不需要的主導體膜和不需要的勢壘導體膜。結果，層間絕緣膜il1的上表面被暴露且保留嵌入在層間絕緣膜il1的接觸孔中的勢壘導體膜和主導體膜形成了插塞pg。注意，為了更簡單地在圖35至圖37中圖示，包括在每個插塞pg中的勢壘導體膜和主導體膜被整體示出。插塞pg包括上述的插塞pr1、pr2、pg1、pfd、pa、ps、prg、ptg、pag、psg、pt1和pt2。

接著，如圖38至圖40所示，在嵌入了插塞pg的層間絕緣膜il1上方形成層間絕緣膜il2至il4以及導線m1至m3。

例如，在嵌入了插塞pg的層間絕緣膜il1上方，形成用于導線的導電膜(例如鋁膜)且然后利用光刻技術和刻蝕技術來圖案化，以形成導線m1。插塞pg具有與導線m1的相應下表面接觸的相應上表面，以由此電耦合到導線m1。然后，在層間絕緣膜il1上方，形成層間絕緣膜il2以便覆蓋導線m1。然后，在層間絕緣膜il2中形成通孔，并且使用與用來形成插塞pg的方法相同的方法在通孔中形成導電過孔部分(插塞)v。然后，在層間絕緣膜il2上方，使用與用來形成導線m1的方法相同的方法來形成導線m2。導線m2是第二布線層中的導線。根據需要，導線m1和m2經由設置在導線m1和m2之間的過孔部分v1相互電耦合。然后，在層間絕緣膜il2上方，形成層間絕緣膜il3以便覆蓋導線m2。然后，在層間絕緣膜il3中形成通孔，并且在通孔中，使用與用來形成插塞pg的方法相同的方法來形成導電過孔部分(插塞)v2。然后，在層間絕緣膜il3上方，使用與用來形成導線m1的方法相同的方法來形成導線m3。導線m3是第三布線層中的導線。根據需要，導線m2和m3經由設置在導線m2和m3之間的過孔部分v2相互電耦合。然后，在層間絕緣膜il3上方，形成層間絕緣膜il4以便覆蓋導線m3。

導線m1、m2和m3不限于鋁導線。例如，大馬士革導線(嵌入導線)也可以用作導線m1、m2和m3。另外，已經示出和描述了在半導體襯底sb上方形成三個布線層的情況，但是布線層的數目不限于3。

導線m1、m2和m3被形成為在平面圖中不與光電二極管pd重疊。這旨在防止入射到光電二極管pd上的光不被導線m1、m2和m3阻擋。

接著，在層間絕緣膜il4上方，形成焊盤(焊盤電極或接合焊盤)。在制造的半導體器件(半導體芯片)中，在平面圖中沿著半導體器件(半導體芯片)的外圍設置多個焊盤。因而，在圖38至圖40的橫截面中，沒有示出焊盤。

接著，在層間絕緣膜il4上方，形成鈍化膜(保護膜或絕緣膜)pv以便覆蓋焊盤。注意，上述焊盤的中心部分通過設置在鈍化膜pv中的開口(未示出)而暴露。

接著，向鈍化膜pv上附接作為片上透鏡的微透鏡ml，以便在平面圖中與光電二極管pd中包括的n型半導體區(qū)域nw重疊。注意，在微透鏡ml和鈍化膜pv中的每個之間，還設置了濾色器cf。備選地，也可以根據需要省略濾色器cf和微透鏡ml的附接。

通過上述工藝步驟，可以制造第一實施例中的半導體器件。

圖41是第一實施例的半導體器件的主要部分的平面圖，并且示出與上述圖9中所示相同的二維區(qū)域。在圖41中，虛線示出了上述圖9所示的有源區(qū)域actp、acr、acg和acas，而實線示出了微透鏡ml。在圖41所示的的情況下，微透鏡ml逐個像素地被提供。

當光照射像素pu(見圖1)時，入射光相繼通過微透鏡ml、對可見光透明的鈍化膜pv以及層間絕緣膜il4至il1，以隨后入射在帽絕緣膜cp上。在帽絕緣膜cp中，入射光的反射被抑制，使得足量的入射光入射在光電二極管pd(n型半導體區(qū)域nw)上。在光電二極管pd中，入射光的能量大于硅的帶隙，使得入射光通過光電轉換被吸收以產生空穴-電子對。此時產生的電子聚集在n型半導體區(qū)域nw中。然后，在合適的定時，傳輸晶體管tx被接通。具體來說，向傳輸晶體管tx的柵電極gt施加不小于閾值電壓的電壓。結果，在傳輸晶體管tx的柵電極下方的柵極絕緣膜gf的正下方的溝道形成區(qū)域中形成了溝道區(qū)域(反型層)。這在作為傳輸晶體管tx的源極區(qū)域的n型半導體區(qū)域nw和作為傳輸晶體管tx的漏極區(qū)域的n型半導體區(qū)域nr(浮置擴散部fd)之間提供了電導通。因而，聚集在n型半導體區(qū)域nw中的電子穿過溝道區(qū)域以達到漏極區(qū)域(n型半導體區(qū)域nr)并且從漏極區(qū)域(n型半導體區(qū)域nr)經過插塞pg和導線進行傳播，以被輸入到放大晶體管ami的柵電極ga。

在第一實施例中，已經針對半導體器件是其中光入射在半導體襯底頂表面上的頂照明圖像傳感器的例子進行了說明。但是，第一實施例也可以應用到其中光入射在半導體襯底背表面上的背照明圖像傳感器。這同樣適用于以下所示的第二實施例和第三實施例。

<關于本發(fā)明人的研究>

固態(tài)圖像傳感元件(圖像傳感器)中的缺陷包括所謂的暗時間白斑(白斑缺陷)。造成暗時間白斑的主要因素之一是在制造工藝期間進入到半導體襯底(半導體晶片)的沾污金屬。當在制造工藝期間進入到半導體襯底(半導體晶片)的沾污金屬被混合到像素中包括的光電二極管中時，由于沾污金屬可以形成發(fā)光能級。這種發(fā)光能級位于價帶和導帶之間。即使沒有光照，經由發(fā)光能級也可以形成空穴-電子對，使得產生的電子形成暗電流。當這種暗電流增加時，雖然沒有光照，但是基于信號(噪聲)錯誤發(fā)光(白斑)出現。這種錯誤發(fā)光被稱作暗時間白斑(白斑缺陷)。暗時間白斑的出現導致半導體器件性能的惡化。因而，理想地是最大化地防止出現暗時間白斑。為了抑制或防止暗時間白斑，需要防止在制造工藝期間半導體襯底的金屬沾污或者防止在制造工藝期間已經進入到半導體襯底的沾污金屬混合到像素中包括的光電二極管中。

但是，難以完全防止在制造工藝期間半導體襯底的金屬沾污。為了完全防止在制造工藝期間半導體襯底的金屬沾污，需要嚴格控制制造工藝。另外，制造工藝的自由度明顯被降低，由此增加了半導體器件的制造成本。因而，為了抑制或防止暗時間白斑，需要有效防止在制造工藝期間已經進入到半導體襯底的沾污金屬混合到像素中包括的光電二極管中。

其中半導體襯底的金屬沾污出現的主要工藝步驟包括離子注入步驟。在離子注入步驟中，預定離子種類被加速和注入到半導體襯底中。這時，不僅要注入的離子種類而且其他的離子種類也可以被注入到半導體襯底中。具體來說，在離子注入給定的一價離子種類到半導體襯底中的情況下，當存在數量為一價離子種類數量的大約兩倍的二價離子種類時，二價離子種類難以從離子注入設備中去除且可以被注入到半導體襯底中。類似地，在離子注入給定的一價離子種類到半導體襯底中的情況下，當存在數量為一價離子種類數量的大約三倍的三價離子種類時，三價離子種類難以從離子注入設備中去除且可以被注入到半導體襯底中。具體來說，在離子注入例如as離子(砷離子)的情況下，數量接近as(砷)的整數倍的氟化鎢(例如wfx)也可以被注入到半導體襯底中。

由此，在離子注入步驟中，預定離子種類被加速和注入到半導體襯底中。然而，這時，不僅要注入的離子種類而且不需要的金屬或金屬化合物也可以被注入到半導體襯底中。因此，離子注入容易造成半導體襯底的金屬沾污。

另外，隨著離子注入步驟中劑量變高，由此造成的金屬沾污傾向于更嚴重。這是因為，隨著要注入的離子種類的量(劑量)越大，同時但非特意地注入的沾污金屬的量越大。

因而，在高劑量離子注入步驟中、即用于形成高雜質濃度的半導體區(qū)域的離子注入步驟中，同時但非特意地注入的沾污金屬的量也會增加。因為晶體管的源極/漏極區(qū)域具有相對較高的雜質濃度，在用于形成源極/漏極區(qū)域的離子注入步驟中，劑量相對較高使得非特意地注入的沾污金屬的量往往增加。

bmd(體微缺陷)技術執(zhí)行利用碳(c)的摻雜來提供吸附層且然后形成用于元件形成的外延層，這種bmd技術對于具有較小擴散系數的沾污金屬例如鎢(w)具有較小作用且因此作為針對金屬沾污的措施是不令人滿意的。因此，上述bmd技術針對晶體管的源極/漏極區(qū)域等中注入的沾污金屬不大有效。

考慮到這個問題，本發(fā)明人進行了研究，以找到一種防止在離子注入步驟中引入到半導體襯底中的沾污金屬擴散到光電二極管中的方法。本發(fā)明人已經發(fā)現，為了防止在離子注入步驟中引入到半導體襯底中的沾污金屬擴散到光電二極管中，在離子注入中引入金屬沾污的區(qū)域中引入吸附元素是有效的。作為吸附元素，碳(c)是優(yōu)選的。

在半導體襯底的引入吸附元素的區(qū)域中，可以俘獲例如鎢(w)的沾污金屬且防止沾污金屬的擴散。例如，在其中引入吸附元素的區(qū)域中，由于離子注入吸附元素而在半導體襯底中出現了晶體缺陷、變形等。通過使得晶體缺陷、變形等(吸附位置)來俘獲沾污金屬，可以固定沾污金屬。在其中引入吸附元素的區(qū)域中，通過形成吸附元素和沾污金屬的復合物也可以俘獲沾污金屬且防止沾污金屬的擴散。

然而，作為研究結果，本發(fā)明人已經發(fā)現，在引入了諸如碳(c)的吸附元素的半導體區(qū)域上方形成金屬硅化物層(對應于上述的金屬硅化物層sc)的情況下，由于在半導體區(qū)域中包含的吸附元素，所以所形成的金屬硅化物層的電阻(方塊電阻)增加(參見后面描述的圖59和圖60)。因此得出吸附元素的引入有助于防止沾污金屬的擴散，但是不利之處在于增加了金屬硅化物層的電阻。金屬硅化物層的電阻的增加導致了半導體器件性能的惡化且因此優(yōu)選地在實際中盡可能地避免。因而，在其上方要形成金屬硅化物層的襯底區(qū)域中，當不能預計通過引入吸附元素而獲得的有益效果時，理想地是不引入吸附元素和避免由于吸附元素的引入而導致的金屬硅化物層的電阻的增加。

因此，本發(fā)明人進行了研究發(fā)現其中引入吸附元素的區(qū)域在防止沾污金屬擴散到光電二極管中和防止暗時間白斑方面特別有效。結果，本發(fā)明人已經發(fā)現，在防止沾污金屬擴散到光電二極管pd中和防止暗時間白斑方面，最有效的是將吸附元素引入到其中形成n型半導體區(qū)域nr(浮置擴散部fd)的有源區(qū)域actp的半導體襯底sb的區(qū)域中。理由如下。

即，由于n型半導體區(qū)域nr(浮置擴散部fd)中的n型雜質濃度相對較高，在n型半導體區(qū)域nr的形成期間引入到n型半導體區(qū)域nr中的沾污金屬的量也往往較大。n型半導體區(qū)域nr(浮置擴散部fd)和n型半導體區(qū)域nw相互面對，在它們之間插入有傳輸晶體管tx的溝道形成區(qū)域(對應于在柵電極gt正下方的襯底區(qū)域)。在n型半導體區(qū)域nr和nw之間沒有形成隔離區(qū)域st。即，在n型半導體區(qū)域nr和nw之間存在傳輸晶體管tx的溝道形成區(qū)域，并且在溝道形成區(qū)域中沒有形成隔離區(qū)域st。n型半導體區(qū)域nr和nw通過溝道形成區(qū)域相互連接。結果，當形成n型半導體區(qū)域nr時，引入到n型半導體區(qū)域nr中的沾污金屬通過傳輸晶體管tx的溝道形成區(qū)域往往隨后擴散到光電二極管pd中包括的n型半導體區(qū)域nw中，而沒有被隔離區(qū)域st中斷。因而，為了防止沾污金屬擴散到光電二極管中和防止暗時間白斑，將吸附元素引入到n型半導體區(qū)域nr(浮置擴散部fd)中是有效的。這可以抑制或防止引入到n型半導體區(qū)域nr中的沾污金屬擴散到光電二極管pd中。

在浮置擴散部fd(n型半導體區(qū)域nr)中俘獲(吸附)的沾污金屬，諸如鎢(w)，可能形成能級(發(fā)光能級)并且以與在光電二極管pd中存在沾污金屬的情況中相同的方式來造成暗電流。然而，在圖像傳感器的讀取操作中，浮置擴散部fd的電勢緊接在傳輸晶體管tx接通之前被讀取。因而，在浮置擴散部fd中由于諸如鎢(w)的沾污金屬導致的暗電流部分作為輸出信號被抵消。這樣防止了在浮置擴散部fd(n型半導體區(qū)域nr)中俘獲的諸如鎢(w)的沾污金屬造成暗時間白斑。

本發(fā)明人還發(fā)現，在防止沾污金屬擴散到光電二極管pd和防止暗時間白斑方面，將吸附元素引入到其中形成源極/漏極區(qū)域sd的有源區(qū)域acas和acr的半導體襯底sb的區(qū)域中也是有效的。理由如下。

即，由于源極/漏極區(qū)域sd的n型雜質濃度相對較高，在源極/漏極區(qū)域sd的形成期間引入到源極/漏極區(qū)域sd中的沾污金屬的量也往往較大。但是，在有源區(qū)域acas和acr中的每個和有源區(qū)域actp之間存在隔離區(qū)域st。因而，沾污金屬從源極/漏極區(qū)域sd到光電二極管pd的擴散在一定程度上被插入在其之間的隔離區(qū)域st中斷。因此，可以考慮到：沾污金屬從源極/漏極區(qū)域sd到光電二極管pd的擴散，比沾污金屬從n型半導體區(qū)域nr(浮置擴散部fd)到光電二極管pd的擴散可能要少可能地發(fā)生。但是，在有源區(qū)域acas和acr中的每個和有源區(qū)域actp之間的空間相對較小。因而，即使當在其之間存在隔離區(qū)域st時，在一定程度上也會發(fā)生沾污金屬從源極/漏極區(qū)域sd到光電二極管pd的擴散。因此，為了防止沾污金屬擴散到光電二極管pd和防止暗時間白斑，將吸附元素引入到源極/漏極區(qū)域sd中是有效的。這可以抑制或防止引入到源極/漏極區(qū)域sd的沾污金屬擴散到光電二極管pd中。

然而，與將吸附元素引入到源極/漏極區(qū)域sd相比，將吸附元素引入到n型半導體區(qū)域nr(浮置擴散部fd)可以更顯著地增強防止沾污金屬擴散到光電二極管pd和防止暗時間白斑的效果。這是因為，由于隔離區(qū)域st存在于每個源極/漏極區(qū)域sd和光電二極管pd之間，而不存在于n型半導體區(qū)域nr和光電二極管pd之間，沾污金屬從n型半導體區(qū)域nr到光電二極管pd的擴散比沾污金屬從源極/漏極區(qū)域sd到光電二極管pd的擴散更容易發(fā)生。

另一方面，形成在外圍電路區(qū)域2a中的外圍晶體管(lt)沒有形成在其中以陣列形成布置包括光電二極管pd的像素(pu)的像素區(qū)域(1a)中，且用于外圍晶體管(lt)的有源區(qū)域(acl)遠離光電二極管pd。換句話說，用于外圍晶體管(lt)的有源區(qū)域(acl)和光電二極管pd之間的距離大于有源區(qū)域acr和acas與光電二極管pd之間的距離。因而，沾污金屬從用于外圍晶體管(lt)的源極/漏極區(qū)域(sdl)到光電二極管pd的擴散很少發(fā)生。因而，不管吸附元素是否被引入到形成用于外圍晶體管(lt)的源極/漏極區(qū)域(sdl)的區(qū)域中，沾污金屬從用于外圍晶體管(lt)的源極/漏極區(qū)域(sdl)到光電二極管pd的擴散基本保持不變，很少影響暗時間白斑的發(fā)生率。

另外，作為研究結果，本發(fā)明人發(fā)現，不管是否引入吸附元素到有源區(qū)域acg中的半導體襯底sb(p型半導體區(qū)域ph或p型阱pw1)，都幾乎不會影響暗時間白斑的發(fā)生率(參見稍后描述的圖58)。

即，在諸如n型半導體區(qū)域nr(浮置擴散部fd)或源極/漏極區(qū)域sd的n型半導體區(qū)域中，引入諸如碳(c)的吸附元素實現了抑制或防止非特意引入在n型半導體區(qū)域中的沾污金屬擴散到光電二極管pd中以及減少暗時間白斑的發(fā)生率(參見后面描述的圖58)。然而，在p型半導體區(qū)域中，即使當引入諸如碳(c)的吸附元素時，也很難獲得減少暗時間白斑的發(fā)生率(參見后面描述的圖58)的效果。

可以想到的即使當引入諸如碳(c)的吸附元素時也很難獲得減少暗時間白斑的發(fā)生率的效果的原因在于：與在用于形成n型半導體區(qū)域的n型雜質的離子注入期間相比，例如在離子注入用于形成p型半導體區(qū)域的p型雜質期間，不太容易引入沾污金屬。在這種情況下，在p型半導體區(qū)域中沾污金屬的量較少，使得無論是否引入諸如碳(c)的吸附元素，沾污金屬從p型半導體區(qū)域到光電二極管pd的擴散都基本保持不變，很少影響暗時間白斑的發(fā)生率。另一個可以想到的理由在于，諸如碳(c)的吸附元素與諸如硼(b)的p型雜質組合且因而沾污金屬不太容易被俘獲。在這種情況下，將諸如碳(c)的吸附元素引入到p型半導體區(qū)域中的效果降低。不管是否引入了吸附元素，沾污金屬從p型半導體區(qū)域到光電二極管pd的擴散都基本保持不變，很少影響暗時間白斑的發(fā)生率。在任一情況下，有源區(qū)域acg中的半導體襯底sb(p型半導體區(qū)域ph或p型阱pw1)是p型半導體區(qū)域，且即使在其中引入吸附元素時，也很少影響暗時間白斑的發(fā)生率(見后面描述的圖58)。

基于本發(fā)明人的發(fā)現，在第一實施例中的半導體器件中，如下地設置其中引入了吸附元素的區(qū)域。

<關于主要特性特征>

第一實施例的主要特性特征中的一個在于，將諸如碳(c)的吸附元素引入到n型半導體區(qū)域nr(浮置擴散部fd)中，但是不引入到有源區(qū)域acg的半導體襯底sb中。

由于光電二極管pd和傳輸晶體管tx形成在相同有源區(qū)域actp中，在平面圖中n型半導體區(qū)域nr(浮置擴散部fd)和光電二極管pd通過其中沒有形成隔離區(qū)域st的區(qū)域(對應于溝道形成區(qū)域)相互連接。因而，如上所述，在n型半導體區(qū)域nr的形成期間引入到n型半導體區(qū)域nr中的沾污金屬易于擴散到光電二極管pd包括的n型半導體區(qū)域nw中，而沒有被隔離區(qū)域st中斷。

相比之下，在第一實施例中，諸如碳(c)的吸附元素引入到最有可能有助于沾污金屬擴散到光電二極管pd中的n型半導體區(qū)域nr(浮置擴散部fd)中。因而，可以抑制或防止在n型半導體區(qū)域nr中引入的沾污金屬(例如鎢)擴散到光電二極管pd中。這可以防止沾污金屬擴散到光電二極管pd中且因此減少暗時間白斑的出現幾率以及暗時間白斑的發(fā)生率。因此，可以提高半導體器件的性能。

同樣如上所述，不管是否引入吸附元素到有源區(qū)域acg的半導體襯底sb(p型半導體區(qū)域ph或p型阱pw1)中，都基本不會影響暗時間白斑的發(fā)生率。另外，如上所述，在其中引入吸附元素的襯底區(qū)域上方形成金屬硅化物層(sc)的情況下，諸如碳(c)的吸附元素的引入導致金屬硅化物層(sc)的電阻的增加。因而，在第一實施例中，在有源區(qū)域acg的半導體襯底sb(p型半導體區(qū)域ph或p型阱pw1)中沒有引入諸如碳(c)的吸附元素。

與第一實施例不同，在吸附元素被引入到有源區(qū)域acg的半導體襯底sb中的情況下，雖然無法預計暗時間白斑的發(fā)生率的減少，但是在有源區(qū)域acg中的半導體襯底sb上方形成的金屬硅化物層sc的電阻增加。在第一實施例中，通過不在有源區(qū)域acg中的半導體襯底sb中引入諸如碳(c)的吸附元素，可以避免在有源區(qū)域acg中的半導體襯底sb上方形成的金屬硅化物層sc的電阻增加(由于吸附元素的引入而導致的電阻增加)。這可以提高半導體器件的性能。

因此，在第一實施例中，將諸如碳(c)的吸附元素引入到最有可能有助于沾污金屬擴散到光電二極管pd中的n型半導體區(qū)域nr中。另一方面，不將諸如碳(c)的吸附元素引入到有源區(qū)域acg中的半導體襯底sb中，其中即使在引入吸附元素時也會很少預計暗時間白斑的發(fā)生率的減少。這樣可以可靠地減少沾污金屬擴散到光電二極管pd中且由此有效地減少暗時間白斑的發(fā)生率。這樣也可以避免在有源區(qū)域acg中的半導體襯底sb上方形成的金屬硅化物層sc的電阻增加。結果，可以有效地實現暗時間白斑的發(fā)生率的減少以及金屬硅化物層sc的電阻的減少。因此，可以提高半導體器件的性能。

此外將給出關于第一實施例的其它特性特征的進一步描述。

在第一實施例中，在形成光電二極管pd的有源區(qū)域acg中的半導體襯底sb的區(qū)域中，沒有引入諸如碳(c)的吸附元素。這防止光電二極管pd受到諸如碳(c)的吸附元素的不利影響并且允許光電二極管pd保持優(yōu)秀特性。因此，可以提高半導體器件的性能且還可以提高半導體器件的可靠性。

另外，在第一實施例中，在放大晶體管ami、選擇晶體管sel和重置晶體管rst的相應源極/漏極區(qū)域sd中，沒有引入諸如碳(c)的吸附元素。從另一角度而言，在形成放大晶體管ami和選擇晶體管sel的有源區(qū)域acas中的半導體襯底sb中以及在形成重置晶體管rst的有源區(qū)域acr中的半導體襯底sb中，沒有引入諸如碳(c)的吸附元素。這可以避免形成在源極/漏極區(qū)域sd中每個上方的金屬硅化物層sc的電阻增加(由于引入吸附元素導致的電阻增加)。結果，可以提高半導體器件的性能。

另外，在第一實施例中，在外圍電路區(qū)域2a中的外圍晶體管(lt)的源極/漏極區(qū)域(sdl)中，沒有引入諸如碳(c)的吸附元素。從另一角度而言，在形成外圍晶體管(lt)的外圍電路區(qū)域2a中的有源區(qū)域(acl)中的半導體襯底sb中，沒有引入諸如碳(c)的吸附元素。這可以避免形成在外圍晶體管(lt)的源極/漏極區(qū)域(sdl)中每個上方的金屬硅化物層sc的電阻增加(由于引入吸附元素導致的電阻增加)。結果，可以提高半導體器件的性能。

注意，用語“引入吸附元素”表示“特意引入吸附元素(特意摻雜有吸附元素)”并且用語“沒有引入吸附元素”表示“不是特意地引入吸附元素(未特意地摻雜有吸附元素)”。因而，在沒有引入吸附元素的半導體襯底sb的區(qū)域中，根本不包含吸附元素，或者即使在非特意地包含吸附元素時，吸附元素的量也極小且小于1×10¹⁵/cm³。另一方面，在半導體襯底sb中，其中引入吸附元素的區(qū)域中的濃度(吸附元素的濃度)充分大于其中沒有引入吸附元素的區(qū)域中的濃度(吸附元素的濃度)。具體來說(優(yōu)選地)，引入吸附元素的區(qū)域中的濃度(吸附元素的濃度)不小于1×10²⁰/cm³，且更優(yōu)選地，大約2×10²⁰/cm³至1×10²¹/cm³。

(第二實施例)

圖42和圖43是第二實施例的半導體器件的主要部分的平面圖。圖44至圖46是第二實施例的半導體器件的主要部分的橫截面圖。圖42對應于上述的圖6。圖43對應于上述的圖10。圖44對應于上述的圖14。圖45對應于上述的圖15。圖46對應于上述的圖16。注意上述的圖4、圖5、圖8和圖9的平面圖以及上述圖11至圖13的橫截面圖也在第二實施例中使用。

以上述圖6和圖10相同的方式，在圖42和圖43中，也用實線示出了有源區(qū)域(acr、acg、actp和acas))的相應外圍位置，陰影示出了引入吸附元素的區(qū)域(對應于參考標記ge表示的區(qū)域)，虛線示出柵電極(gr、gt、ga和gs)的相應位置。

第二實施例中的半導體器件具有上述圖11至圖13和圖44至圖46中所示的橫截面結構。以與上述圖14至圖16相同的方式，也省略了上述圖11至圖13中所示的半導體襯底sb中形成的半導體區(qū)域和半導體襯底中每個的斜陰影線，而利用點對引入吸附元素的區(qū)域(對應于參考標記ge表示的區(qū)域)加以陰影。通過結合參考上述的圖11至圖13以及圖44至圖46，可以容易地識別其中引入吸附元素的半導體襯底sb的區(qū)域。

第二實施例中的半導體器件與上述第一實施例中的半導體器件的不同之處在于：在源極/漏極區(qū)域sd中引入諸如碳(c)的吸附元素。

即，在上述的第一實施例中，諸如碳(c)的吸附元素既沒有引入在其中形成放大晶體管ami和選擇晶體管sel的有源區(qū)域acas中的半導體襯底sb中，也沒有引入在其中形成重置晶體管rst的有源區(qū)域acr中的半導體襯底sb中。因而，在上述的第一實施例中，在放大晶體管ami、選擇晶體管sel和重置晶體管rst的相應源極/漏極區(qū)域sd中，沒有引入諸如碳(c)的吸附元素。

相比之下，在第二實施例中，如從上述的圖42至圖46以及圖4、圖5、圖8和圖9和圖11至圖13所見，在放大晶體管ami、選擇晶體管sel和重置晶體管rst的相應源極/漏極區(qū)域sd中引入諸如碳(c)的吸附元素。

第二實施例的半導體器件其它方面基本與上述第一實施例中的半導體器件相同。

因而，以與上述第一實施例相同的方式，在第二實施例中，在有源區(qū)域actp中的半導體襯底sb的n型半導體區(qū)域nr(浮置擴散部fd)中也引入諸如碳(c)的吸附元素。以與上述第一實施例相同的方式，在第二實施例中，在形成光電二極管pd的有源區(qū)域actp中的n型半導體襯底sb的區(qū)域中也沒有引入諸如碳(c)的吸附元素。以與上述第一實施例相同的方式，在第二實施例中，在用于提供接地電勢(gnd)的有源區(qū)域acg的半導體襯底sb中也沒有引入諸如碳(c)的吸附元素。以與上述第一實施例相同的方式，在第二實施例中，在外圍電路區(qū)域2a中的外圍晶體管(lt)的源極/漏極區(qū)域(sdl)中也沒有引入諸如碳(c)的吸附元素。從另一角度而言，在形成了外圍晶體管(lt)的外圍電路區(qū)域2a中的有源區(qū)域(acl)的半導體襯底sb中，沒有引入諸如碳(c)的吸附元素。

圖47至圖49是在制造工藝期間第二實施例的半導體器件的主要部分的橫截面圖。圖47至圖49分別對應于上述的圖29至圖31且對應于上述的圖29至圖31中的相同工藝階段。

第二實施例中的半導體器件的制造工藝與上述第一實施例中的半導體器件的制造工藝的不同之處在于：在執(zhí)行上述離子注入im1時用作離子注入阻擋掩膜的抗蝕劑圖案rp1的布局。

即，在上述第一實施例中，像素區(qū)域1a中的有源區(qū)域acas和acr被抗蝕劑圖案rp1覆蓋。相比之下，在第二實施例中，像素區(qū)域1a中的有源區(qū)域acas和acr沒有被抗蝕劑圖案rp1覆蓋。即，在第二實施例中，抗蝕劑圖案rp1被提供有在平面圖中包括有源區(qū)域acas的開口op2以及在平面圖中包括有源區(qū)域acr的開口op3。第二實施例與上述第一實施例相同之處在于抗蝕劑圖案rp1具有上述開口op1。第二實施例與上述第一實施例相同之處還在于：有源區(qū)域acg被抗蝕劑圖案rp1覆蓋，并且外圍電路區(qū)域2a(包括有源區(qū)域acl)被抗蝕劑圖案rp1覆蓋。

同樣在第二實施例中，使用抗蝕劑圖案rp1作為離子注入阻擋掩膜，以與上述第一實施例相同的方式來執(zhí)行離子注入im1。以與上述圖29至圖31相同的方式，在圖47至圖49中，也利用點對引入了吸附元素的區(qū)域加陰影。

關于離子注入im1，第二實施例和第一實施例的區(qū)別在于：由于在執(zhí)行離子注入im1時，抗蝕劑圖案rp1不僅具有開口op1還具有開口op2和op3，吸附元素不僅注入(引入)到有源區(qū)域actp中的n型半導體區(qū)域nr，還注入到有源區(qū)域acas和acr中的源極/漏極區(qū)域sd。注意，由于柵電極ga、gs和gr以及在其相應側壁之上的側壁間隔物sw也可以用作離子注入阻擋掩膜，吸附元素既沒有注入到位于柵電極ga、gs和gr正下方的、有源區(qū)域acas和acr中的半導體襯底sb的區(qū)域中，也沒有注入到位于側壁間隔物sw正下方的、有源區(qū)域acas和acr中的半導體襯底sb的區(qū)域中。因而，在第二實施例的離子注入im1中，吸附元素被選擇性注入(引入)到n型半導體區(qū)域nr和源極/漏極區(qū)域sd。

第二實施例的半導體器件的制造工藝其它方面基本與上述第一實施例中的半導體器件的制造工藝相同。因而，本文省略了對其的重復描述。

在第二實施例中，也可以獲得上述第一實施例中的效果。但是，根據吸附元素是否引入在源極/漏極區(qū)域sd中，第二實施例獲得的效果與第一實施例的不同，如下文所示。

即，如以上在第一實施例中所述，可以考慮到：通過向源極/漏極區(qū)域sd引入吸附元素、而不是向n型半導體區(qū)域nr(浮置擴散部fd)引入吸附元素，防止沾污金屬擴散到光電二極管pd中和防止暗時間白斑的效果可以減少到更低。這是因為，由于隔離區(qū)域st沒有存在于n型半導體區(qū)域nr和光電二極管pd之間，而是存在于源極/漏極區(qū)域sd的每個和光電二極管pd之間，所以與沾污金屬從n型半導體區(qū)域nr向光電二極管pd的擴散相比，沾污金屬從源極/漏極區(qū)域sd向光電二極管pd的擴散出現更少。

因而，在上述第一實施例中，吸附元素被選擇性地引入到其中預計可以最大可能實現防止暗時間白斑效果的n型半導體區(qū)域nr，但是沒有引入到有源區(qū)域acas、acr、acg和acl中的半導體襯底sb中。這可以避免形成在有源區(qū)域acas、acr、acg和acl中的半導體襯底sb上方的金屬硅化物層sc的電阻增加。結果，可以減少除了形成在n型半導體區(qū)域nr上方的金屬硅化物層sc以外的每個金屬硅化物層sc的電阻，即在有源區(qū)域actp、acas、acr、acg和acl中的半導體襯底sb上方形成的金屬硅化物層sc之中的、在有源區(qū)域acas、acr、acg和acl中的半導體襯底sb上方形成的金屬硅化物層sc。因而，上述第一實施例中所示的情況的優(yōu)勢在于最小化(減少)金屬硅化物層sc的電阻，同時減少沾污金屬朝著光電二極管pd的擴散并且有效減少暗時間白斑的發(fā)生率。因此，當金屬硅化物層sc的電阻要被最小化(減少)時，上述的第一實施例比第二實施例有優(yōu)勢。

另一方面，在第二實施例中，吸附元素不僅選擇性地引入在預計最有可能獲得防止暗時間白斑效果的n型半導體區(qū)域nr(浮置擴散部fd)中，還引入在預計也可以獲得防止暗時間白斑效果的源極/漏極區(qū)域sd中。因而，在第二實施例中在每個源極/漏極區(qū)域sd上方形成的金屬硅化物層sc的電阻比在上述的第一實施例中高。然而，在第二實施例中減少沾污金屬擴散到光電二極管pd中的效果和減少暗時間白斑的發(fā)生率的效果比在上述第一實施例中要高。因此，當要最小化暗時間白斑的發(fā)生率時，第二實施例比上述第一實施例有優(yōu)勢。

因而，當要最小化暗時間白斑的發(fā)生率時，適于使用第二實施例。另一方面，當想要同時獲得暗時間白斑的發(fā)生率減少以及盡可能獲得金屬硅化物層sc的電阻減少時，適于使用上述第一實施例。

(第三實施例)

圖50和圖51是第三實施例中的半導體器件的主要部分的平面圖。圖52至圖54是第三實施例中的半導體器件的主要部分的橫截面圖。圖50對應于上述的圖6和圖42。圖51對應于上述的圖10和圖43。圖52對應于上述的圖14和圖44。圖53對應于上述的圖15和圖45。圖54對應于上述的圖16和圖46。注意，上述的圖4、圖5、圖8和圖9的平面圖以及上述的圖11至圖13的橫截面圖也在第三實施例中使用。

以與上述圖6、圖10、圖42和圖43相同的方式，在圖50和圖51中，也用實線示出了有源區(qū)域(acr、acg、actp和acas)的相應外圍位置，陰影示出了其中引入吸附元素的區(qū)域(對應于參考標記ge表示的區(qū)域)，虛線示出柵電極(gr、gt、ga和gs)的相應位置。

第三實施例中的半導體器件具有上述圖11至圖13和圖52至圖54中所示的橫截面結構。以與上述圖14至圖16以及圖47至圖49相同的方式，在圖52至圖54中，也省略了上述圖11至圖13中所示的半導體襯底sb中形成的半導體區(qū)域和半導體襯底中每個的斜陰影線，而利用點對引入吸附元素的區(qū)域(對應于參考標記ge表示的區(qū)域)加以陰影。通過結合參考上述的圖11至圖13以及圖52至圖54，可以容易地識別其中引入吸附元素的半導體襯底sb的區(qū)域。

第三實施例中的半導體器件與上述第二實施例中的半導體器件的不同之處在于：沒有在n型半導體區(qū)域nr(浮置擴散部fd)中引入諸如碳(c)的吸附元素。

即，在上述的第一實施例和第二實施例中，在n型半導體區(qū)域nr(浮置擴散部fd)中引入諸如碳(c)的吸附元素。相比之下，在第三實施例中，如從上述的圖50至圖54以及圖4、圖5、圖8、圖9以及圖11至圖13可見，在n型半導體區(qū)域nr(浮置擴散部fd)中沒有引入諸如碳(c)的吸附元素。從另一角度而言，在第三實施例中，在有源區(qū)域actp中的半導體襯底sb中沒有引入諸如碳(c)的吸附元素。

第三實施例的半導體器件的其它方面基本與上述第二實施例中的半導體器件相同。

因而，以與上述第二實施例相同的方式，在第三實施例中，在放大晶體管ami、選擇晶體管sel和重置晶體管rst的相應源極/漏極區(qū)域sd中也引入諸如碳(c)的吸附元素。以與上述第二實施例相同的方式，在第三實施例中，在用于提供接地電勢(gnd)的有源區(qū)域acg的半導體襯底sb中也沒有引入諸如碳(c)的吸附元素。以與上述第二實施例相同的方式，在第三實施例中，在外圍電路區(qū)域2a中的外圍晶體管(lt)的源極/漏極區(qū)域(sdl)中也沒有引入諸如碳(c)的吸附元素。從另一角度而言，在形成了外圍晶體管(lt)的外圍電路區(qū)域2a中的有源區(qū)域(acl)中的半導體襯底sb中沒有引入諸如碳(c)的吸附元素。

圖55至圖57是在制造工藝期間第三實施例的半導體器件的主要部分的橫截面圖。圖55至圖57分別對應于上述的圖29至圖31(或對應于上述的圖47至圖49)且對應于上述的圖29至圖31中(或對應于上述的圖47至圖49)的相同工藝階段。

第三實施例中的半導體器件的制造工藝與上述第一實施例和第二實施例中每個的制造工藝的不同之處在于：在執(zhí)行上述離子注入im1時用作離子注入阻擋掩膜的抗蝕劑圖案rp1的布局。

即，在上述第一實施例中，抗蝕劑圖案rp1具有開口op1，而在上述第二實施例中，抗蝕劑圖案rp1具有開口op1、op2和op3。然而，在第三實施例中，抗蝕劑圖案rp1具有開口op2和op3，但是不具有開口op1。因而，在第三實施例中，像素區(qū)域1a中的有源區(qū)域actp被抗蝕劑圖案rp1覆蓋。第三實施例中的抗蝕劑圖案rp1與上述的第二實施例中的抗蝕劑圖案rp1相同，除了第三實施例中的抗蝕劑圖案rp1不具有開口op1。

同樣在第三實施例中，使用抗蝕劑圖案rp1作為離子注入阻擋掩膜，以與上述第一實施例和第二實施例相同的方式來執(zhí)行離子注入im1。以與上述圖29至圖31以及圖47至圖49相同的方式，在圖55至圖57中，也利用點對通過離子注入im1注入吸附元素的半導體襯底sb的區(qū)域加陰影。

關于離子注入im1，第三實施例與上述第二實施例的區(qū)別在于：由于在第三實施例中抗蝕劑圖案rp1不具有開口op1，吸附元素沒有被注入(引入)到有源區(qū)域actp中的n型半導體區(qū)域nr中。第三實施例在其它方面與上述第二實施例相同。因而，以與上述第二實施例相同的方式，在第三實施例中抗蝕劑圖案pr1也具有開口op2和op3。因此，當執(zhí)行離子注入im1時，如從圖55至圖57可見，吸附元素被注入(引入)到有源區(qū)域acas和acr的源極/漏極區(qū)域sd中。結果，在第三實施例中，在離子注入im1中，吸附元素被選擇性注入(引入)到源極/漏極區(qū)域sd中。

第三實施例的半導體器件的制造工藝的其它方面基本與上述第二實施例中的半導體器件的制造工藝相同。因而，本文省略了對其的重復描述。

第三實施例中，也可以獲得上述第一實施例和第二實施例中的效果。但是，由于諸如碳(c)的吸附元素沒有引入在n型半導體區(qū)域nr(浮置擴散部fd)中，而是引入在源極/漏極區(qū)域sd中，第三實施例獲得的效果與上述第一實施例和第二實施例的不同，如下文所示。

即，如以上在第一實施例和第二實施例所述，可以考慮到：與通過向n型半導體區(qū)域nr(浮置擴散部fd)引入吸附元素相比，通過向源極/漏極區(qū)域sd引入吸附元素，防止沾污金屬擴散到光電二極管pd中和防止暗時間白斑的效果可以減少到更低。因而，通過向源極/漏極區(qū)域sd引入吸附元素可以獲得減少沾污金屬擴散到光電二極管pd中和減少暗時間白斑發(fā)生率的效果。但是，效果明顯比上述第二實施例低且比上述第一實施例略低。

另外，在第三實施例中，通過向源極/漏極區(qū)域sd引入吸附元素，形成在每個源極/漏極區(qū)域sd上方的金屬硅化物層sc的電阻增加。另一方面，在上述的第一實施例中，通過向n型半導體區(qū)域nr引入吸附元素，形成在n型半導體區(qū)域nr上方的金屬硅化物層sc的電阻增加。因而，斑點的數目在第三實施例中比在上述的第一實施例中要大，在該斑點中存在金屬硅化物層sc，該金屬硅化物層sc由于吸附元素的引入而具有增加的電阻。因而，金屬硅化物層sc的增加的電阻(由于吸附元素的引入而導致增加的電阻)的影響在第三實施例中比在上述第一實施例中要大。

因此，在要最小化暗時間白斑的發(fā)生率的情況下，上述第二實施例比上述第一實施例和第三實施例有優(yōu)勢。另一方面，在想要有效減少暗時間白斑的發(fā)生率同時最小化(減少)金屬硅化物層sc的電阻的情況下，上述第一實施例比上述第二實施例和第三實施例有優(yōu)勢。

圖58至圖60示出本發(fā)明人執(zhí)行的實驗結果。

圖58是示出樣本1至樣本4中的暗時間白斑的發(fā)生率的檢查結果的圖。圖58中的縱軸對應于暗時間白斑的發(fā)生率，其已經相對于樣本1中的暗時間白斑的發(fā)生率進行了歸一化。圖59是示出在樣本1至樣本4中的有源區(qū)域acg中的半導體襯底sb上方(即在p型半導體區(qū)域上方)形成的金屬硅化物層(sc)的相應電阻(方塊電阻)的圖。圖60是示出在樣本1至樣本4中的源極/漏極區(qū)域sd上方(即在n型半導體區(qū)域上方)形成的金屬硅化物層(sc)的相應電阻(方塊電阻)的圖。

圖58至圖60中的樣本1對應于在有源區(qū)域acg中的半導體襯底sb、源極/漏極區(qū)域sd、n型半導體區(qū)域nr(浮置擴散部fd)中都沒有引入諸如碳(c)的吸附元素的情況。樣本1對應于第一比較例子。圖58至圖60中所示樣本2對應于以下情況：既沒有在n型半導體區(qū)域nr(浮置擴散部fd)中也沒有在源極/漏極區(qū)域sd中引入諸如碳(c)的吸附元素，而是在有源區(qū)域acg中的半導體襯底sb中引入諸如碳(c)的吸附元素。樣本2對應于第二比較例子。圖58至圖60中所示樣本3對應于以下情況：既沒有在n型半導體區(qū)域nr(浮置擴散部fd)中也沒有在有源區(qū)域acg中的半導體襯底sb中引入諸如碳(c)的吸附元素，而是在源極/漏極區(qū)域sd中引入。樣本3對應于第三實施例。圖58至圖60中所示樣本4對應于以下情況：沒有在有源區(qū)域acg中的半導體襯底sb中引入諸如碳(c)的吸附元素，而是在源極/漏極區(qū)域sd和n型半導體區(qū)域nr(浮置擴散部fd)的每一個中引入。樣本4對應于第二實施例。

參考圖59和圖60的圖帶來以下發(fā)現。

即，在樣本1和樣本2中，暗時間白斑的發(fā)生率基本相同。通過以上描述，可以看出：即使當在有源區(qū)域acg中的半導體襯底sb中引入諸如碳(c)的吸附元素時，也很少可以獲得減少暗時間白斑發(fā)生率的效果。相比于樣本1和樣本2，在樣本3中，暗時間白斑的發(fā)生率顯著減少，而在樣本4中，暗時間白斑的發(fā)生率進一步減少。通過以上描述，可以看出：將諸如碳(c)的吸附元素引入到n型半導體區(qū)域nr(浮置擴散部fd)中和將諸如碳(c)的吸附元素引入到源極/漏極區(qū)域sd中，具有減少暗時間白斑的發(fā)生率的效果。

參考圖59和圖60的圖帶來以下發(fā)現。

即，如圖59所示，與其中諸如碳(c)的吸附元素沒有引入到有源區(qū)域acg的半導體襯底sb中的樣本1、樣本3和樣本4中的每個相比，在碳(c)作為吸附元素引入到有源區(qū)域acg中的半導體襯底sb中的樣本2中，形成在有源區(qū)域acg中的半導體襯底sb上方的金屬硅化物層(sc)的電阻顯著增加。另外，如圖60所示，與其中諸如碳(c)的吸附元素沒有引入到源極/漏極區(qū)域sd中的樣本1和樣本2中的每個相比，在碳(c)作為吸附元素被引入到源極/漏極區(qū)域sd中的樣本3和樣本4中，形成在源極/漏極區(qū)域sd中每個上方的金屬硅化物層(sc)的電阻顯著增加。通過以上描述，可以看出：在引入諸如碳(c)的吸附元素的半導體區(qū)域上方形成金屬硅化物層(sc)的情況下，由于包含在半導體區(qū)域中的吸附元素，所形成的金屬硅化物層的電阻增加。

基于這些發(fā)現，在第一實施例至第三實施例中，通過引入吸附元素到源極/漏極區(qū)域sd和n型半導體區(qū)域nr(浮置擴散部fd)中的任意一個或二者中，可以預計暗時間白斑的發(fā)生率的減少，因而引入諸如碳(c)的吸附元素以獲得暗時間白斑的發(fā)生率的減少。另一方面，在引入吸附元素很少影響暗時間白斑發(fā)生率的有源區(qū)域acg中沒有引入諸如碳(c)的吸附元素，以避免形成在有源區(qū)域acg上方的金屬硅化物層sc的電阻增加(由于引入吸附元素造成的電阻增加)。因此，可以同時獲得暗時間白斑發(fā)生率的減少和金屬硅化物層sc的電阻減少。因此，可以提高半導體器件的性能。

雖然至此已經基于實施例具體描述了本發(fā)明人實現的本發(fā)明，但是本發(fā)明不限于上述實施例。應理解，可以在不離開本發(fā)明的主旨的情況下在其范圍內進行各種改變和改型。