本發(fā)明涉及封裝電極，特別是用于芯片封裝的電極以及使用該電極的芯片封裝結(jié)構(gòu)。

背景技術(shù)：

在功率芯片在應(yīng)用時一方面需要良好的散熱，另一方面在溫度上升及下降循環(huán)或沖擊等熱疲勞測試時由于散熱電極的熱膨脹系數(shù)與芯片不匹配時將會使得芯片產(chǎn)生損傷而失效。

傳統(tǒng)的芯片封裝在芯片的兩邊焊接有兩個銅電極，整體再采用陶瓷或塑封而成。由于銅的散熱及導(dǎo)電均較好，但其熱膨脹系數(shù)較高，在溫度循環(huán)(-40℃-85℃)或溫度沖擊等熱疲勞測試時很容易將芯片拉扯損傷。采用銅作為電極其散熱與溫度循環(huán)或溫度沖擊等熱疲勞性能不能夠兼容。因此，需要開發(fā)一種芯片封裝電極，防止在溫度循環(huán)過程中芯片損傷而失效。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種用于芯片封裝的電極，以解決芯片在溫度循環(huán)或溫度沖擊等熱疲勞過程中被電極拉扯導(dǎo)致?lián)p傷的問題。

為實現(xiàn)以上目的，本發(fā)明提供一種用于芯片封裝的電極，該電極包括：

第一基體材料，該第一基體材料的熱膨脹系數(shù)范圍為0-12×10^-6/℃；以及

第二基體材料，該第二基體材料為導(dǎo)電材料且該第二基體材料的熱導(dǎo)率范圍為60-600W/m﹒k；

其中該第一基體材料與該第二基體材料混合形成復(fù)合材料，或者該第一基體材料和該第二基體材料中的一者嵌設(shè)于另一者的一個或多個部位形成電極。

進一步，該電極的第一表面露出該第一基體材料以及該第二基體材料。

進一步，第一基體材料的至少一部分具有多孔連孔結(jié)構(gòu)，該第二基體材料填充于該多孔連孔結(jié)構(gòu)的孔中；或者第二基體材料的至少一部分具有多孔連孔結(jié)構(gòu)，該第一基體材料填充于該多孔連孔結(jié)構(gòu)的孔中。

進一步，該第一基體材料設(shè)置有至少一個凹坑或通孔，該第二基體材料設(shè)置在該凹坑或通孔中。

進一步，該第二基體材料設(shè)置有至少一個凹坑或通孔，該第一基體材料設(shè)置在該凹坑或通孔中。

進一步，該第一基體材料為金屬材料或非金屬材料

優(yōu)選地，該金屬材料為鉬、鎢、鐵鎳合金中的一種，或兩種或兩種以上形成的混合物。

優(yōu)選地，該非金屬材料為石墨、三氧化二鋁陶瓷、氮化鋁、氧化鈹、碳化硅的一種，或兩種或兩種以上形成的混合物。

進一步，其特征在于該第二基體材料為銅、鋁、銀、金中的一種，或兩種或兩種以上形成的混合物，或為包括銅、鋁、銀、金中的一種或兩種以上的復(fù)合材料。

進一步，該電極還包括金屬層，該金屬層覆蓋該第一基體材料的外表面的至少一部分。

優(yōu)選地,該金屬層的材料為銅、銀、金、鋁或鎳。

本發(fā)明還提供一種芯片封裝結(jié)構(gòu)，包括：

芯片；以及

一個或多個與該芯片連接的如上面所述的電極，其中該第一基體材料和該第二基體材料通過焊接層或?qū)щ娺B接物與芯片連接。

本發(fā)明的用于芯片封裝的電極，采用熱膨脹系數(shù)范圍為0-12×10^-6/℃的第一基體材料以及熱導(dǎo)率范圍為60-600W/m﹒k的第二基體材料混合形成復(fù)合材料，或者該第一基體材料和該第二基體材料中的一者嵌設(shè)于另一者的一個或多個部位，通過上面的設(shè)置，第一基體材料和第二基體材料形成的電極整體表現(xiàn)出來的熱膨脹系數(shù)與芯片的熱膨脹系數(shù)接近，且具有較好的導(dǎo)電導(dǎo)熱性，可以作為電極材料并同時在溫度循環(huán)或溫度沖擊等熱疲勞過程中不會將芯片拉扯而導(dǎo)致芯片損傷。

附圖說明

圖1是本發(fā)明的某些實施例的電極的微觀圖。

圖2A是本發(fā)明的某些實施例的電極的俯視圖。

圖2B-D是本發(fā)明的某些實施例的多孔連孔結(jié)構(gòu)的縱向剖面。

圖3是本發(fā)明的另一實施例的電極的剖面圖。

圖4是本發(fā)明的另一實施例的電極的剖面圖。

圖5是本發(fā)明的另一實施例的電極的剖面圖。

圖6是本發(fā)明的另一實施例的電極的剖面圖。

圖7是本發(fā)明的另一實施例的電極的剖面圖。

圖8是本發(fā)明的某些實施例的芯片封裝結(jié)構(gòu)的剖面圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

在本發(fā)明的實施例中，用于芯片封裝的電極包括熱膨脹系數(shù)范圍為0-12×10^-6/℃的第一基體材料以及熱導(dǎo)率范圍為60-600W/m﹒k的第二基體材料，該第一基體材料和該第二基體材料可以混合形成復(fù)合材料來做成電極。同樣地，可以將該第一基體材料和該第二基體材料中的一者嵌設(shè)于另一者的一個或多個部位來做成電極。

本發(fā)明的用于芯片封裝的電極，采用熱膨脹系數(shù)范圍為0-12×10^-6/℃的第一基體材料以及熱導(dǎo)率范圍為60-600W/m﹒k的第二基體材料混合形成復(fù)合材料，或者第一基體材料和第二基體材料中的一者嵌設(shè)于另一者的一個或多個部位，通過上面的設(shè)置，第一基體材料和第二基體材料形成的電極整體表現(xiàn)出來的熱膨脹系數(shù)與芯片的熱膨脹系數(shù)接近，且具有較好的導(dǎo)電導(dǎo)熱性，可以作為電極材料并同時在溫度循環(huán)過程中不會將芯片拉扯而導(dǎo)致芯片損傷。

具體地，參見圖1，圖1是本發(fā)明的某些實施例的電極的微觀組織圖，用于芯片封裝的電極包括第一基體材料102和第二基體材料104，該第一基體材料102與該第二基體材料104混合形成復(fù)合材料做成電極。

同樣地，在某些實施例中，可以將該第一基體材料和該第二基體材料中的一者嵌設(shè)于另一者的一個或多個部位形成電極，圖2-7示出了本發(fā)明的用于芯片封裝的電極的一些實施例。

參見圖2，在某個實施例中，該第一基體材料102的至少一部分具有多孔連孔結(jié)構(gòu)，該第二基體材料104填充于該多孔連孔結(jié)構(gòu)的孔中。反過來，在某些實施例中，該第二基體材料的至少一部分具有多孔連孔結(jié)構(gòu)，該第一基體材料填充于該多孔連孔結(jié)構(gòu)的孔中。通過對第一基體材料或第二基體材料設(shè)置多孔連孔結(jié)構(gòu)，再用第二基體材料或第一材料填充多孔連孔結(jié)構(gòu)中的孔，可以調(diào)節(jié)整個電極的熱膨脹系數(shù)，使得電極的整體熱膨脹系數(shù)與芯片匹配，可以防止電極在溫度循環(huán)過程中對芯片產(chǎn)生拉力而造成芯片損傷失效。

本文中的多孔連孔結(jié)構(gòu)是指，該結(jié)構(gòu)中的具有多個孔，這些孔中的至少一部分孔是上下貫通的，孔與孔之間可以相互貫通也可以相互隔開。參見圖2B-D，圖2B-D是本發(fā)明的某些實施例的多孔連孔結(jié)構(gòu)的縱向剖面。如圖2B所示，在某些實施例中，多孔結(jié)構(gòu)20中的孔22從材料的頂面貫通到材料的底面。也就說，當(dāng)?shù)谝换w材料具有多孔結(jié)構(gòu)時，孔22從第一基體材料的頂面貫通到第一基體材料的底面，從而填充于孔22的第二基體材料也從第一基體材料的頂面貫通到第一基體材料的底面；反過來，當(dāng)?shù)谝换w材料具有多孔結(jié)構(gòu)也是如此，本領(lǐng)域的技術(shù)人員應(yīng)該能夠理解，在此不再贅述。在圖2B中，各個孔22之間是不連通的。然而在某些實施例中，多個孔22中的兩個孔22之間可以是連通的，如圖2C所示。圖2B和圖2C中的孔的方向是大體上垂直，但是在某些實施例中，多孔結(jié)構(gòu)20中的孔的形狀可以不規(guī)則的，孔可以在材料中隨意延伸，只要能夠從材料的頂面延伸到底面即可，如圖2D所示。

參見圖3，在某些實施例中，該第一基體材料102設(shè)置有通孔110，該第二基體材料104設(shè)置在該通孔110中。通孔110的數(shù)量不限于一個，根據(jù)實際需要該通孔110的數(shù)量可以多于一個。該第一基體材料102上也不限于設(shè)置通孔，該第一基體材料102上可以設(shè)置一個或一個以上的凹坑，該第二基體材料104設(shè)置在該凹坑中。該第一基體材料102上還可以同時設(shè)置通孔和凹坑?？梢愿鶕?jù)實際情況設(shè)置不同數(shù)量的通孔和凹坑，從而調(diào)節(jié)電極的整體膨脹特性，降低電極對芯片產(chǎn)生的應(yīng)力。

反過來，參見圖4，在某些實施例中，該第二基體材料104設(shè)置有凹坑112，該第一基體材料102設(shè)置在該凹坑112中。凹坑112的數(shù)量不限于一個，根據(jù)實際需要該凹坑112的數(shù)量可以多于一個。同樣，該第二基體材料104上也不限于設(shè)置通孔，該第二基體材料104上可以設(shè)置一個或一個以上的通孔，該第一基體材料102設(shè)置在該通孔中。該第二基體材料104上還可以同時設(shè)置通孔和凹坑。可以根據(jù)實際情況設(shè)置不同數(shù)量的通孔和凹坑，從而調(diào)節(jié)電極的整體膨脹特性，降低電極對芯片產(chǎn)生的應(yīng)力。

在某些實施例中，該第一基體材料為金屬材料或非金屬材料。該金屬材料可以為鉬、鎢、鐵鎳合金中的一種，或兩種或兩種以上形成的混合物。該非金屬材料可以為石墨、三氧化二鋁陶瓷、氮化鋁、氧化鈹、碳化硅的一種，或兩種或兩種以上形成的混合物。

在某些實施例中，該第二基體材料為銅、鋁、銀、金中的一種，或兩種或兩種以上形成的混合物，或為包括銅、鋁、銀、金中的一種或兩種以上的復(fù)合材料。

參見圖5-7，在某些實施例中，該電極還可以包括金屬層，該金屬層覆蓋該第一基體材料的外表面的至少一部分。通過在基體的外表面覆蓋金屬層，可以進一步提高電極的導(dǎo)熱性能，可以減少在溫度循環(huán)過程中電極對芯片產(chǎn)生的應(yīng)力。

參見圖5，在某些實施例中，該金屬層106覆蓋該第一基體材料102的外側(cè)壁。參見圖6，在某些實施例中，該金屬層106覆蓋該第一基體材料102的整個外表面。參見圖7，在某些實施例中，該金屬層106將該第一基體材料102和第二基體材料104包覆在里面。在上面的實施例中，該金屬層的材料可以為銅、銀、金、鋁或鎳。

在某些實施例中，該電極的第一表面露出該第一基體材料以及該第二基體材料，該第一表面用于通過焊料層或?qū)щ娺B接物與芯片連接。當(dāng)該電極還包括金屬層或其他材料時，并且該電極的第一表面露出金屬層或其他材料時，該電極通過金屬層或或其他材料通過焊料層或?qū)щ娺B接物與芯片連接。

上面描述了本發(fā)明電極的各個實施例，這些實施例可以單獨實施，或者不同實施例之間可以結(jié)合，如一個實施例中的提及材料可以用的另一個實施例中，同樣一個實施例中的結(jié)構(gòu)也可以與別的實施例的結(jié)構(gòu)結(jié)合，本文的實施例僅僅用于舉例，不應(yīng)視為對本發(fā)明的限制。

本發(fā)明還提供一種芯片封裝結(jié)構(gòu)，包括：芯片；以及一個或多個與該芯片連接的如上面所述的電極，其中該第一基體材料和該第二基體材料通過焊接層或?qū)щ娺B接物與芯片連接。參見圖8，在某些實施例中，芯片封裝結(jié)構(gòu)包括兩個本發(fā)明實施例的電極和設(shè)置在兩個電極之間的芯片202，其中每個電極包括第一基體材料102和設(shè)置于第一基體材料102的通孔110中的第二基體材料104，其中第一基體材料102和第二基體材料，通過焊料層204與芯片202連接。在其他的實施例中，該基體和該導(dǎo)電柱還可以通過導(dǎo)電連接物與該芯片連接。

應(yīng)當(dāng)理解的是，當(dāng)該電極的第一表面露出該第一基體材料以及該第二基體材料時，該第一表面通過焊料層或?qū)щ娺B接物與芯片連接，該第一基體材料以及該第二基體材料與該芯片直接連接。當(dāng)該電極還包括金屬層或其他材料時，并且該電極的第一表面露出金屬層或其他材料時，該電極通過金屬層或或其他材料通過焊料層或?qū)щ娺B接物與芯片連接，該第一基體材料以及該第二基體材料與該芯片間接連接。

以上僅僅列出了采用上面提及的其中一些電極的芯片封裝結(jié)構(gòu)，但是封裝結(jié)構(gòu)可以使用上面提及的任意一種電極結(jié)構(gòu)，在此不再贅述。

在某些實施例中，該芯片封裝結(jié)構(gòu)為TSS(Thyristor Surge Suppressor，晶閘管電涌抑制器)芯片封裝結(jié)構(gòu)，該TSS芯片封裝結(jié)構(gòu)包括TSS芯片，兩個電極，其中一個電極與TSS芯片的上表面連接，另外一個電極與TSS芯片的下表面連接。兩個電極分別通過焊料層與TSS芯片連接。同樣，應(yīng)當(dāng)理解,本發(fā)明的芯片封裝結(jié)構(gòu)不限于TSS芯片封裝結(jié)構(gòu)，以上僅僅是舉例說明，本發(fā)明的芯片封裝結(jié)構(gòu)還可以是任意的半導(dǎo)體芯片的封裝結(jié)構(gòu)。該芯片封裝結(jié)構(gòu)中的芯片可以是由硅、鍺、砷化鎵等基礎(chǔ)芯片材料制成的半導(dǎo)體芯片。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。