本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，尤其涉及一種高性能的半導(dǎo)體器件及制造方法。

背景技術(shù)：

半導(dǎo)體器件(semiconductor device)通常，這些半導(dǎo)體材料是硅、鍺、砷化鎵或具有寬禁帶的半導(dǎo)體材料，如碳化硅、氮化鎵，可用作整流器、振蕩器、發(fā)光器、放大器、測光器等。與傳統(tǒng)的硅材料相比，碳化硅材料具有禁帶寬度大、電子遷移率高、熱導(dǎo)率大及擊穿電場高的特點(diǎn)，碳化硅材料目前已應(yīng)用到電力電子半導(dǎo)體器件，且將是未來的發(fā)展方向。其中，具有廣泛應(yīng)用的碳化硅二極管分為肖特基二極管和PN結(jié)二極管。由于PN結(jié)二極管開啟電壓高，不利于降低器件的通態(tài)損耗，因此目前市場上商品化碳化硅二極管最高電壓到1700V，且都是肖特基二極管。肖特基二極管具有開啟電壓低的特點(diǎn)，但是其缺點(diǎn)是在器件承受耐壓時(shí)，隨著反向電壓的增加，由于肖特基受電場的影響，導(dǎo)致反向漏電流急劇增大。

以結(jié)型勢壘肖特基二極管中碳化硅JBS器件為例，碳化硅JBS器件既有肖特基二極管低導(dǎo)通電壓大電流特性又具有PIN二極管高擊穿電壓特性在碳化硅功率器件中應(yīng)用廣泛。但是碳化硅JBS器件仍存在肖特基接觸面積和歐姆接觸面積相互制約的問題，增大肖特基接觸面積，勢必會進(jìn)一步降低器件正向壓降提升器件電流特性。器件承受反向耐壓時(shí)，隨著反向電壓的增大，肖特基接觸處電場強(qiáng)度增加，肖特基的反向漏電將隨著肖特基處的電場增大而增大。因此，肖特基面積越大，在器件承受反向耐壓時(shí)，相同的反向電壓下，器件漏電流越大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為了解決緩解正向電流特性和反向漏電特性不可同向改善的矛盾提供一種高性能的半導(dǎo)體器件及制造方法。

為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案：

一種高性能的半導(dǎo)體器件，所述半導(dǎo)體器件包括結(jié)型勢壘肖特基二極管，所述結(jié)型勢壘肖特基二極管的遠(yuǎn)離表面區(qū)域的P型雜質(zhì)區(qū)域向下、向外擴(kuò)張至N型外延層區(qū)使形成的PN結(jié)與同等注入寬度、同等摻雜高度的P型雜質(zhì)區(qū)域形成的PN結(jié)相比增大，從而降低所述肖特基二極管的反向電場強(qiáng)度。

優(yōu)選地，所述遠(yuǎn)離表面區(qū)域的P型雜質(zhì)區(qū)域增大后的底部截面形狀為曲面，用于優(yōu)化所述肖特基二極管的反向擊穿電壓。

優(yōu)選地，所述結(jié)型勢壘肖特基二極管是硅二極管或氮化鎵二極管。

優(yōu)選地，所述結(jié)型勢壘肖特基二極管是碳化硅二極管，所述碳化硅二極管正面由上至下的包括肖特基電極、歐姆電極、面積增大的P型雜質(zhì)區(qū)、N型外延層區(qū)、N型襯底區(qū),背面包括背面電極。

優(yōu)選地，所述肖特基電極為鈦、鎳金屬；所述歐姆電極是鎳或鋁多層金屬；所述P型雜質(zhì)區(qū)是鋁或硼的摻雜區(qū)；N型外延層和N型襯底區(qū)為氮摻雜區(qū)；背面金屬電極為鈦、鎳或銀的多層金屬層。

一種制備以上所述的高性能的半導(dǎo)體器件的方法，包括以下步驟：

S1：在半導(dǎo)體表面形成溝槽；

S2：在器件表面形成二氧化硅掩蔽層并刻蝕器件溝槽底部二氧化硅，使溝槽底部器件表面露出；

S3：使用反應(yīng)離子刻蝕法進(jìn)行器件刻蝕，加深溝槽深度，使所述P雜質(zhì)區(qū)域面積向下擴(kuò)張；

S4：將具有傾斜角度的離子注入溝槽底部，對溝槽底部進(jìn)行多次注入摻雜，使所述P雜質(zhì)區(qū)域面積向外擴(kuò)張；

S5：刻蝕掉溝槽側(cè)壁及表面的二氧化硅層，進(jìn)行P雜質(zhì)區(qū)淀積，填充溝槽區(qū)；再將淀積的P雜質(zhì)區(qū)進(jìn)行研磨，磨至N雜質(zhì)區(qū)；

S6：進(jìn)行多層歐姆接觸金屬的淀積和肖特基金屬電極的淀積；用蒸發(fā)或?yàn)R射方式形成背面金屬接觸。

優(yōu)選地，S1中所述溝槽的深度為0.2μm～0.5μm，寬度為1μm～4μm；S2中所述掩蔽層厚度為300nm～600nm；S3中所述加深后的溝槽深度為0.8μm～4μm。

優(yōu)選地，S4中所述傾斜角度與所述掩蔽層厚度T、所述溝槽寬度W和所述加深后的溝槽深度L有關(guān)，其傾斜角度所述傾斜角度為粒子注入入射方向和晶圓表面垂線的夾角。

優(yōu)選地，S4中所述離子注入的能量為60keV～350keV，離子注入完成后在1600°～1670°的溫度下退火。

優(yōu)選地，S5中所述填充溝槽去的摻雜濃度為5e18～2e19/cm2。

本發(fā)明的有益效果為通過溝槽刻蝕結(jié)合傾斜角度的離子注入技術(shù)實(shí)現(xiàn)了增大碳化硅外延層中P雜質(zhì)區(qū)域的結(jié)面積，該發(fā)明可縮小碳化硅外延層中P型摻雜區(qū)間的間距，有利于增強(qiáng)P型區(qū)間N型外延層的耗盡，降低P型區(qū)之間，即肖特基電極處的電場，從而降低器件在承受反向電壓時(shí)的肖特基漏電流。同時(shí)，本發(fā)明未造成肖特基表面接觸面積的損耗，不會顯著降低器件正向電流，可進(jìn)一步緩解正向電流特性和反向漏電特性不可同向改善的矛盾。

【附圖說明】

圖1是本發(fā)明實(shí)施例的結(jié)型勢壘肖特基二極管示意圖。

圖2是本發(fā)明實(shí)施例的結(jié)型勢壘肖特基二極管的三維示意圖。

圖3是本發(fā)明實(shí)施例的P雜質(zhì)區(qū)域增大后的一個(gè)示意圖。

圖4是本發(fā)明實(shí)施例的P雜質(zhì)區(qū)域增大后的另一個(gè)示意圖。

圖5是本發(fā)明實(shí)施例的制備高性能的半導(dǎo)體器件的結(jié)構(gòu)變化示意圖，其中圖5a-5f分別為制備過程中對應(yīng)六個(gè)步驟的器件結(jié)構(gòu)變化示意圖。

其中，1-肖特基電極，2-歐姆電極，3-P型雜質(zhì)區(qū)，4-N型外延層區(qū)，5-N型襯底區(qū)，6-背面電極，7-二氧化硅層。

【具體實(shí)施方式】

實(shí)施例1

如圖1、圖2所示結(jié)型勢壘肖特基二極管平面示意圖和立體示意圖，可以是碳化硅肖特基二極管，其包括肖特基電極1，歐姆電極2，P型雜質(zhì)區(qū)3，N型外延層區(qū)4，N型襯底區(qū)5，背面電極6。所述肖特基電極1可以為鈦、鎳金屬；歐姆電極2為鎳/鋁多層金屬；P型摻雜區(qū)3可以是鋁或硼的摻雜區(qū)；N型外延層4和N型襯底區(qū)5為氮摻雜；背面金屬電極6為鈦/鎳/銀的多層金屬層。

當(dāng)器件正向工作時(shí)也即電極1和2同時(shí)加正電壓器件導(dǎo)通正向電流由肖特基二極管和歐姆接觸部分的PIN二極管構(gòu)成。其正向電流特性主要由肖特基二極管決定，當(dāng)器件加反偏電壓也即背面電極加正向電壓時(shí)器件處于反向阻斷特性，反向漏電流主要由PN結(jié)耗盡層漏電和肖特基熱電子發(fā)射兩部分組成，而其中肖特基熱電子發(fā)射占據(jù)主導(dǎo)地位。故在傳統(tǒng)JBS器件中欲提高器件正向電流須增加器件肖特基接觸面積，增加肖特基接觸面積必然會引入器件反向漏電流的增加。通過引入底部圓形P雜質(zhì)區(qū)域，既未改變表面肖特基接觸電極面積，從而不會影響器件正向電流特性，同時(shí)既能改善器件反向耐壓時(shí)PN結(jié)電場提高器件擊穿電壓；又可增強(qiáng)N漂移區(qū)耗盡從而改善表面電場，降低肖特基勢壘熱電子發(fā)射，降低器件反向漏電。

實(shí)施例2

如圖2、圖3所示，結(jié)型勢壘肖特基二極管P雜質(zhì)區(qū)增大后的形狀可以有多種類型，這些形狀都可以通過一定的工藝技術(shù)實(shí)現(xiàn)。通過遠(yuǎn)離表面區(qū)域增大P雜質(zhì)區(qū)域面積減緩P雜質(zhì)區(qū)與N雜質(zhì)區(qū)接觸角度改善PN結(jié)曲率優(yōu)化PN結(jié)電場達(dá)到提高器件擊穿電壓目的同時(shí)更為重要的是通過增強(qiáng)漂移區(qū)耗盡達(dá)到改善器件表面電場從而降低器件肖特基漏電。

本發(fā)明結(jié)構(gòu)中底部圓形P雜質(zhì)區(qū)域只是示意圖可為方形或其他任意形狀凡是通過遠(yuǎn)離表面區(qū)域增大P雜質(zhì)區(qū)域面積的做法皆屬于本發(fā)明的保護(hù)點(diǎn)。

實(shí)施例3

一種制備高性能的半導(dǎo)體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，使用反應(yīng)離子刻蝕碳化硅，形成深度0.5μm，寬度1.8μm碳化硅溝槽。

(2)再次進(jìn)行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為400nm。使用反應(yīng)離子刻蝕技術(shù)刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應(yīng)離子刻蝕方法進(jìn)行碳化硅刻蝕，達(dá)到溝槽的總深度為1.5μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進(jìn)行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為14度鋁離子的多次注入摻雜，注入能量分別為60keV、120keV和220keV，離子注入完成后在1670°溫度下進(jìn)行退火。

(5)進(jìn)行二氧化硅濕法刻蝕，去掉溝槽側(cè)壁及表面的二氧化硅層。并進(jìn)行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有2e19/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進(jìn)行CMP研磨，磨至N-EPI區(qū)。

(6)進(jìn)行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進(jìn)行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或?yàn)R射方式進(jìn)行鈦/鎳/銀形成背面金屬接觸6。

實(shí)施例4

一種制備高性能的半導(dǎo)體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，用反應(yīng)離子刻蝕碳化硅，形成深度0.2μm，寬度4μm碳化硅溝槽。

(2)再次進(jìn)行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為600nm。使用反應(yīng)離子刻蝕技術(shù)刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應(yīng)離子刻蝕方法進(jìn)行碳化硅刻蝕，達(dá)到溝槽的總深度為4μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進(jìn)行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為16度的鋁離子的多次注入摻雜，注入能量分別為60keV、220keV和350keV，離子注入完成后在1630°溫度下進(jìn)行退火。

(5)進(jìn)行二氧化硅濕法刻蝕，去掉溝槽側(cè)壁及表面的二氧化硅層。并進(jìn)行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有5e18/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進(jìn)行CMP研磨，磨至N-EPI區(qū)。

(6)進(jìn)行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進(jìn)行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或?yàn)R射方式進(jìn)行鈦/鎳/銀形成背面金屬接觸6。

實(shí)施例5

一種制備高性能的半導(dǎo)體器件的方法，其步驟如下所示：

(1)在碳化硅表面淀積二氧化硅層7，光刻膠曝光并刻蝕二氧化硅層，去膠后，利用二氧化硅層做掩蔽層，使用反應(yīng)離子刻蝕碳化硅，形成深度0.2μm，寬度1μm碳化硅溝槽。

(2)再次進(jìn)行二氧化硅7掩蔽層淀積，使碳化硅表面形成一層掩蔽層，厚度約為300nm。使用反應(yīng)離子刻蝕技術(shù)刻蝕碳化硅溝槽底部二氧化硅，使得溝槽底部碳化硅表面露出。

(3)再次使用反應(yīng)離子刻蝕方法進(jìn)行碳化硅刻蝕，達(dá)到溝槽的總深度為0.8μm。

(4)利用二氧化硅層做掩蔽層，使用具有傾斜角度的離子注入對溝槽底部進(jìn)行具有傾斜角度(角度定義為離子注入入射方向和晶圓表面垂線的夾角)為10度的鋁離子的多次注入摻雜，注入能量分別為60keV、120keV和200keV，離子注入完成后在1600°溫度下進(jìn)行退火。

(5)進(jìn)行二氧化硅濕法刻蝕，去掉溝槽側(cè)壁及表面的二氧化硅層。并進(jìn)行P型碳化硅淀積，填充溝槽區(qū)，且該填充區(qū)具有2e19/cm2的摻雜濃度。填充完成后，再將淀積的P型碳化硅進(jìn)行CMP研磨，磨至N-EPI區(qū)。

(6)進(jìn)行鎳/鋁或鎳/鈦/鋁的多層歐姆接觸金屬2的淀積，進(jìn)行鎳或鈦的肖特基金屬電極1的淀積。蒸發(fā)或?yàn)R射方式進(jìn)行鈦/鎳/銀形成背面金屬接觸6。

以上內(nèi)容是結(jié)合具體/優(yōu)選的實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，其還可以對這些已描述的實(shí)施方式做出若干替代或變型，而這些替代或變型方式都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。