本文中所揭示的發(fā)明主題涉及用以將產(chǎn)品的一個或多個裝置層與同一產(chǎn)品的一個或多個金屬層連接的集成電路(integratedcircuit；ic)結(jié)構(gòu)。尤其，本發(fā)明的態(tài)樣涉及在其局部互連層內(nèi)形成有一個或多個金屬塞的ic結(jié)構(gòu)。

背景技術(shù)：

特定裝置的各ic可由位于ic的一個或多個層上的數(shù)十億互連裝置例如晶體管、電阻器、電容器以及二極管組成。其中包括ic的產(chǎn)品的質(zhì)量及可行性可至少部分依賴于用以制造該ic以及其中各種組件的結(jié)構(gòu)的技術(shù)。ic的制造可包括兩個主要階段：前端工藝(frontendofline；feol)制程以及后端工藝(backendofline；beol)制程。feol制程通常包括執(zhí)行于晶圓上直到并包括形成第一“金屬層級”(也就是將數(shù)個半導(dǎo)體裝置連接在一起的金屬線)的制程。beol制程通常包括形成第一金屬層級之后的步驟，包括所有后續(xù)金屬層級的形成。為了使所制造的裝置具有較大的可擴(kuò)展性及復(fù)雜度，可改變金屬層級的數(shù)目以適合特定的應(yīng)用，例如提供四至六個金屬層級，或者在另外的例子中提供多達(dá)16個或更多的金屬層級。為了將feol制程中所形成的組件與beol制程中所形成的組件連接，在該feol制程中所制造的組件上可形成局部互連(localinterconnect；li)層，接著將beol制程中所制造的組件沉積和/或結(jié)合至該li層上。

feol制程中所制造的組件可通過使用垂直金屬線(也被稱為“過孔”)與beol制程中所形成的組件電性互連。除其它中間金屬層級和/或由介電材料構(gòu)成的絕緣體層以外，各過孔可穿過一個或多個介電材料區(qū)域。過孔可帶來重大的制造挑戰(zhàn)，因為影響該過孔的電性短路可影響整個產(chǎn)品的操作。在一些情況下，過孔上的電阻量可能基于用以制造該過孔和/或其相鄰組件或?qū)拥闹瞥潭兓Ｒ虼?，ic產(chǎn)品制造中的制程改進(jìn)可與降低li層以及其它地方的潛在缺陷的數(shù)目有關(guān)，同時保持制程簡單并降低制造ic所需的步驟的總數(shù)。

技術(shù)實現(xiàn)要素：

本發(fā)明的第一實施例提供一種形成集成電路(integratedcircuit；ic)結(jié)構(gòu)的方法，該方法包括：提供包括過孔的結(jié)構(gòu)，該過孔在其中包括塊體半導(dǎo)體材料，其中，該過孔還包括自該過孔的頂部表面延伸至該過孔的內(nèi)部表面的腔體，以及其中，該塊體半導(dǎo)體材料的一部分定義該腔體的至少一個側(cè)壁；在該過孔上形成第一金屬層級，其中，該第一金屬層級包括位于該過孔的該腔體上方的接觸開口；在該腔體內(nèi)形成至該過孔的該表面的金屬塞，以使該金屬塞共形接觸該腔體的側(cè)壁以及該過孔的該內(nèi)部表面，其中，該金屬塞位于該過孔的外部側(cè)壁的橫向遠(yuǎn)側(cè)；以及在該第一金屬層級的該接觸開口內(nèi)形成接觸。

本發(fā)明的第二實施例提供一種形成ic結(jié)構(gòu)的方法，該方法包括：提供包括過孔的結(jié)構(gòu)，該過孔在其中包括塊體半導(dǎo)體材料，其中，該過孔還包括自該過孔的頂部表面延伸至該過孔的內(nèi)部表面的腔體，以及其中，該塊體半導(dǎo)體材料的一部分定義該腔體的至少一個側(cè)壁；在該腔體內(nèi)形成至該過孔的該表面的金屬塞，以使該金屬塞共形接觸該腔體的側(cè)壁以及該過孔的該內(nèi)部表面，其中，該金屬塞位于該過孔的外部側(cè)壁的橫向遠(yuǎn)側(cè)；以及在該結(jié)構(gòu)上形成第一金屬層級，以使該第一金屬層級內(nèi)的接觸與該金屬塞電性耦接。

本發(fā)明的第三實施例提供一種ic結(jié)構(gòu)，該結(jié)構(gòu)包括：過孔，在其中包括塊體半導(dǎo)體材料并位于絕緣體內(nèi)，其中，該過孔包括自該過孔的頂部表面延伸至該過孔的內(nèi)部表面的金屬塞，以使該金屬塞共形接觸該過孔的該內(nèi)部表面以及該塊體半導(dǎo)體材料的至少一個側(cè)壁，其中，該金屬塞位于該過孔的外部側(cè)壁的橫向遠(yuǎn)側(cè)，以及其中，該金屬塞的材料組成不同于該過孔的材料組成；以及難熔金屬襯里，位于該過孔的該金屬塞上，其中，該難熔金屬襯里將該金屬塞與位于該過孔上方的接觸隔開。

附圖說明

從下面參照附圖所作的本發(fā)明的各種態(tài)樣的詳細(xì)說明將更容易理解本發(fā)明的這些及其它特征，該多個附圖顯示本發(fā)明的各種實施例，其中：

圖1顯示依據(jù)本發(fā)明的實施例具有腔體的初始集成電路(ic)結(jié)構(gòu)的剖視圖。

圖2顯示依據(jù)本發(fā)明的實施例具有暴露ic腔體的平坦化ic結(jié)構(gòu)的剖視圖。

圖3顯示依據(jù)本發(fā)明的實施例具有金屬塞的ic結(jié)構(gòu)的剖視圖。

圖4顯示依據(jù)本發(fā)明的實施例具有金屬塞以及位于其上的第一金屬層級的ic結(jié)構(gòu)的剖視圖。

圖5顯示依據(jù)本發(fā)明的實施例具有形成于暴露腔體中的金屬塞的ic結(jié)構(gòu)的剖視圖。

應(yīng)當(dāng)注意，本發(fā)明的附圖并非按比例繪制。該多個附圖意圖僅顯示本發(fā)明的典型態(tài)樣，因此不應(yīng)當(dāng)被認(rèn)為限制本發(fā)明的范圍。該多個附圖中，類似的附圖標(biāo)記表示該多個附圖之間類似的元件。

具體實施方式

本發(fā)明的實施例提供例如在局部互連層的過孔內(nèi)包含金屬塞的集成電路(integratedcircuit；ic)結(jié)構(gòu)及其形成方法。依據(jù)本發(fā)明的方法可執(zhí)行于ic結(jié)構(gòu)上，該ic結(jié)構(gòu)包括由塊體半導(dǎo)體材料制造的至少一個過孔。作為金屬沉積或其它制程的結(jié)果，該過孔的部分可包括自該過孔的頂部表面延伸至該過孔的內(nèi)部的電性絕緣腔體，以使該腔體包括與該塊體半導(dǎo)體材料的部分直接相鄰并由其定義的側(cè)壁。已發(fā)現(xiàn)，在所形成的過孔內(nèi)具有腔體可負(fù)面影響包括該過孔及其電性絕緣腔體的ic的操作。為在該過孔的該腔體內(nèi)形成金屬塞，本發(fā)明的方法包括在該過孔上形成第一金屬層級，以使該第一金屬層級包括位于該過孔的該腔體上方的接觸開口。接著，在該接觸開口內(nèi)形成金屬塞，以使該金屬塞填充該過孔的該腔體，例如通過其底部表面共形接觸該過孔的該內(nèi)部，以及該塊體半導(dǎo)體材料的側(cè)壁，以使該金屬塞位于該過孔的外部側(cè)壁的橫向遠(yuǎn)側(cè)。該金屬塞可自該過孔的該內(nèi)部延伸至該過孔的該表面。該金屬塞的上表面可與該過孔的該表面基本共面。隨后，在該接觸開口內(nèi)及該金屬塞上方可形成接觸，以在該過孔與位于其上的一個或多個金屬層級層之間形成電性連接。

請參照圖1，其顯示依據(jù)本發(fā)明的態(tài)樣用以制造ic的結(jié)構(gòu)2。如圖1中所示，結(jié)構(gòu)2可依據(jù)光刻技術(shù)由金屬形成制程形成，例如圖案化、移除、沉積等。結(jié)構(gòu)2可包括襯底10，該襯底中包括摻雜半導(dǎo)體區(qū)12以及淺溝槽隔離(shallowtrenchisolation；sti)14。各摻雜半導(dǎo)體區(qū)12可由任意當(dāng)前已知或以后開發(fā)的半導(dǎo)體材料組成，該半導(dǎo)體材料中具有摻雜物以產(chǎn)生摻雜半導(dǎo)體物質(zhì)。摻雜半導(dǎo)體區(qū)12的該半導(dǎo)體材料可包括但不限于硅、鍺、碳化硅，以及基本由具有由式

alx1gax2inx3asy1py2ny3sby4定義的組成的一種或多種iii-v族化合物半導(dǎo)體組成的物質(zhì)，其中，x1、x2、x3、y1、y2、y3及y4表示相對比例，分別大于或等于0且x1+x2+x3+y1+y2+y3+y4＝1(1是總的相對摩爾量)。其它合適的物質(zhì)可包括具有組成zna1cda2seb1teb2的ii-vi族化合物半導(dǎo)體，其中，a1、a2、b1及b2是相對比例，分別大于或等于零，且a1+a2+b1+b2＝1(1是總的摩爾量)。而且，可應(yīng)變摻雜半導(dǎo)體區(qū)12的全部或其部分。各摻雜半導(dǎo)體區(qū)12可在其中包括一種或多種摻雜物材料的濃度。本文中所述的“摻雜”是指一種制程，通過該制程向半導(dǎo)體材料中引入雜質(zhì)或“摻雜物”，以改變該半導(dǎo)體材料的電性屬性，例如材料的電導(dǎo)率及電阻率。關(guān)于結(jié)構(gòu)2，一個或多個摻雜半導(dǎo)體區(qū)12可經(jīng)摻雜以增加原始材料的電導(dǎo)率。例如，一個或多個摻雜半導(dǎo)體區(qū)12可由例如硅(si)和/或硅鍺(sige)組成，其中具有各種摻雜物材料(例如“p型”或“n型”)以提供電導(dǎo)率。在襯底10上形成額外材料之前，摻雜半導(dǎo)體區(qū)12不論組成都可例如通過注入形成。注入是指一種制程，其中，使離子加速朝向固體表面并穿過該固體直至由離子能量所確定的預(yù)定深度。注入與外延生長的區(qū)別在于材料保持其現(xiàn)有的尺寸，但材料的部分因所引入的離子而獲得變化的屬性。

襯底10還可包括橫向位于特定層的導(dǎo)電與半導(dǎo)體區(qū)(例如摻雜半導(dǎo)體區(qū)12和/或襯底10的其它區(qū))之間的一個或多個sti14。通過移除襯底10的部分以形成溝槽并接著用電性絕緣材料填充該溝槽，可形成一個或多個sti14。例如，一個或多個sti14可由任意絕緣材料組成，例如sio2或具有高介電常數(shù)的“高k”介電質(zhì)，該介電常數(shù)可為例如高于3.9。第一絕緣體12的組成可包括例如二氧化硅(sio2)、氮化硅(sin)、氧化鉿(hfo2)、氧化鋁(al2o3)、氧化釔(y2o3)、氧化鉭(ta2o5)、二氧化鈦(tio2)、氧化鐠(pr2o3)、氧化鋯(zro2)、氧化鉺(erox)以及具有類似電性絕緣屬性的其它當(dāng)前已知或以后開發(fā)的材料。在一些應(yīng)用中，襯底10可被設(shè)為塊體襯底、絕緣體上硅(silicononinsulator；soi)襯底，或另一種類型的襯底。若將襯底10設(shè)為soi襯底，則襯底10可位于埋置絕緣體(未顯示)上方，該埋置絕緣體也被稱為box層，由本文關(guān)于一個或多個sti14所述的示例絕緣材料的其中一種或多種組成。

結(jié)構(gòu)2可包括位于襯底10上的局部互連(localinterconnect；li)層16。li層16，也被稱為“過孔層”或“中間工藝”(middleofline；mol)組件，可形成于襯底10上以將襯底10與后端工藝(beol)制程中所形成的組件(例如本文中所述的金屬層級層)物理及電性耦接。li層級16可包括堆疊于彼此頂部上的第一絕緣體區(qū)18、第二絕緣體區(qū)20以及第三絕緣體區(qū)22。第一與第三絕緣體區(qū)可由一種或多種當(dāng)前已知或以后開發(fā)的絕緣體材料組成，例如本文中其它地方關(guān)于sti14所述的各種絕緣體材料的其中一種，且更具體地說，可由四乙氧基硅烷(teos)組成，teos是一種電性及物理惰性材料，能夠在下方層上作為共形涂層形成。第二絕緣體區(qū)20可具有與第一絕緣體區(qū)18的組成不同的組成。在一個示例實施例中，第二絕緣體區(qū)20可由氮化硅化合物組成(sin、si3n4等)。第三絕緣體區(qū)22可由另一種電性絕緣材料組成，或者作為替代，可與第一絕緣體區(qū)具有相同的組成。例如，第三絕緣體區(qū)可由teos組成，以在第二絕緣體區(qū)20上提供另一共形涂層。在一個示例實施例中，第一及第二絕緣體區(qū)18、20可具有例如約20納米(nm)的厚度，而第三絕緣體區(qū)22可具有例如約40納米的厚度。本文中所使用的術(shù)語“約”或其變體可指能夠產(chǎn)生基本相同的技術(shù)效果的其它值以外的特定值和/或具體度量，或者由誤差范圍限定的量，例如所列舉量的百分之五、百分之十、百分之十五。

li層級16可在其中包括一組過孔24，該組過孔形成于li層級16的過孔開口內(nèi)。在結(jié)構(gòu)2制造期間，在移除其部分以形成過孔開口之前，li層級16可作為一組連續(xù)層形成。接著，可以塊體半導(dǎo)體材料填充該過孔開口，以形成過孔24。更具體地說，在結(jié)構(gòu)22上可形成塊體半導(dǎo)體材料層26，以填充li層級16內(nèi)的過孔開口。除一種或多種傳統(tǒng)半導(dǎo)體材料以外，塊體半導(dǎo)體材料26還可在其中包括一種或多種導(dǎo)電金屬，例如鎢(w)、銅(cu)、鋁(al)、銀(ag)等。在一個示例實施例中，通過選擇性移除li層級16的部分來形成過孔開口，并例如通過金屬沉積制程在其中形成半導(dǎo)體材料和/或金屬或金屬化合物，可形成塊體半導(dǎo)體材料26。另外，還可在li層級16的一個或多個絕緣體區(qū)18、20、22與過孔24之間形成一個或多個襯里28。在各過孔開口中形成塊體半導(dǎo)體材料26之前，在各過孔開口的側(cè)壁上可形成襯里28。過孔24及塊體半導(dǎo)體材料26可例如通過在li層級16的上表面以及其中的過孔開口上沉積來形成。本文中所使用的術(shù)語“沉積”可包括適于材料沉積的任意當(dāng)前已知或以后開發(fā)的技術(shù)，包括但不限于例如：化學(xué)氣相沉積(chemicalvapordeposition；cvd)、低壓cvd(low-pressurecvd；lpcvd)、等離子體增強(qiáng)型cvd(plasma-enhancedcvd；pecvd)、高密度等離子體cvd(highdensityplasmacvd；hdpcvd)、快速加熱cvd(rapidthermalcvd；rtcvd)、超高真空cvd(ultra-highvacuumcvd；uhvcvd)、限制反應(yīng)處理cvd(limitedreactionprocessingcvd；lrpcvd)、金屬有機(jī)cvd(metalorganiccvd；mocvd)、濺鍍沉積、離子束沉積、電子束沉積、激光輔助沉積、熱氧化、熱氮化、旋涂方法、物理氣相沉積(physicalvapordesposition；pvd)、原子層沉積(atomiclayerdeposition；ald)、化學(xué)氧化、分子束外延(molecularbeamepitaxy；mbe)、電鍍、蒸鍍。沉積之后，一些該沉積材料可直接位于li層級16上并與其接觸，例如在其過孔開口內(nèi)。

請參照圖2，本發(fā)明的制程可包括例如選擇性地或非選擇性地自結(jié)構(gòu)2(圖1)移除塊體半導(dǎo)體材料26(圖1)。本文中所使用的術(shù)語“移除”可包括當(dāng)前已知或以后開發(fā)的各種材料移除或拋光技術(shù)的其中任意一種，包括拋光或蝕刻。一種類型拋光可包括施加化學(xué)機(jī)械拋光(chemical-mechanicalpolishing；cmp)，其也被稱為化學(xué)機(jī)械平坦化。cmp是一種制程，其與研磨(與砂磨類似)相比，使用化學(xué)制品及磨料以自增層結(jié)構(gòu)移除材料。例如，在沉積并蝕刻若干元件以后，所得結(jié)構(gòu)的頂部表面可能不平坦且在執(zhí)行后續(xù)制程步驟之前需要平滑化(或整平)。一般來說，cmp會整平結(jié)構(gòu)的高點，保持較光滑且平坦的表面。另一種類型制程“蝕刻”通常是指自襯底(或形成于該襯底上的結(jié)構(gòu))移除材料，且經(jīng)常通過就位的掩膜執(zhí)行，從而可從結(jié)構(gòu)選擇性移除材料，而使其余材料不受影響。蝕刻可通過使用等離子體執(zhí)行。通過調(diào)節(jié)等離子體的參數(shù)，等離子體系統(tǒng)可以數(shù)種模式操作。普通等離子體蝕刻產(chǎn)生不帶電的高能自由基，其在晶圓的表面反應(yīng)。由于中性粒子從所有角度攻擊晶圓，因此此制程是等向性的。離子研磨(ionmilling)或濺鍍蝕刻(sputteretching)用惰性氣體的高能離子轟擊晶圓，該高能離子大致從一個方向接近晶圓，因此此制程為高度非等向性。反應(yīng)離子蝕刻(reactive-ionetching；rie)操作于介于濺鍍與等離子體蝕刻之間的條件下，且可被用于產(chǎn)生深而窄的特征，例如淺溝槽(例如其中可形成一個或多個sti14)。

不論所使用的制程，移除塊體半導(dǎo)體材料26可暴露自過孔24的頂部表面32延伸至該過孔的內(nèi)部的一個或多個腔體30。在ic結(jié)構(gòu)操作期間，腔體30可阻止電流自一個電路元件通過過孔24向另一個電路元件的流動，以及/或者在傳統(tǒng)制造技術(shù)中的后續(xù)制程期間可使導(dǎo)電金屬自相鄰組件遷移進(jìn)入腔體30中。當(dāng)形成塊體半導(dǎo)體材料26(圖1)時，腔體30可嵌入過孔24內(nèi)，例如因過孔24相對ic結(jié)構(gòu)2的其余部分具有縮小的橫截面積而導(dǎo)致。因此，腔體30可經(jīng)形成以使其側(cè)壁與塊體半導(dǎo)體材料26的內(nèi)部側(cè)壁直接相鄰并由其定義。因此，申請人已發(fā)現(xiàn)，腔體30可在ic產(chǎn)品制造期間出現(xiàn)于一個或多個過孔24中并在一些情況下可促進(jìn)操作期間的波動。

請參照圖3，本發(fā)明的實施例可包括選擇性填充過孔24的腔體30(圖2)而不影響ic產(chǎn)品的其它屬性的技術(shù)。圖3中顯示在一個或多個過孔24內(nèi)形成金屬塞34的第一示例制程，而在一個或多個過孔24內(nèi)形成金屬塞34的另一個示例制程顯示于圖4中并在本文中其它地方詳細(xì)說明。在一個實施例中，在腔體30暴露之后，可接著在相應(yīng)腔體30內(nèi)分別形成至各過孔24的頂部表面32的一個或多個金屬塞34。例如通過施加選擇性金屬沉積制程可形成金屬塞34，以使各金屬塞34共形接觸其相應(yīng)腔體30的側(cè)壁及底部，從而使一個或多個金屬塞34位于各過孔24的外部側(cè)壁的橫向遠(yuǎn)側(cè)并周向定位于其內(nèi)。以此方式，一個或多個金屬塞34可經(jīng)形成以接觸各過孔24的內(nèi)部的下表面。選擇性金屬沉積通常是指一種制程，通過此制程，金屬顆粒形成或生長于ic結(jié)構(gòu)的某些部分上，而不會形成于其它部分上或以其它方式影響其它部分。選擇性金屬沉積可提供一種機(jī)制，通過該機(jī)制，例如，金屬形成于其它金屬或?qū)щ娊Y(jié)構(gòu)上而不會形成于絕緣材料(例如li層級16的各種絕緣材料)上。

選擇性金屬沉積制程的一個例子可包括例如選擇區(qū)域化學(xué)氣相沉積(sacvd)，其中，僅在ic結(jié)構(gòu)的選擇區(qū)域中沉積材料(例如金屬)膜。該沉積的該選擇性可由表面的化學(xué)組成及沉積材料控制，例如透過鍵合形成或者粘聚可發(fā)生于金屬表面上而不能發(fā)生于絕緣體材料(例如氧化物)的表面上。為通過選擇性金屬沉積形成一個或多個金屬塞34，一個或多個金屬塞34可通過在單步驟sacvd和/或電鍍制程中沉積鎢(w)、鈷(co)、釕(ru)、銠(rh)、鉬(mo)、鉭(ta)、氮化鉭(tan)、鋁(al)和/或其合金形成。還應(yīng)當(dāng)理解，可使用任意當(dāng)前已知或以后開發(fā)的導(dǎo)電材料以在腔體30內(nèi)形成一個或多個金屬塞34。在一個或多個金屬塞34由鎢組成的實施例中，過孔24的化學(xué)組成可與一個或多個金屬塞34的化學(xué)組成同質(zhì)。一個或多個金屬塞34的組成可提供變化的技術(shù)效果，例如阻止銅(cu)自相鄰組件或?qū)Ь€遷移進(jìn)入過孔24中的相關(guān)能力。例如，依據(jù)一個或多個過孔24的組成以及預(yù)期應(yīng)用，一些金屬可提供變化的電阻率量和/或阻止cu遷移至一個或多個過孔24的能力。最初，一個或多個金屬塞34可自各過孔24的下方內(nèi)部表面延伸至各過孔24的頂部表面32上方的點。接著，為保持各過孔24的位置及電性屬性，在li層級16上形成其它材料和/或?qū)嵤┢渌圃觳襟E之前可平坦化(例如，通過施加研磨cmp)過孔24及金屬塞34。在一些實施例中，例如，若施加選擇性金屬化以形成金屬塞34，則可省略金屬塞34的后續(xù)平坦化。

請參照圖4，在過孔24的腔體30中形成一個或多個金屬塞34(圖3)之前，本發(fā)明的實施例可替代地包括形成li層級16的額外結(jié)構(gòu)。例如，在li層級16的上表面上可形成第一金屬層級36，其中具有一組單獨結(jié)構(gòu)。第一金屬層級36的各組件可例如通過沉積或形成材料的其它制程來形成，接著通過平坦化(例如cmp)來形成平坦上表面。盡管第一金屬層級36最初可能在其中缺乏金屬或?qū)щ娢镔|(zhì)，但在如本文中所述的后續(xù)制程步驟期間可在第一金屬層級36內(nèi)形成一條或多條金屬線。在li層級16上以及被平坦化之前的各過孔24的腔體30(圖2)內(nèi)可形成介電覆蓋層38。介電覆蓋層38可由本文中其它地方關(guān)于一個或多個sti14、絕緣體區(qū)18、20、22所述的絕緣材料的其中一種或多種組成，以及/或者可由另一種介電材料組成。在一個示例實施例中，介電覆蓋層38可具有例如約20納米的厚度。接著，第四絕緣體區(qū)40可形成于上表面介電覆蓋層38上，并可由例如低k介電材料和/或任意其它當(dāng)前已知或以后開發(fā)的介電材料組成。在一個示例實施例中，第四絕緣體區(qū)40可具有例如約95納米的厚度。

為準(zhǔn)備在后續(xù)制程步驟中形成并定位導(dǎo)電金屬，執(zhí)行一系列掩膜及蝕刻技術(shù)。在一個示例實施例中，通過施加光刻-蝕刻-光刻-蝕刻(litho-etch-litho-etch；lele)制程可形成用以形成一組溝槽的記憶層。接著，例如通過施加另一lele制程，在用于該溝槽的該記憶層上方可形成用以形成一組過孔的另一記憶層。還應(yīng)當(dāng)理解，可執(zhí)行其它掩膜和/或蝕刻制程，以在li層級16上形成并定位導(dǎo)電金屬。為實施li層級16的lele制程，第一硬掩膜42可直接形成于第一金屬層級36上并可包括絕緣掩膜材料，例如氧化物硬掩膜、氮化物硬掩膜等。另外，第二硬掩膜44可設(shè)于第一硬掩膜42上并可由例如一種或多種金屬組成。在第一金屬層級36的制程期間，所形成的溝槽及過孔記憶層可通過平坦化層例如有機(jī)平坦化層(organicplanarizationlayer；opl)相互物理隔開。隔開該兩個記憶層的該opl可例如平坦化一個或多個溝槽表面，以供該一個或多個過孔記憶層沉積并圖案化。接著，移除制程例如蝕刻(如最終雙鑲嵌rie)可定義溝槽-過孔結(jié)構(gòu)，以產(chǎn)生如圖4中所示的一組接觸開口46。盡管接觸開口46通常通過參照其中形成的“接觸”定義，但應(yīng)當(dāng)理解，例如襯里、過孔、金屬線等多種結(jié)構(gòu)可分別形成于一個或多個接觸開口46中。

如圖4中所示，在第一金屬層級36中可形成接觸開口46及線開口48。若要在所得結(jié)構(gòu)中的金屬線連接層下面設(shè)置接觸，則例如通過應(yīng)用本文中所述的多個制造步驟可形成線開口48。為了自第一金屬層級36移除介電覆蓋層38的部分，一個或多個接觸開口46的形成可包括選擇性蝕刻以僅移除介電覆蓋層38。例如，向一個或多個介電覆蓋層38施加干式rie可快速移除一個或多個介電覆蓋層38，而基本保留其它材料完好，包括一個或多個過孔24及一個或多個金屬塞34的組成。在形成第一金屬層級36之前在一個或多個過孔24中的腔體30(圖2)的側(cè)壁及下表面上共形形成一個或多個金屬塞34的實施例中，應(yīng)當(dāng)理解，例如通過使用不同的選擇性蝕刻制程可形成接觸開口46而不移除一個或多個金屬塞34。

在任何情況下，接觸開口46的形成可暴露過孔24的腔體30(圖2)。在此階段，接著，通過施加在塊體半導(dǎo)體材料上選擇性形成金屬的一個或多個制程，一個或多個金屬塞34可形成于各過孔24內(nèi)，以共形涂布腔體30的暴露側(cè)壁及表面(例如僅接觸塊體半導(dǎo)體材料26)。形成金屬的示例制程(例如sacvd)在本文中其它地方被詳細(xì)討論并可被施加于圖4中所示的示例實施例。所形成的一個或多個金屬塞34可經(jīng)形成以大致延伸至一個或多個過孔24的頂部表面32，例如通過在填充至大約第三絕緣體區(qū)22的厚度以后終止一個或多個金屬塞34的形成的方式。不過，應(yīng)當(dāng)理解，在一些實施例中，一個或多個金屬塞34的部分可延伸進(jìn)入第一金屬層級36中，只要至少過孔24的腔體30(圖2)被相應(yīng)的一個或多個金屬塞34填充。

請參照圖5，其顯示依據(jù)本發(fā)明的實施例形成ic結(jié)構(gòu)50的額外制造步驟。為在導(dǎo)電組件之間提供額外的隔離，以及為形成阻擋物以防止化合物自相鄰結(jié)構(gòu)遷移進(jìn)入過孔24中，本發(fā)明的實施例可包括形成襯里52，該襯里包括例如難熔金屬化合物，如氮化鉭(tan)和/或鉭(ta)，其共形位于第一金屬層級38內(nèi)的各接觸開口46(圖4)及線開口48(圖4)的側(cè)壁上。接著，一組接觸54(由一種或多種導(dǎo)電金屬例如本文中其它地方關(guān)于一個或多個過孔24所述的塊體材料的其中一種或多種組成)可形成于相應(yīng)接觸開口46內(nèi)。還應(yīng)當(dāng)理解，接觸54可具有與一個或多個過孔24相同的材料組成或者可具有不同的材料組成。作為tan和/或ta的附加或替代，襯里52可由其它金屬例如鈷(co)、錳(mn)、鈦(ti)、鎢(w)、釕(ru)、銥(ir)、銠(rh)及鉑(pt)等或其混合物(例如合金)組成。一個或多個襯里52可位于各接觸54的外表面上，包括垂直及水平表面，以將一個或多個接觸54與相鄰組件物理隔開。在一個示例實施例中，一個或多個襯里52可直接位于相鄰的過孔24與接觸54之間。襯里52的組成(例如由本文中所述的示例材料的其中一種或多種組成)可為電流提供足夠的電導(dǎo)率以行進(jìn)于過孔24和/或接觸54之間，同時阻止或防止導(dǎo)電材料自一個或多個接觸54遷移進(jìn)入過孔24和/或一個或多個金屬塞34中。各襯里52還可增加橫向隔開的接觸54(介電覆蓋層38和/或第四絕緣體層40的部分位于其間)之間的電性絕緣量。

除第一金屬層級38內(nèi)的接觸54以外，ic結(jié)構(gòu)50可包括例如橫向延伸進(jìn)/出頁面的平面的一條或多條金屬線56。如圖5中將一條或多條金屬線56與一個或多個接觸54隔開的虛線所示，金屬線56可具有與一個或多個接觸54相同的材料組成，或者可由另一種導(dǎo)電材料組成。因此，金屬線56在結(jié)構(gòu)上可與一個或多個接觸54連續(xù)并可作為單一金屬形成步驟(例如單個金屬沉積)的部分形成。作為附加或替代，一條或多條金屬線56可獨立于一個或多個接觸54以及/或者與其耦接的導(dǎo)電材料形成。由此，接觸54可將li層級16的相應(yīng)過孔24與位于第一金屬層級36中的金屬線56以及/或者位于ic結(jié)構(gòu)50的其它金屬層級(未顯示)中的其它金屬線(未顯示)耦接。因此，第一金屬層級36可表示beol堆疊的一個金屬層級，該beol堆疊在其中包括數(shù)個金屬層級，例如四個金屬層級、八個金屬層級、十六個金屬層級，以及/或者任意可想到的獨特金屬層級數(shù)，這些金屬層級具有相應(yīng)的接觸、導(dǎo)線、絕緣體材料等。

若形成ic結(jié)構(gòu)50使一個或多個金屬塞34具有與一個或多個過孔24的化學(xué)組成不同的化學(xué)組成，則基于li層級16及其組件的材料組成，ic結(jié)構(gòu)50可在結(jié)構(gòu)上區(qū)別于其它ic產(chǎn)品。例如，若各過孔24由鎢組成，則一個或多個金屬塞34可由鈷(co)組成并可形成阻擋物以防止一個或多個接觸54的其它金屬(例如銅(cu))遷移至相鄰的一個或多個過孔24。因此，一個或多個金屬塞34相對一個或多個過孔24的變化材料組成可在操作期間為ic結(jié)構(gòu)50提供較大的穩(wěn)定性，并可降低或防止一個或多個接觸54與一個或多個過孔24之間的界面處的材料退化。還應(yīng)當(dāng)理解，在一些應(yīng)用中，一個或多個金屬塞34的材料組成可與一個或多個過孔24的材料組成一致，例如，其中，襯里52將接觸54與過孔24分開。在任何情況下，一個或多個金屬塞34的位置及組成可提供額外的導(dǎo)電材料，其中，在操作期間電流可流過ic結(jié)構(gòu)50。

本文中所述的最終ic結(jié)構(gòu)可由制造者以原始晶圓形式(也就是說，作為具有多個未封裝芯片的單個晶圓)、作為裸芯片，或者以封裝形式分配。在后一種情況中，該芯片設(shè)于單芯片封裝件中(例如塑料承載件，其具有附著至母板或其它更高層次承載件的引腳)或者多芯片封裝件中(例如陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，接著將該芯片與其它芯片、分立電路元件和/或其它信號處理裝置集成，作為下列產(chǎn)品的一部分：(a)中間產(chǎn)品(例如母板的部分)，或者(b)最終產(chǎn)品。該最終產(chǎn)品可為包括集成電路芯片的任意產(chǎn)品，涉及范圍從玩具及其它低端應(yīng)用直至具有顯示器、鍵盤或其它輸入裝置以及中央處理器的先進(jìn)電腦產(chǎn)品。

本文中所使用的術(shù)語僅是出于說明特定實施例的目的，并非意圖限制本發(fā)明。除非上下文中另外明確指出，否則本文中所使用的單數(shù)形式“一個”以及“該”也意圖包括復(fù)數(shù)形式。另外，應(yīng)當(dāng)理解，術(shù)語“包括”用于本說明書中時表明所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個或多個其它特征、整體、步驟、操作、元件、組件，和/或其群組。

下面的權(quán)利要求中的所有方式或步驟加功能元素的相應(yīng)結(jié)構(gòu)、材料、動作及等同意圖包括結(jié)合具體請求保護(hù)的其它請求保護(hù)的元素執(zhí)行該功能的任意結(jié)構(gòu)、材料或動作。本發(fā)明的說明用于示例及說明目的，而非意圖詳盡無遺或限于所揭示形式的揭示。許多修改及變更將對于本領(lǐng)域的普通技術(shù)人員顯而易見，而不背離本發(fā)明的范圍及精神。實施例經(jīng)選擇及說明以最佳解釋本發(fā)明的原理及實際應(yīng)用，并使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明針對不同的實施例具有適合所考慮的特定應(yīng)用的不同變更。