本發(fā)明大體上是關(guān)于半導體裝置及積體電路制造，而且尤其是有關(guān)于具有與高頻開關(guān)的裝置結(jié)構(gòu)耦合的配線的芯片結(jié)構(gòu)及此類芯片結(jié)構(gòu)的制造方法。

背景技術(shù)：

移動通訊裝置(例如：膝上型電腦、移動電話、平板電腦等)可利用bicmos電路處理被傳送至該等移動通訊裝置并由該等移動通訊裝置接收的無線高頻信號。此bicmos電路可包括的一或多個開關(guān)，用于將典型為射頻(rf)波段內(nèi)由天線接收的高頻信號自低噪聲放大器選擇性路由(route)安排至其它芯片電路，還用于將高頻信號自功率放大器選擇性路由安排至該天線。這些高頻開關(guān)可包括通過互補式金屬氧化物半導體(cmos)程序來形成的場效晶體管的堆疊(stack)或排組(bank)。開關(guān)可由各種優(yōu)值(figuresofmerit；fom)來特征化，諸如導通電阻(ron)、斷開電容(coff)、以及其乘法乘積。

后段制程(beol)互連結(jié)構(gòu)可用于將這些高頻信號路由安排至及自開關(guān)的主動裝置。此beol互連結(jié)構(gòu)可包括嵌埋于介電層的堆疊中的配線，用以建立就信號界定互連網(wǎng)絡(luò)的金屬化階的堆疊。此beol互連結(jié)構(gòu)可使用鑲嵌程序來制造，堆疊中的不同金屬化階個別形成。

需要具有與高頻開關(guān)耦合的配線的芯片結(jié)構(gòu)及此類芯片結(jié)構(gòu)的制造方法以便改善一或多個fom。

技術(shù)實現(xiàn)要素：

在本發(fā)明的具體實施例中，所提供一種芯片結(jié)構(gòu)及芯片結(jié)構(gòu)制造方法。形成包括第一源極/漏極區(qū)、第二源極/漏極區(qū)、及第一柵極電極的晶體管，該第一柵極電極具有順著第一方向?qū)实牡谝粚挾取Ｐ纬砂ㄅc該第一源極/漏極區(qū)耦合的電線的配線階(level)。該電線具有順著與該第一方向不同的第二方向?qū)实拈L度。

在本發(fā)明的一具體實施例中，配線結(jié)構(gòu)包括第一配線階、以及包括與該第一電線耦合的第二電線的第二配線階。該第二電線具有順著與對準該第一電線的長度所依順的方向不同的方向?qū)实拈L度。

附圖說明

附圖是合并于本說明書的一部分并構(gòu)成該部分，繪示本發(fā)明的各項具體實施例，并且連同上述對本發(fā)明的一般性說明、及下文對具體實施例提供的詳細說明，目的是為了闡釋本發(fā)明的具體實施例。

圖1是根據(jù)本發(fā)明的一具體實施例的芯片結(jié)構(gòu)的俯視圖，以及其中為求清楚說明，將互連結(jié)構(gòu)的介電層省略。

圖1a是基本上沿著圖1所示線條1a-1a取看的截面圖。

圖1b是基本上沿著圖1所示線條1b-1b取看的截面圖。

圖2是根據(jù)本發(fā)明的一替代具體實施例的芯片結(jié)構(gòu)的俯視圖，以及其中為求清楚說明，將互連結(jié)構(gòu)的介電層省略。

圖2a是基本上沿著圖2所示線條2a-2a取看的截面圖。

圖2b是基本上沿著圖2所示線條2b-2b取看的截面圖。

圖3是根據(jù)本發(fā)明的一替代具體實施例的芯片結(jié)構(gòu)的俯視圖，以及其中為求清楚說明，將互連結(jié)構(gòu)的介電層省略。

圖3a是基本上沿著圖3所示線條3a-3a取看的截面圖。

圖3b是基本上沿著圖3所示線條3b-3b取看的截面圖。

圖4就圖1、1a、1b所示根據(jù)本發(fā)明的具體實施例所制造的芯片結(jié)構(gòu)，繪出斷開電容與導通電阻的乘積的圖解。

圖5就根據(jù)現(xiàn)有技術(shù)所制造全部配線都與柵極電極平行定向?qū)实男酒Y(jié)構(gòu)，繪出斷開電容與導通電阻的乘積的圖解。

圖6就圖2、2a、2b所示根據(jù)本發(fā)明的具體實施例所制造的芯片結(jié)構(gòu)，繪出斷開電容與導通電阻的乘積的圖解。

圖7就圖3、3a、3b所示根據(jù)本發(fā)明的具體實施例所制造的芯片結(jié)構(gòu)，繪出斷開電容與導通電阻的乘積的圖解。

符號說明：

10襯底

12開關(guān)

14柵極電極

16裝置結(jié)構(gòu)

18裝置結(jié)構(gòu)

20裝置結(jié)構(gòu)

26柵極介電層

28源極/漏極區(qū)

30源極/漏極區(qū)

32通道區(qū)

34硅化物層

36互連結(jié)構(gòu)

38接觸階

40配線階

42貫孔階

44配線階

46貫孔階

48配線階

50介電層

52接觸部

54接觸部

56電線

58電線

60介電層

62接觸部

64接觸部

66電線

68電線

70介電層

72接觸部

74接觸部

76電線

78電線

80天線

82放大器。

具體實施方式

請參閱圖1、1a、1b，并且根據(jù)本發(fā)明的一具體實施例，襯底10包含可用于形成積體電路的裝置的單晶半導體材料。襯底10可以是主體晶圓、其頂面處包括磊晶層的主體晶圓、或硅絕緣體晶圓的裝置層。開關(guān)12使用襯底10當作芯片的積體電路的某部分而通過前段制程(feol)處理所形成。開關(guān)12包括多個柵極電極14，其配置為平行突指(finger)，并且參與形成裝置結(jié)構(gòu)，諸如基本上由參考元件符號16、18、20所指出的代表性裝置結(jié)構(gòu)。

在一項具體實施例中，裝置結(jié)構(gòu)16、18、20可以是場效晶體管的排組或堆疊，其串聯(lián)配線在一起，并且沿著裝置結(jié)構(gòu)16、18、20所共用的柵極電極14的寬度順著方向d1配置。除了與柵極電極14其中一者相關(guān)聯(lián)，裝置結(jié)構(gòu)16、18、20的各者還包括其它組件，諸如襯底10在柵極電極14側(cè)翼并與其相鄰的半導體材料中形成的重度摻雜源極/漏極擴散或區(qū)域28、30。在一具體實施例中，源極/漏極區(qū)28可充當漏極，而源極/漏極區(qū)30充當源極，或反過來指定也可適用。

柵極電極14是柵極堆疊的組件，此柵極堆疊還包括安置于柵極電極14與襯底10的頂面之間的柵極介電層26。柵極電極14相對于襯底10的平面具有厚度或高度，還在正交于此高度的平面中具有長度及寬度。柵極電極14的寬度(即長軸)順著方向d1對準，而柵極電極14的長度(即短軸)順著方向d2對準。柵極長度代表自源極/漏極區(qū)28至源極/漏極區(qū)30的距離。不同裝置結(jié)構(gòu)16、18、20在其共用柵極電極14的一側(cè)的源極/漏極區(qū)28順著與共用柵極電極14的寬度平行的方向d1對準。不同裝置結(jié)構(gòu)16、18、20在其共用柵極電極14的對立側(cè)的源極/漏極區(qū)30亦順著與共用柵極電極14的寬度平行的方向d1對準。

襯底10的半導體材料中在位于各柵極電極14下方的位置界定通道區(qū)32。通道區(qū)32位于源極/漏極區(qū)28與源極/漏極區(qū)30相關(guān)特定柵極電極14之間。可摻雜構(gòu)成源極/漏極區(qū)28、30的襯底10的半導體材料而與構(gòu)成通道區(qū)32的半導體材料具有相反的導電性類型。

柵極電極14及柵極介電層26在形成方面，可通過沉積層堆疊、以及用光刻與蝕刻來圖案化此層堆疊，用以提供柵極電極14的平行突指。柵極電極14由導體所組成，諸如金屬、摻雜多晶硅、金屬硅化物、或這些與其它傳導材料的分層組合。柵極介電層26由介電質(zhì)或絕緣材料所組成，包括例如：二氧化硅(sio2)、諸如氧化鉿(hfo2)的高k介電質(zhì)、或這些與其它介電材料的分層組合。源極/漏極區(qū)28、30可通過將合適的摻質(zhì)布植或擴散到襯底10的半導體材料內(nèi)，按照自對準方式來形成，此摻質(zhì)就n型導電性例如為像是砷(as)或磷(p)的第五族摻質(zhì)，就p型導電性例如為像是硼(b)的第三族摻質(zhì)。

裝置結(jié)構(gòu)16、18、20可包括諸如光暈區(qū)、輕度摻雜漏極(ldd)延展部等其它組件。非導電性間隔物(圖未示)可在柵極電極14的垂直側(cè)壁上形成?？稍谝r底10中形成就裝置結(jié)構(gòu)16、18、20供應(yīng)電隔離的淺溝槽隔離區(qū)(圖未示)。

柵極電極14及源極/漏極區(qū)28、30與互連結(jié)構(gòu)中含有的金屬特征耦合，此互連結(jié)構(gòu)基本上是以參考元件符號36來表示，其通過中段(mol)及后段制程(beol)處理來制造。在中段處理期間，硅化物層34于源極/漏極區(qū)28、30的頂面上形成，并且通過柵極電極側(cè)壁上的非導電性間隔物而與柵極電極14分開?；ミB結(jié)構(gòu)36包括分布于接觸階38、多個貫孔階42、46、以及多個配線階40、44、48中的多金屬化階。

接觸階38及配線階40于一或多個介電層50中形成。接觸階38包括穿過一或多個介電層50延展至源極/漏極區(qū)28上的硅化物層34的多個接觸部(contact)52、以及穿過一或多個介電層50延展至源極/漏極區(qū)30上的硅化物層34的多個接觸部54。配線階40包括通過接觸部52而與源極/漏極區(qū)28耦合的電線56、以及通過接觸部54而與源極/漏極區(qū)30耦合的電線58。電線56、58相對于襯底10的平面具有厚度或高度，還在正交于此高度的平面中具有長度及寬度。電線56、58的長度在尺寸單元方面顯著大于其相應(yīng)寬度，并且順著方向d2對準。電線56、58順著方向d1彼此交替，并且以一給定間距順著方向d1具有相隔關(guān)系，此給定間距的選擇是為了允許電線56接觸源極/漏極區(qū)28，并允許電線58接觸源極/漏極區(qū)30。舉例而言，交替的圖案及間距允許電線56其中一者通過接觸部52而與裝置結(jié)構(gòu)16、18、20的相應(yīng)源極/漏極區(qū)28耦合(圖1a)，并且允許電線58其中一者通過接觸部54而與裝置結(jié)構(gòu)16、18、20的相應(yīng)源極/漏極區(qū)30耦合(圖1b)。

配線階40中的電線56、58彼此相對平行順著方向d2對準，但未相對于柵極電極14的寬度(即相對于方向d1)平行對準。反而，配線階40中電線56、58的長度相對于柵極電極14的寬度非平行對準。在代表性具體實施例中，配線階40中電線56、58的長度橫切于或垂直于柵極電極14順著方向d1延展的寬度對準。在配線布局中，此對準的差異在穿過及跨布柵極電極14的正交或橫向路徑中路由安排電線56、58。

貫孔階42及配線階44于一或多個介電層60中形成。貫孔階42包括穿過一或多個介電層60延展至電線56的多個接觸部62、以及穿過一或多個介電層60延展至電線58的多個接觸部64。配線階40包括通過接觸部62而與電線56耦合的電線66、以及通過接觸部64而與電線58耦合的電線68。配線階40位于配線階44與裝置結(jié)構(gòu)16、18、20之間，電線66與電線56堆疊，而電線68與電線58堆疊。電線66、68相對于襯底10的平面具有厚度或高度，還在正交于此高度的平面中具有長度及寬度。電線66、68的長度在尺寸單元方面顯著大于其相應(yīng)寬度，并且順著方向d2對準。

配線階44中的電線66、68順著方向d2彼此平行對準且與配線階40中的電線56、58平行對準，但未相對于柵極電極14的寬度(即相對于方向d1)平行對準。反而，配線階44中電線66、68的長度相對于柵極電極14順著方向d1延展的寬度非平行對準。在代表性具體實施例中，配線階44中電線66、68的長度橫切于或垂直于柵極電極14的寬度對準。在配線布局中，此對準的差異在穿過及跨布柵極電極14的正交或橫向路徑中路由安排電線66、68。

貫孔階46及配線階48于一或多個介電層70中形成。貫孔階46包括穿過一或多個介電層70延展至電線66的多個接觸部72、以及穿過一或多個介電層70延展至電線68的多個接觸部74。配線階48包括通過接觸部72而與電線66耦合的電線76、以及通過接觸部74而與電線68耦合的電線78。配線階44位于配線階48與配線階40之間。配線階48中的電線76、78彼此且相對于柵極電極14平行對準。特別的是，電線76、78相對于襯底10的平面具有厚度或高度，還在正交于此高度的平面中具有長度及寬度。此等長度顯著大于電線76、78的相應(yīng)寬度，順著與柵極電極14順著方向d1延展的寬度平行的方向d1對準，并且相對于電線56、58的長度及電線66、68的長度垂直對準，各該電線順著方向d2延展。

在一具體實施例中，電線76、78可包括于互連結(jié)構(gòu)36的最頂端的配線階中，此互連結(jié)構(gòu)在外部用于與襯底10上的芯片電路建立外部連接。電線76可包含將開關(guān)12與天線80耦合的接口(port)，此天線例如為用于移動電子產(chǎn)品的天線。電線78可包含將開關(guān)12與放大器82耦合的另一接口，此放大器例如為當作襯底10上的電路而形成的低噪聲放大器或功率放大器。

互連結(jié)構(gòu)36的層階38、40、42、44、46、48可例如通過鑲嵌程序的沉積、研磨、光刻、以及蝕刻技巧特性來形成。在一代表性具體實施例中，對于各該層階38、40、42、44、46、48，可沉積一或多個介電層，并且可使用光刻與蝕刻于其中界定貫孔開口及/或溝槽的圖案。尤其是，可在光掩模的特征中選擇用于在配線階40、44、48中形成電線的溝槽的對準，此光掩模是在光刻期間用于形成阻劑掩模。所產(chǎn)生的貫孔開口及/或溝槽可與襯墊(例如：雙層鉭與鉭氮化物)排齊，并且填充有用以界定接觸部及電線的導體。在后者方面，可沉積一層厚導體，其過量填充貫孔及/或溝槽。此導體層例如用化學機械研磨(cmp)來平坦化，以將導體從一或多個介電層移除而維持傳導特征的嵌埋狀態(tài)。

接觸部52、54可由諸如鎢(w)的導體所構(gòu)成。電線58、58、66、68、76、78及接觸部62、64、72、74可由諸如銅(cu)、鋁(al)、銅鋁合金(alcu)、或另一金屬的導體所構(gòu)成，并且可通過諸如鉭(ta)、氮化鉭(tan)、鈦(ti)、及/或氮化鈦(tin)的耐火金屬來包覆。這些類型的金屬可通過化學氣相沉積(cvd)、物理氣相沉積(pvd)、或像是電鍍或無電式鍍覆的電化學程序來沉積。介電層50、60、70可由諸如硼磷硅酸鹽玻璃(bpsg)、磷硅酸鹽玻璃(psg)、氮化硅、氫化的碳氧化硅(sicoh)、或二氧化硅等的電絕緣介電材料所構(gòu)成，并且可通過化學氣相沉積來沉積。

使用時，可供電給開關(guān)12的柵極電極14以接通開關(guān)12的裝置結(jié)構(gòu)16、18、20。為達此目的，開關(guān)12在成分裝置結(jié)構(gòu)16、18、20的柵極電極14接收電氣輸入以“接通(on)”或“斷開(off)”。舉例而言，作為對柵極電極14的電氣輸入而施加的正電壓可將開關(guān)12的裝置結(jié)構(gòu)16、18、20接通，而作為對柵極電極14的電氣輸入而施加的負電壓可將開關(guān)12的裝置結(jié)構(gòu)16、18、20斷開?？山?jīng)由電線76在開關(guān)12接收電流(例如：來自天線通過低噪聲放大器所放大的信號，或自功率放大器轉(zhuǎn)移至天線的信號)。此電流將會穿過電線66及接觸部72、62流動至電線56，并且自電線56穿過接觸部52流動至源極/漏極區(qū)28及其上的硅化物層34，接著穿過柵極電極14下方的通道區(qū)32流動至源極/漏極區(qū)30及其上的硅化物層34，然后流動至接觸部54，再流動至電線58。此電流穿過接觸部64、74及電線68流動至電線78，接著在行經(jīng)串列耦合的裝置結(jié)構(gòu)16、18、20的全部后離開開關(guān)12。

包括開關(guān)12的裝置結(jié)構(gòu)16、18、20及互連結(jié)構(gòu)36的芯片結(jié)構(gòu)提供某些技術(shù)改良。順著與柵極電極14的方向不同的方向?qū)孰娋€56、58會使諸相鄰對的電線56、58間的配線布局增大間距。類似的是，順著與柵極電極14的方向不同的方向?qū)孰娋€66、68會使相鄰電線56、58間的配線布局增大間距。增大電線56、58的間距、及增大互連結(jié)構(gòu)36的配線布局中電線66、68的間距可有效降低配線電容對總電容的貢獻度，此與以全都平行并且彼此鄰近具有更高層階的不同配線階中的電線為特征的習知設(shè)計相對照。增大電線56、58的間距、及增大互連結(jié)構(gòu)36的配線布局中電線66、68的間距亦可促進配線布局中電線56、58及電線66、68增大寬度的能力，這可有效降低電阻。

根據(jù)本發(fā)明的具體實施例，配線階40、44、48其中至少一者未順著與柵極電極14的方向平行的方向取向或配置。反而，配線階40、44、48其中至少一者順著與柵極電極14的方向非平行(例如：橫切或垂直)的方向?qū)?。在替代具體實施例中，可在配線布局中配置配線階40、44、48，使得配線階40、44、48的不同組合未平行于柵極電極14配置。在一具體實施例中，配線階40中與裝置結(jié)構(gòu)16、18、20的平面最接近的電線56、58相對于方向d1可一直非平行，不受上配線階44、48中離裝置結(jié)構(gòu)16、18、20的平面較遠的電線66、68、76、78所影響。

請參閱圖2、2a、2b，其中相似的參考元件符號是指圖1、1a、1b中相似的特征，而且根據(jù)本發(fā)明的一替代具體實施例，可修改配線布局中配線階40、44、48的配置，使得配線階40的電線56、58的長度順著方向d2對準，并且未與對準柵極電極14的寬度所依順的方向d1平行對準。在本具體實施例中，配線階44中電線66、68的長度、及配線階48中電線76、78的長度相對于柵極電極14的寬度平行對準。結(jié)果是，電線56、58未與電線66、68堆疊，也未與電線76、78堆疊?？烧{(diào)整層階38、42、46中接觸部的位置以符合配線階40、44、48的重新配置。在配線布局中，此對準的差異在穿過及跨布柵極電極14的正交或橫向路徑中路由安排配線階40中的電線56、58。

請參閱圖3、3a、3b，其中相似的參考元件符號是指圖2、2a、2b中相似的特征，而且根據(jù)本發(fā)明的一替代具體實施例，可修改配線布局中配線階40、44、48的配置，使得配線階40的電線56、58、配線階44的電線66、68、及配線階48的電線76、78的相應(yīng)長度全都順著方向d2對準。因此，不同配線階40、44、48中的電線56、58、66、68、76、78未相對于柵極電極14順著方向d1延展的寬度平行對準?？烧{(diào)整層階38、42、46中接觸部的位置以符合配線階40、44、48的重新配置。在配線布局中，此對準的差異在穿過及跨布柵極電極14的正交或橫向路徑中路由安排配線階40中的電線56、58、配線階44的電線66、68、及配線階48的電線76、78。

在設(shè)計示意圖中，開關(guān)12的“接通”狀態(tài)可表示為電阻器，而開關(guān)12的“斷開”狀態(tài)可表示為電容器。開關(guān)12的導通電阻(ron)包括來自互連結(jié)構(gòu)的配線的貢獻度。降低ron容許更多信號在開關(guān)12接通時自一個接口行進至另一接口。場效晶體管的斷開電容(coff)可與開關(guān)12的諸接口間的隔離相關(guān)聯(lián)。降低coff將會使更多信號在開關(guān)12斷開時停止自一個接口行進至另一者，并且將會增強隔離。coff包括來自互連電容的貢獻度。根據(jù)本發(fā)明的具體實施例，修改配線階40、44、48其中至少一者中配線的對準，允許工程處理及操縱開關(guān)12的ron及coff的值以改善優(yōu)值(fom)，諸如ron與coff的乘積(即ron*coff)，用于將rf開關(guān)的效能分級。

請參閱圖4，根據(jù)圖1、1a、1b所示本發(fā)明的具體實施例，就與配線布局耦合的不同裝置幾何形態(tài)的開關(guān)，展示繪出斷開電容與導通電阻的乘積的圖解。開關(guān)包括各具有29個柵極電極突指的一或多個晶體管，此等柵極電極突指為36μm的寬度，以及導致柵極長度為0.32μm、0.30μm及0.28μm的一連串不同寬度。對各組柵極電極參數(shù)及堆疊，形成與1、2及4個堆疊耦合的互連結(jié)構(gòu)，其中堆疊的數(shù)目表示串聯(lián)耦合的晶體管的數(shù)目。斷開電容及導通電阻提取自使用網(wǎng)絡(luò)分析儀施作的s參數(shù)測量。測量ron與coff期間的操作頻率為1ghz。

基本上，觀測到ron*coff的值在圖4中隨著柵極長度縮減而降低。可就具有相同裝置幾何形態(tài)且互連結(jié)構(gòu)中的電線全都與柵極電極突指平行定向?qū)实难b置結(jié)構(gòu)，將圖4所示ron*coff的值與圖5所示ron*coff的值作比較。對于柵極長度的所有值及堆疊的數(shù)目，根據(jù)本發(fā)明的具體實施例所制造的裝置結(jié)構(gòu)的ron*coff的值(圖4)小于現(xiàn)有技術(shù)的裝置結(jié)構(gòu)的ron*coff的值(圖5)。ron*coff的改善主要源自于降低配線布局中非平行配線階中的電線對總電容的貢獻度，經(jīng)觀測，此大部分與裝置幾何形態(tài)無關(guān)。

請參閱圖6，根據(jù)圖2、2a、2b所示本發(fā)明的具體實施例，就與配線布局耦合的不同裝置幾何形態(tài)的開關(guān)，展示繪出斷開電容與導通電阻的乘積的圖解。開關(guān)包括各具有29個柵極電極突指的一或多個晶體管，此等柵極電極突指為36μm的寬度，以及導致柵極長度為0.32μm、0.30μm及0.28μm的一連串不同寬度。對各組柵極電極參數(shù)及堆疊，形成與1、2及4個堆疊耦合的互連結(jié)構(gòu)，其中堆疊的數(shù)目表示串聯(lián)耦合的晶體管的數(shù)目。斷開電容及導通電阻提取自使用網(wǎng)絡(luò)分析儀施作的s參數(shù)測量。測量ron與coff期間的操作頻率為1ghz。

基本上，觀測到ron*coff的值在圖6中隨著柵極長度縮減而降低?？蓪D6所示ron*coff的值與圖5所示現(xiàn)有技術(shù)的裝置結(jié)構(gòu)的ron*coff的值作比較。對于柵極長度的所有值及堆疊的數(shù)目，根據(jù)本發(fā)明的具體實施例所制造的裝置結(jié)構(gòu)的ron*coff的值(圖6)小于現(xiàn)有技術(shù)的裝置結(jié)構(gòu)的ron*coff的值(圖5)。ron*coff的改善主要源自于降低配線布局中非平行配線階中的電線對總電容的貢獻度，經(jīng)觀測，此大部分與裝置幾何形態(tài)無關(guān)。

請參閱圖7，根據(jù)圖3、3a、3b所示本發(fā)明的具體實施例，就與配線布局耦合的不同裝置幾何形態(tài)的開關(guān)，展示繪出斷開電容與導通電阻的乘積的圖解。開關(guān)包括各具有29個柵極電極突指的一或多個晶體管，此等柵極電極突指為36μm的寬度，以及導致柵極長度為0.32μm、0.30μm及0.28μm的一連串不同寬度。對各組柵極電極參數(shù)及堆疊，形成與1、2及4個堆疊耦合的互連結(jié)構(gòu)，其中堆疊的數(shù)目表示串聯(lián)耦合的晶體管的數(shù)目。斷開電容及導通電阻提取自使用網(wǎng)絡(luò)分析儀施作的s參數(shù)測量。測量ron與coff期間的操作頻率為1ghz。

基本上，觀測到ron*coff的值在圖7中隨著柵極長度縮減而降低?？蓪D7所示ron*coff的值與圖5所示現(xiàn)有技術(shù)的裝置結(jié)構(gòu)的ron*coff的值作比較。對于柵極長度的所有值及堆疊的數(shù)目，根據(jù)本發(fā)明的具體實施例所制造的裝置結(jié)構(gòu)的ron*coff的值(圖7)小于現(xiàn)有技術(shù)的裝置結(jié)構(gòu)的ron*coff的值(圖5)。ron*coff的改善主要源自于降低配線布局中非平行配線階中的電線對總電容的貢獻度，經(jīng)觀測，此大部分與裝置幾何形態(tài)無關(guān)。

本方法如以上所述，是用于制造積體電路芯片。產(chǎn)生的積體電路芯片可由制造商以空白晶圓形式(例如：作為具有多個未封裝芯片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。在后例中，芯片嵌裝于單芯片封裝(例如：塑膠載體，有導線黏貼至主機板或其它更高層階載體)中、或多芯片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。無論如何，芯片可與其它芯片、離散電路元件、及/或其它信號處理裝置整合，作為中間產(chǎn)品或或最終產(chǎn)品的部分。

本文中對“垂直”、“水平”等用語的參照屬于舉例，并非限制，用來建立參考架構(gòu)?！八健币辉~于本文中使用時，定義為與半導體襯底的習知平面平行的平面，與其實際三維空間方位無關(guān)?！按怪薄迸c“正交”等詞是指垂直于水平的方向，如剛才的定義。“橫向”一詞是指水平平面內(nèi)的維度。諸如“上面”及“下面”等詞用于指出元件或結(jié)構(gòu)彼此的相對位置，與相對高度截然不同。

一特征可連至或與另一元件進行“連接”或“耦合”，其可直接連接或耦合至其它元件，或取而代之，可存在一或多個中介元件。如無中介元件，一特征可“直接連接”或“直接耦合”至另一元件。如有至少一個中介元件，一特征可“間接連接”或“間接耦合”至另一元件。

本發(fā)明的各項具體實施例的描述已為了說明目的而介紹，但用意不在于窮舉或受限于所揭示的具體實施例。許多修改及變例對于所屬技術(shù)領(lǐng)域中具有通常知識者將會顯而易知，但不會脫離所述具體實施例的范疇及精神。本文中使用的術(shù)語是為了最佳闡釋具體實施例的原理、對市場出現(xiàn)的技術(shù)所作的實務(wù)應(yīng)用或技術(shù)改良、或讓本領(lǐng)域技術(shù)人員能夠理解本文中所揭示的具體實施例而選擇。