本揭示內(nèi)容是有關(guān)于一種電子技術(shù)，且特別是有關(guān)于一種整合式芯片。
背景技術(shù)：
集成光學波導通常用作集成光學電路中的組件，集成光學電路整合多種光子功能。集成光學波導用以約束光及將光自整合式芯片(integratedchip；ic)上的第一點以最小衰減導引至ic上的第二點。一般而言，集成光學波導提供對可見光譜(例如，近似850nm與近似1650nm之間)中的光波長施加的信號的功能。
技術(shù)實現(xiàn)要素：
本揭示內(nèi)容的一實施方式是關(guān)于一種整合式芯片。整合式芯片包含設(shè)置在基板上方的層間介電結(jié)構(gòu)內(nèi)的介電質(zhì)波導。具有多個相位調(diào)變元件的多頻帶傳輸元件經(jīng)配置以產(chǎn)生不同頻帶中的多個經(jīng)調(diào)變信號。多個傳輸電極位于沿著介電質(zhì)波導的第一側(cè)且分別經(jīng)配置以將多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號耦合至介電質(zhì)波導中。
以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。
附圖說明
與隨附圖一起閱讀時自以下詳細描述最好地理解本揭示內(nèi)容的態(tài)樣。應注意，根據(jù)工業(yè)中的標準實務，各種特征未按比例繪制。實際上，為論述清楚起見，可任意增加或減少各種特征的尺寸。
圖1a～圖1b繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片的一些實施例；
圖2繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片的橫截面圖的一些實施例；
圖3繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片的俯視圖的一些實施例，經(jīng)整合介電質(zhì)波導具有一或多個錐形過渡區(qū)域；
圖4繪示包含經(jīng)配置以平行傳送電磁輻射的多個經(jīng)整合介電質(zhì)波導的整合式芯片的俯視圖的一些實施例；
圖5a～圖5b繪示包含設(shè)置在后段工藝(back-end-of-the-line；beol)金屬化堆疊內(nèi)的經(jīng)整合介電質(zhì)波導的整合式芯片的一些實施例；
圖6繪示包含經(jīng)配置以傳送差分信號的經(jīng)整合介電質(zhì)波導的整合式芯片的一些實施例；
圖7繪示包含設(shè)置在硅基板內(nèi)的差分驅(qū)動電路及差分接收電路的整合式芯片的一些實施例；
圖8～圖10繪示包含耦接至差分耦合元件的經(jīng)整合介電質(zhì)波導的整合式芯片的一些額外實施例的三維視圖；
圖11繪示包含介電質(zhì)波導的整合式芯片的一些實施例，介電質(zhì)波導具有設(shè)置在beol金屬化堆疊內(nèi)的差分耦合元件；
圖12繪示形成包含經(jīng)整合介電質(zhì)波導的整合式芯片的方法的一些實施例的流程圖；
圖13繪示形成包含設(shè)置在beol金屬化堆疊內(nèi)的經(jīng)整合介電質(zhì)波導的整合式芯片的方法的一些實施例的流程圖；
圖14～圖19繪示展示形成包含經(jīng)整合介電質(zhì)波導的整合式芯片的方法的橫截面圖的一些實施例；
圖20繪示形成包含耦接至差分耦合元件的介電質(zhì)波導的整合式芯片的方法的一些實施例的流程圖；
圖21～圖26繪示展示形成包含耦接至差分耦合元件的介電質(zhì)波導的整合式芯片的方法的橫截面圖的一些實施例；
圖27繪示展示具有耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片的方塊圖的一些實施例；
圖28繪示圖27的介電質(zhì)波導內(nèi)的頻譜的一些實施例的實例；
圖29繪示具有耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片的一些實施例的俯視圖；
圖30a～圖30b繪示具有在操作上耦接至經(jīng)整合介電質(zhì)波導的多頻帶qam(正交振幅調(diào)變)界面的整合式芯片的一些實施例；
圖31繪示具有在操作上耦接至經(jīng)整合介電質(zhì)波導的多頻帶qam界面的整合式芯片的三維(3d)視圖的一些實施例；以及
圖32繪示形成包含耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片的方法的一些實施例的流程圖。
其中，附圖標記
100：整合式芯片
102：半導體基板
104：層間介電材料
106：介電質(zhì)波導
108：驅(qū)動電路
110：接收電路
112：第一互連
114：第一耦合元件
116：第二互連
118：第二耦合元件
120：三維視圖
200：整合式芯片
202：硅基板
204：驅(qū)動電路
206：接收電路
207：第一金屬傳輸線
208：第一耦合元件
208a：第一下部電極
208b：第一上部電極
209a：第一接地端
209b：第二接地端
210：第二耦合元件
210a：第二下部電極
210b：第二上部電極
211：第二金屬傳輸線
212：接地屏蔽元件
in：輸入信號
out：輸出信號
g1：第一柵極區(qū)域
d1：第一漏極區(qū)域
s1：第一源極區(qū)域
g2：第二柵極區(qū)域
d2：第二漏極區(qū)域
s2：第二源極區(qū)域
s1：第一電信號、第一傳輸信號分量
s2：第二電信號、第二傳輸信號分量
300：整合式芯片
302：第一耦合元件
304：第二耦合元件
306：微帶線
308：微帶線
310：介電質(zhì)波導
312：第一過渡區(qū)域
314：第二過渡區(qū)域
316：方向
318：方向
400：整合式芯片
402：驅(qū)動電路
402a：驅(qū)動元件
402b：驅(qū)動元件
402c：驅(qū)動元件
404a：微帶線
404b：微帶線
404c：微帶線
406：耦合元件
408a：介電質(zhì)波導
408b：介電質(zhì)波導
408c：介電質(zhì)波導
410：耦合元件
412a：微帶線
412b：微帶線
412c：微帶線
414：接收電路
414a：接收元件
414b：接收元件
414c：接收元件
s1'：第一電信號
500：整合式芯片
502：驅(qū)動電路
504：接收電路
506：第一ild層
508：第二ild層
510：第三ild層
512：第四ild層
514：通孔
518：第五ild層
520：第一耦合元件
520a：第一下部電極
520b：第一上部電極
522a：第二下部電極
522b：第二上部電極
522：第二耦合元件
524：屏蔽元件
524a：接地金屬線
524b：接地金屬線
524c：接地金屬線
524d：接地金屬線
526：整合式芯片
m1：第一金屬線層
m2：第二金屬線層
m3：第三金屬線層
v0：第一通孔層
v1：第二通孔層
v2：第二通孔層
s：第一源極區(qū)域、第二源極區(qū)域
d：第一漏極區(qū)域、第二漏極區(qū)域
600：整合式芯片
602：差分驅(qū)動電路
603a：傳輸線
603b：傳輸線
604：第一傳輸電極
605：差分傳輸耦合元件
606：第二傳輸電極
608：第一接收電極
609：差分接收耦合元件
610：第二接收電極
611a：第一傳輸線
611b：第二傳輸線
612：差分接收電路
out1：第一輸出節(jié)點
out2：第二輸出節(jié)點
in1：第一輸入節(jié)點
in2：第二輸入節(jié)點
sin+：第一輸入信號
sin-：第二輸入信號
sout+、sout-：輸出信號
s1'：第一接收信號分量
s2’：第二接收信號分量
700：整合式芯片
702：差分驅(qū)動電路
702a：第一mos電晶體
702b：第二mos電晶體
702c：rf扼流器
702d：rf扼流器
704：差分接收電路
704a：第三mos電晶體
704b：第四mos電晶體
704c：rf扼流器
704d：rf扼流器
vdd1：偏壓
vdd2：偏壓
vdd3：偏壓
vdd4：偏壓
g3：第三柵極區(qū)域
d3：第三漏極區(qū)域
s3：第三源極區(qū)域
g4：第四柵極區(qū)域
d4：第四漏極區(qū)域
s4：第四源極區(qū)域
800：整合式芯片
802：差分驅(qū)動電路
803a：傳輸線
803b：傳輸線
804：傳輸電極
804a：錐形形狀
804b：錐形形狀
804c：錐形形狀
805：導線
806：傳輸電極
806a：錐形形狀
806b：錐形形狀
806c：錐形形狀
807：導線
808：接收電極
810：接收電極
811a：第一傳輸線
811b：第二傳輸線
812：差分接收電路
900：整合式芯片
902：傳輸電極
904：傳輸電極
904a：傳輸電極
904b：傳輸電極
904c：傳輸電極
906：接收電極
908：接收電極
908a：接收電極
908b：接收電極
908c：接收電極
d：邊緣距離1000：整合式芯片
1002：差分驅(qū)動電路
1002a：差分驅(qū)動電路
1002b：差分驅(qū)動電路
1002c：差分驅(qū)動電路
1002d：差分驅(qū)動電路
1004a：傳輸電極
1004b：傳輸電極
1004c：傳輸電極
1004d：傳輸電極
1006a：傳輸電極
1006b：傳輸電極
1006c：傳輸電極
1006d：傳輸電極
1010：差分接收電路
1010a：差分接收電路
1010b：差分接收電路
1010c：差分接收電路
1010d：差分接收電路
1012a：接收電極
1012b：接收電極
1012c：接收電極
1012d：接收電極
1014a：接收電極
1014b：接收電極
1014c：接收電極
1014d：接收電極
1100：整合式芯片
1102：差分驅(qū)動電路
1102a：第一mos晶體管
1102b：第二mos晶體管
1104：差分接收電路
1104a：第三mos晶體管
1104b：第四mos晶體管
520'：差分傳輸耦合元件
520a'：第一傳輸電極
520b'：第二傳輸電極
522'：差分接收耦合元件
522a'：第一接收電極
522b'：第二接收電極
1200：方法
1202：操作
1204：操作
1206：操作
1300：方法
1302：操作
1304：操作
1306：操作
1308：操作
1310：操作
1312：操作
1314：操作
1316：操作
1318：操作
1320：操作
1322：操作
1324：操作
1326：操作
1400：橫截面圖
1500：橫截面圖
1502：第一蝕刻劑
1504：開口
1506：橫截面圖
1508：第一金屬材料
1600：橫截面圖
1602：第二蝕刻劑
1604：通孔開口
1606：屏蔽元件開口
1608：橫截面圖
1610：第二金屬材料
1700：橫截面圖
1702：第三蝕刻劑
1704：開口
1706：橫截面圖
1708：第三金屬材料
1800：橫截面圖
1802：第四蝕刻劑
1804：介電質(zhì)波導開口
1806：橫截面圖
1808：介電材料
1810：橫截面圖
1812：第五蝕刻劑
1814：通孔
1816：橫截面圖
1818：第四金屬材料
1900：橫截面圖
1902：第六蝕刻劑
1904：開口
1906：橫截面圖
1908：第五金屬材料
2000：方法
2002：操作
2004：操作
2006：操作
2008：操作
2010：操作
2012：操作
2014：操作
2016：操作
2018：操作
2020：操作
2100：橫截面圖
2200：橫截面圖
2202：第一蝕刻劑
2204：開口
2206：橫截面圖
2208：第一金屬材料
2300：橫截面圖
2302：第二蝕刻劑
2304：通孔開口
2306：屏蔽元件開口
2308：橫截面圖
2310：第二金屬材料
2400：橫截面圖
2402：第三蝕刻劑
2404：開口
2406：橫截面圖
2408：第三金屬材料
2500：橫截面圖
2502：第四蝕刻劑
2504：介電質(zhì)波導開口
2506：橫截面圖
2508：介電材料
2510：橫截面圖
2512：第五蝕刻劑
2514：通孔
2516：橫截面圖
2518：第四金屬材料
2600：橫截面圖
2602：第六蝕刻劑
2604：開口
2606：橫截面圖
2608：第五金屬材料
2700：整合式芯片
2702：多頻帶傳輸元件
2704a：相位調(diào)變元件
2704b：相位調(diào)變元件
2704c：相位調(diào)變元件
2706：第一耦合元件
2706a：傳輸電極
2706b：傳輸電極
2708：第二耦合元件
2708a：接收電極
2708b：接收電極
2710：多頻帶接收元件
2712a：解調(diào)元件
2712b：解調(diào)元件
2712c：解調(diào)元件
2800：頻譜
2802：第一頻率范圍
2804：第二頻率范圍
2806：第三頻率范圍
2900：整合式芯片
2902：傳輸電極
2902a：傳輸電極
2902b：傳輸電極
2902c：傳輸電極2904：導電觸點
2906：金屬互連線
2908：金屬通孔
2910：第二耦合元件
2910a：接收電極
2910b：接收電極
2910c：接收電極
smod1、smod2、smod3：經(jīng)調(diào)變信號
clk1、clk2、clk3：時脈信號
d1：第一數(shù)據(jù)信號
d2：第二數(shù)據(jù)信號
d3：第三數(shù)據(jù)信號
3000：整合式芯片
3002：多頻帶qam傳輸器元件
3004a：qam調(diào)變元件
3004b：qam調(diào)變元件
3004c：qam調(diào)變元件
3006：基頻處理器
3008：數(shù)位類比轉(zhuǎn)換器
3010：升頻轉(zhuǎn)換混頻器
3012a：本地振蕩器
3012b：本地振蕩器
3012c：本地振蕩器
3014：正交分頻器
3016：加法器
3018：放大器
3020：控制單元
3022：多頻帶qam接收元件
3024a：qam解調(diào)元件
3024b：qam解調(diào)元件
3024c：qam解調(diào)元件
3026：分離器
3028：降頻轉(zhuǎn)換混頻器
3030：類比數(shù)位轉(zhuǎn)換器
3032a：本地振蕩器
3032b：本地振蕩器
3032c：本地振蕩器
3034：正交分頻器
3036：數(shù)位信號處理器
3038：星象圖
i：等效基頻信號
q：等效基頻信號
so1、so2、so3：信號
sinx+、sin1+、sin2+、sin3+：差分調(diào)變輸入信號
soutx+、sout1+、sout2+、sout3+：差分調(diào)變輸出信號
d1、d2、d3、d4、d5、d6：數(shù)據(jù)
d7、d8、d9、d10、d11、d12：數(shù)據(jù)
3100：整合式芯片
3102：多頻帶傳輸元件
3104a：第一qam調(diào)變元件
3104b：第二qam調(diào)變元件
3104c：第三qam調(diào)變元件
3106a：上部傳輸電極
3106b：上部傳輸電極
3106c：上部傳輸電極
3106d：上部傳輸電極
3106e：上部傳輸電極
3108a：下部傳輸電極
3108b：下部傳輸電極
3108c：下部傳輸電極
3108d：下部傳輸電極
3108e：下部傳輸電極
3110：差分驅(qū)動電路
3112a：上部接收電極
3112b：上部接收電極
3112c：上部接收電極
3112d：上部接收電極
3112e：上部接收電極
3114a：下部接收電極
3114b：下部接收電極
3114c：下部接收電極
3114d：下部接收電極
3114e：下部接收電極
3116：差分驅(qū)動電路
3118：多頻帶接收元件
3120a：第一qam解調(diào)元件
3120b：第二qam解調(diào)元件
3120c：第三qam解調(diào)元件
3200：方法
3202：操作
3204：操作
3206：操作
3208：操作
3210：操作
3212：操作
3214：操作
3216：操作
3218：操作
3220：操作
h：高度
s：空間
w：寬度
具體實施方式
以下揭示內(nèi)容提供用于實施所提供標的的不同特征的許多不同實施例或?qū)嵗?。下文描述組件及布置的特定實例，以簡化本揭示內(nèi)容。當然此些內(nèi)容僅為實例且不意欲限制。舉例而言，在隨后的描述中第一特征形成于第二特征上方或形成于第二特征上可包括第一特征及第二特征直接接觸形成的實施例，且亦可包括額外特征可形成于第一特征與第二特征之間以使得第一特征及第二特征可不直接接觸的實施例。此外，本揭示內(nèi)容可重復各種實例中的元件符號及/或字母。此重復系出于簡單及清楚的目的且本質(zhì)上并不規(guī)定所論述的各種實施例及/或配置之間的關(guān)系。
此外，為便于描述，本文可使用例如「在下面」、「在下方」、「下部」、「在上方」、「上部」及類似術(shù)語的空間相對術(shù)語，以描述諸圖中所繪示的一個元件或一個特征與另外一或多個元件或一或多個特征的關(guān)系。除諸圖中所示方位之外，此些空間相對術(shù)語意欲涵蓋使用中或操作中元件的不同方位。設(shè)備可以另外方式定向(旋轉(zhuǎn)90度或處于其他方位)，且可同樣對本文所使用的空間相對描述詞相應地進行闡釋。
集成光學波導通常用于集成光學電路。一般而言，集成光學波導由具有高介電常數(shù)的光學介質(zhì)(亦即，核心)組成，具有高介電常數(shù)的此光學介質(zhì)被具有較低介電常數(shù)的介質(zhì)圍繞。由于核心與周圍介質(zhì)之間的介電常數(shù)差異，借由全內(nèi)反射注入(例如，使用透鏡、光柵耦合器或棱鏡耦合器)至集成光學波導的末端中的可見光沿著波導的一長度而被導引。
因為集成光學波導限于傳輸電磁波譜的可見區(qū)段中的電磁輻射(例如，頻率量級為近似1015)，所以集成光學波導面臨一定數(shù)量的缺點。舉例而言，由于硅不是產(chǎn)生光子的直接能隙半導體材料，故集成光學波導不能夠直接與設(shè)置在硅基板內(nèi)的電路系統(tǒng)互動。此外，可由集成光學波導傳輸?shù)念l寬受限。由于此些缺點，所以通常使用金屬傳輸線而非集成光學波導在硅基板上轉(zhuǎn)移數(shù)據(jù)。然而，在較高頻率下，金屬傳輸線在較大距離內(nèi)經(jīng)歷較高損失率。
因此，本揭示內(nèi)容系關(guān)于包含耦合元件的整合式芯片，此耦合元件經(jīng)配置以將具有可見光譜的外頻率的電磁輻射自硅基板耦合至覆蓋硅基板的經(jīng)整合介電質(zhì)波導中。在一些實施例中，整合式芯片包含設(shè)置在覆蓋半導體基板的層間介電(inter-leveldielectric；ild)材料內(nèi)的介電質(zhì)波導。第一耦合元件經(jīng)配置以將設(shè)置在半導體基板內(nèi)的驅(qū)動電路所產(chǎn)生的第一電信號耦合至介電質(zhì)波導的第一末端作為具有可見光譜之外頻率的電磁輻射。第二耦合元件經(jīng)配置以將電磁輻射自介電質(zhì)波導的第二末端耦合至第二電信號。借由將具有可見光譜之外頻率的電磁輻射耦合至介電質(zhì)波導及自介電質(zhì)波導耦合具有可見光譜之外頻率的電磁輻射，所揭示的整合式芯片能夠克服光學集成波導的一定數(shù)量的缺點。
圖1a繪示展示包含經(jīng)整合介電質(zhì)波導的整合式芯片100的橫截面圖的方塊圖的一些實施例。
整合式芯片100包含半導體基板102。在各種實施例中，半導體基板102可包含例如半導體晶圓或晶圓上的一或多個晶粒的任何類型的半導體主體，以及任何其他類型的半導體及/或在半導體上形成的磊晶層及/或與半導體相關(guān)聯(lián)的磊晶層。在一些實施例中，半導體基板102可包含間接能隙材料，例如：硅。
在半導體基板102上方設(shè)置層間介電(ild)材料104。在各種實施例中，ild材料104可包含一或多個介電層。舉例而言，ild材料104可包含低介電常數(shù)介電層、超低介電常數(shù)(ultra-lowk；ulk)介電層及/或二氧化硅(sio2)層中的一或多個。在ild材料104內(nèi)設(shè)置介電質(zhì)波導106。介電質(zhì)波導106包含介電常數(shù)(亦即，電容率)大于周圍ild材料104的介電常數(shù)的介電材料。
在半導體基板102內(nèi)設(shè)置驅(qū)動電路108及接收電路110。驅(qū)動電路108借由第一互連112(例如，傳輸線)耦接至第一耦合元件114。驅(qū)動電路108經(jīng)配置以產(chǎn)生第一電信號，第一電信號借由第一耦合元件114耦合至介電質(zhì)波導106中作為電磁輻射。在一些實施例中，第一耦合元件114可包含金屬耦合元件(例如，金屬傳輸線或微帶線)。在一些實施例中，電磁輻射將具有可見光譜之外的頻率。
介電質(zhì)波導106經(jīng)配置以將電磁輻射沿著介電質(zhì)波導106的一長度傳送至第二耦合元件118。第二耦合元件118經(jīng)配置以耦合來自介電質(zhì)波導106的電磁輻射作為借由第二互連116(例如，傳輸線)向接收電路110提供的第二電信號。在一些實施例中，第二耦合元件118可包含金屬耦合元件(例如，金屬傳輸線或微帶線)。借由使用第一耦合元件114及第二耦合元件118將信號耦合至介電質(zhì)波導106中及耦合出介電質(zhì)波導106，整合式芯片100能夠傳輸較寬頻率范圍內(nèi)的電磁輻射，借此使介電質(zhì)波導106能夠用以在包含直接能隙材料及間接能隙材料的基板上轉(zhuǎn)移數(shù)據(jù)信號。
圖1b繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片的三維視圖120的一些實施例。
如三維視圖120中所示，介電質(zhì)波導106包含設(shè)置在半導體基板102上方的板狀波導。在一些實施例中，介電質(zhì)波導106可具有包含高度h及寬度w的實質(zhì)上矩形的橫截面。在一些實施例中，高度h可處于近似100nm與近似2μm之間的范圍內(nèi)。在一些其它的實施例中，高度h可處于近似100nm與近似20μm之間的范圍內(nèi)。在一些實施例中，寬度w可處于近似5倍高度h與近似15倍高度h之間的范圍內(nèi)。在一些其他的實施例中，寬度w可處于近似5倍高度h與近似50倍高度h之間的范圍內(nèi)。在一些實施例中，介電質(zhì)波導106可具有多個傾斜側(cè)壁，傾斜側(cè)壁給出介電質(zhì)波導106的倒置梯形橫截面(具有隨著高度增加而增加的寬度)。
在一些實施例中，介電質(zhì)波導106可包含大于或等于近似4的介電常數(shù)(亦即，電容率)，而ild材料104的介電常數(shù)可小于4。具有較大介電常數(shù)的介電質(zhì)波導106使得引入至介電質(zhì)波導106中的電磁輻射在介電質(zhì)波導106內(nèi)被全內(nèi)反射約束，以便將電磁輻射自驅(qū)動電路108導引至接收電路110。在一些實施例中，介電質(zhì)波導106可包含氮化硅(sin)或碳化硅(sic)。在一些實施例中，ild材料104可包含二氧化硅(sio2)。在其他實施例中，ild材料104可包含低介電常數(shù)介電材料，例如，摻雜氟的二氧化硅、摻雜碳的二氧化硅、多孔二氧化硅或類似材料。
圖2繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片200的橫截面圖的一些實施例。
整合式芯片200包含硅基板202，硅基板202包含驅(qū)動電路204及接收電路206。驅(qū)動電路204包含第一mos晶體管，第一mos晶體管具有耦接至輸入信號in的第一源極區(qū)域(s1)、第一漏極區(qū)域(d1)及第一柵極區(qū)域(g1)。接收電路206包含第二mos晶體管，第二mos晶體管具有耦接至第二耦合元件210的第二源極區(qū)域(s2)、第二漏極區(qū)域(d2)及第二柵極區(qū)域(g2)。
在操作期間，驅(qū)動電路204經(jīng)配置以在第一漏極區(qū)域(d1)處基于輸入信號in產(chǎn)生第一電信號s1。由于硅不是直接能隙材料，故驅(qū)動電路204所產(chǎn)生的第一電信號s1的頻率不在可見光譜內(nèi)(由于硅是間接能隙材料，故在電子與電洞復合(recombination)期間釋放的能量主要轉(zhuǎn)化為聲子，與產(chǎn)生光譜中的光子的直接能隙材料相反)。第一電信號s1使第一上部電極208b產(chǎn)生自第一上部電極208b穿過介電質(zhì)波導106向外延伸至第一下部電極208a的電場。電場使對應于第一電信號s1的電磁輻射耦合至介電質(zhì)波導106中。
經(jīng)耦合電磁輻射由介電質(zhì)波導106導引至第二耦合元件210。第二耦合元件210經(jīng)配置以將電磁輻射自介電質(zhì)波導106耦合至第二電信號s2，第二電信號s2將被提供至接收電路206的第二柵極區(qū)域(g2)且等效于第一電信號s1。
盡管第一電信號s1及第二電信號s2可具有低于可見光譜的頻率的頻率，但由于電磁輻射可由介電質(zhì)波導106傳輸?shù)念l寬較寬，故第一電信號s1及第二電信號s2可提供較大的數(shù)據(jù)轉(zhuǎn)移速率。舉例而言，介電質(zhì)波導106可提供比可見光譜的頻寬大十倍多的頻寬，從而導致介電質(zhì)波導106的數(shù)據(jù)轉(zhuǎn)移速率可超過10十億位元/秒。此數(shù)據(jù)轉(zhuǎn)移速率可在經(jīng)歷傳輸線的高損失的高頻率下在硅基板上及/或含有硅基板的封裝上提供超高速(ultra-high-speed；uhs)互連。
在一些實施例中，第一耦合元件208可包含設(shè)置在介電質(zhì)波導106的相對側(cè)上的第一對金屬結(jié)構(gòu)(例如，微帶)。舉例而言，第一耦合元件208可包含沿著介電質(zhì)波導106的底表面設(shè)置的第一下部電極208a(例如，在第一金屬互連層內(nèi))及沿著介電質(zhì)波導106的頂表面設(shè)置的第一上部電極208b(例如，在第二金屬互連層內(nèi))。第一下部電極208a連接至第一接地端209a，而第一上部電極208b借由第一金屬傳輸線207連接至驅(qū)動電路204。第一金屬傳輸線207提供信號自驅(qū)動電路204至第一上部電極208b的寬頻寬傳輸。在一些實施例中，第一上部電極208b可經(jīng)包含在第一金屬傳輸線207內(nèi)。
第二耦合元件210可包含設(shè)置在介電質(zhì)波導106的相對側(cè)上的第二對金屬結(jié)構(gòu)。舉例而言，第二耦合元件210可包含沿著介電質(zhì)波導106的底表面設(shè)置的第二下部電極210a(例如，在第一金屬互連層內(nèi))及沿著介電質(zhì)波導106的頂表面設(shè)置的第二上部電極210b(例如，在第二金屬互連層內(nèi))。第二下部電極210a連接至第二接地端209b，而第二上部電極210b借由第二金屬傳輸線211連接至接收電路206。第一對金屬結(jié)構(gòu)與第二對金屬結(jié)構(gòu)側(cè)向分離空間s，以便下部電極208a及下部電極210a及上部電極208b及上部電極210b沿著介電質(zhì)波導106的一長度不連續(xù)。在一些實施例中，空間s的量級可為微米至數(shù)十毫米。
在一些實施例中，接地屏蔽元件212垂直定位于介電質(zhì)波導106與硅基板202之間。接地屏蔽元件212經(jīng)配置以屏蔽介電質(zhì)波導106免受硅基板202內(nèi)產(chǎn)生的信號所造成的干擾，反之亦然。借由屏蔽介電質(zhì)波導106免受硅基板202內(nèi)產(chǎn)生的信號造成的干擾，來自硅基板202的噪點將不被耦合至介電質(zhì)波導106中，借此改良介電質(zhì)波導106的效能。
圖3繪示包含經(jīng)整合介電質(zhì)波導的整合式芯片300的俯視圖的一些實施例，經(jīng)整合介電質(zhì)波導具有一或多個錐形過渡區(qū)域312及/或314。
整合式芯片300包含第一耦合元件302及第二耦合元件304，第一耦合元件302及第二耦合元件304分別包含設(shè)置在介電質(zhì)波導310上方的微帶線306及微帶線308。微帶線306及微帶線308經(jīng)配置以如上文描述的將能量耦合至介電質(zhì)波導310中及耦合出介電質(zhì)波導310。
在一些實施例中，介電質(zhì)波導310可包含一或多個錐形末端，此一或多個錐形末端具有在一定長度(沿著方向318)的過渡區(qū)域內(nèi)逐漸減小(例如，自第一寬度至第二更窄寬度)的寬度w(沿著方向316)。舉例而言，介電質(zhì)波導310包含具有在第一過渡區(qū)域312內(nèi)減小的寬度的第一錐形末端及具有在第二過渡區(qū)域314內(nèi)減小的寬度的第二錐形末端。
介電質(zhì)波導106的錐形末端經(jīng)配置以借由減少微帶線306及/或微帶線308與介電質(zhì)波導310之間的輻射反射來增加電磁輻射在微帶線306及/或微帶線308與介電質(zhì)波導310之間耦合的效率。舉例而言，錐形過渡區(qū)域改變電磁輻射與介電質(zhì)波導106的側(cè)壁互動的角度，借此增加電磁輻射在微帶線306及/或微帶線308與介電質(zhì)波導310之間的耦合(由于全內(nèi)反射是電磁輻射入射到表面上的角度的函數(shù))。
在一些實施例中，微帶線306及微帶線308亦可或替代性地具有錐形寬度，以進一步增加第一耦合元件302及第二耦合元件304與介電質(zhì)波導310之間的耦合效率。在此些實施例中，微帶線306及微帶線308具有在過渡區(qū)域312及過渡區(qū)域314上減小(例如，自第一寬度至第二更窄寬度)的寬度。在一些實施例中，微帶線306及微帶線308的錐形寬度可在長度上與介電質(zhì)波導106的錐形寬度不同(亦即，具有不同尺寸的過渡區(qū)域)。
圖4繪示包含經(jīng)配置以平行傳送電磁輻射的多個經(jīng)整合介電質(zhì)波導的整合式芯片400的俯視圖的一些實施例。
整合式芯片400包含設(shè)置在驅(qū)動電路402與接收電路414之間的多個介電質(zhì)波導408a～408c。在一些實施例中，多個介電質(zhì)波導408a～408c可以實體上地彼此平行布置。在一些實施例中，多個介電質(zhì)波導408a～408c可彼此相接。在其他實施例中，多個介電質(zhì)波導408a～408c可在空間上彼此分離。
驅(qū)動電路402包含經(jīng)配置以分別產(chǎn)生第一電信號s1'的多個單獨的驅(qū)動元件402a～402c。第一電信號s1'是以平行的方式提供給微帶線404a～404c，微帶線404a～404c將第一電信號s1'耦合至平行傳送信號的多個介電質(zhì)波導408a～408c中作為電磁輻射。由于第一電信號s1'是以平行的方式傳輸，故多個介電質(zhì)波導408a～408c中的每一個可傳送較小振幅信號，借此進一步減小微帶404a～404c與多個介電質(zhì)波導408a～408c之間的損失(例如，由多個驅(qū)動元件402a～402c輸出及由多個接收元件414a～414c接收的較小振幅信號s1'將使耦合元件406及耦合元件410經(jīng)歷較小損失)。
圖5a繪示包含設(shè)置在后段工藝(beol)金屬化堆疊內(nèi)的經(jīng)整合介電質(zhì)波導的整合式芯片500的橫截面圖的一些實施例。
整合式芯片500包含設(shè)置在硅基板202內(nèi)的驅(qū)動電路502及接收電路504。驅(qū)動電路502包含第一mos晶體管，第一mos晶體管具有借由第一通道區(qū)域而與第一漏極區(qū)域(d)分離的第一源極區(qū)域(s)。第一柵極區(qū)域覆蓋第一通道區(qū)域。接收電路504包含第二mos晶體管，第二mos晶體管具有借由第二通道區(qū)域而與第二漏極區(qū)域(d)分離的第二源極區(qū)域(s)。第二柵極區(qū)域覆蓋第二通道區(qū)域。
beol金屬化堆疊包含設(shè)置在覆蓋硅基板202的ild材料內(nèi)的多個金屬互連層。在一些實施例中，beol金屬化堆疊可在金屬線層m1～m3(經(jīng)配置以提供側(cè)向連接)與通孔層v0～v2(經(jīng)配置以提供垂直連接)之間交替。在一些實施例中，第一通孔層v0可包含鎢(w)，而剩余金屬互連層v1～v2及m1～m3可包含銅(cu)及/或鋁(al)。
第一耦合元件520包含設(shè)置在第二金屬線層m2內(nèi)的第一下部電極520a及設(shè)置在第三金屬線層m3內(nèi)的第一上部電極520b。第一下部電極520a接地，而第一上部電極520b借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第一mos晶體管的第一漏極區(qū)域。第二耦合元件522包含設(shè)置在第二金屬線層m2內(nèi)的第二下部電極522a及設(shè)置在第三金屬線層m3上的第二上部電極522b。第二下部電極522a接地，而第二上部電極522b借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第二mos晶體管的第二柵極區(qū)域。在一些實施例中，介電質(zhì)波導514包含設(shè)置在第二通孔層v2內(nèi)的介電材料，第二通孔層v2垂直地設(shè)置在第二金屬線層m2與第三金屬線層m3之間。
在一些實施例中，屏蔽元件524垂直地布置于介電質(zhì)波導514與硅基板202之間。屏蔽元件524包含平行布置的多個接地金屬線524a～524d。在一些實施例中，多個接地金屬線524a～524d設(shè)置在第一金屬線層m1上。屏蔽元件524經(jīng)配置以屏蔽介電質(zhì)波導514免受有損害性的硅基板202影響，借此防止介電質(zhì)波導514所傳輸?shù)男盘枔p失。
盡管圖5a繪示介電質(zhì)波導514在垂直地設(shè)置在位于第二金屬線層m2及第三金屬線層m3上的第一耦合元件520與第二耦合元件522之間的第二通孔層v1上，但將了解，所揭示的介電質(zhì)波導514不限于beol金屬化堆疊內(nèi)的此些位置。相反地，介電質(zhì)波導514及第一耦合元件520及第二耦合元件522可設(shè)置在beol金屬化堆疊內(nèi)的不同位置處。
圖5b繪示包含設(shè)置在beol金屬化堆疊內(nèi)的經(jīng)整合介電質(zhì)波導的整合式芯片526的一些替代性實施例的三維視圖。整合式芯片526包含自相對側(cè)延伸至介電質(zhì)波導514下方及上方位置的下部電極520a及下部電極522a與上部電極520b及上部電極522b。
圖6繪示具有經(jīng)配置以傳送差分信號的介電質(zhì)波導的整合式芯片600的三維(3d)視圖的一些實施例。使用差分信號可提供優(yōu)于單端信號的一定數(shù)量個效能優(yōu)勢。舉例而言，與單端信號相比，差分信號抗干擾(例如，來自外部電路的干擾)更穩(wěn)健且產(chǎn)生更少的偶數(shù)諧波。
整合式芯片600包含設(shè)置在硅基板202內(nèi)的差分驅(qū)動電路602及差分接收電路612。差分驅(qū)動電路602經(jīng)配置以接收第一輸入信號sin+及互補的第二輸入信號sin-(亦即，第二輸入信號sin-與第一輸入信號sin+對稱)且基于第一輸入信號sin+及互補的第二輸入信號sin-產(chǎn)生差分信號，此差分信號具有第一輸出節(jié)點out1處的第一傳輸信號分量s1及第二輸出節(jié)點out2處的互補的第二傳輸信號分量s2(亦即，第二信號具有第一傳輸信號分量s1的互補值)。
借由傳輸線603a及傳輸線603b向差分傳輸耦合元件605提供第一傳輸信號分量s1及互補的第二傳輸信號分量s2。差分傳輸耦合元件605包含第一傳輸電極604及第二傳輸電極606。第一傳輸電極604及第二傳輸電極606為關(guān)于介電質(zhì)波導106對稱的(亦即，電極鏡像的形狀/圖案)導電結(jié)構(gòu)(例如，金屬結(jié)構(gòu))。第一傳輸電極604定位沿著介電質(zhì)波導106的第一側(cè)且經(jīng)配置以自差分驅(qū)動電路602接收第一傳輸信號分量s1。第二傳輸電極606定位沿著介電質(zhì)波導106的第二側(cè)且經(jīng)配置以自差分驅(qū)動電路602接收互補的第二傳輸信號分量s2。
介電質(zhì)波導106經(jīng)配置以將第一信號s1及第二傳輸信號s2傳輸至差分接收耦合元件609，差分接收耦合元件609包含位于介電質(zhì)波導106的相對側(cè)的第一接收電極608及第二接收電極610。第一接收電極608及第二接收電極610關(guān)于介電質(zhì)波導106對稱(亦即，電極鏡像的形狀/圖案)。第一接收電極608及第二接收電極610經(jīng)配置以自介電質(zhì)波導106提取第一接收信號分量s1'及第二接收信號分量s2'。借由第一傳輸線611a向差分接收電路612的第一輸入節(jié)點in1提供第一接收信號分量s1'。借由第二傳輸線611b向差分接收電路612的第二輸入節(jié)點in2提供第二接收信號分量s2'。差分接收電路612經(jīng)配置以自所接收到的信號分量產(chǎn)生輸出信號sout+及sout-，借此在介電質(zhì)波導106內(nèi)傳送差分信號。
圖7繪示包含設(shè)置在硅基板202內(nèi)的差分驅(qū)動電路702及差分接收電路704的整合式芯片700的橫截面圖的一些實施例。
差分驅(qū)動電路702經(jīng)配置以產(chǎn)生具有第一傳輸信號分量s1及互補的第二傳輸信號分量s2的差分信號。在一些實施例中，差分驅(qū)動電路包含第一mos晶體管702a及第二mos晶體管702b。第一mos晶體管702a包含連接至接地端的第一源極區(qū)域(s1)、連接至第一輸出節(jié)點及連接至漏極偏壓vdd1(經(jīng)由rf扼流器702c)的第一漏極區(qū)域(d1)，及連接至第一輸入信號sin+及連接至柵極偏壓vdd2(經(jīng)由rf扼流器702d)的第一柵極區(qū)域(g1)。第二mos晶體管702b包含連接至接地端的第二源極區(qū)域(s2)、連接至第二輸出節(jié)點及連接至漏極偏壓vdd1(經(jīng)由rf扼流器702c)的第二漏極區(qū)域(d2)，及連接至第二輸入信號sin-及連接至柵極偏壓vdd2(經(jīng)由rf扼流器702d)的第二柵極區(qū)域(g2)。
在操作期間，當?shù)诙斎胄盘杝in-關(guān)閉第二mos晶體管702b時第一輸入信號sin+將開啟第一mos晶體管702a，或反之亦然。當開啟第一mos晶體管702a時，第一mos晶體管702a將驅(qū)動第一傳輸信號分量s1低，而關(guān)閉的第二mos晶體管702b將驅(qū)動互補的第二傳輸信號分量s2高。由于硅不是直接能隙材料，故差分驅(qū)動電路702所產(chǎn)生的第一傳輸信號分量s1及第二傳輸信號分量s2的頻率不在可見光譜內(nèi)(由于硅是間接能隙材料，故在電子與電洞復合期間釋放的能量主要轉(zhuǎn)化為聲子，與產(chǎn)生光譜中的光子的直接能隙材料相反)。第一傳輸信號分量s1及第二傳輸信號分量s2使差分傳輸耦合元件605產(chǎn)生耦合至介電質(zhì)波導106中的電場。
經(jīng)耦合電磁輻射由介電質(zhì)波導106導引至具有第一接收電極608及第二接收電極610的差分接收耦合元件609。差分接收耦合元件609經(jīng)配置以將電磁輻射自介電質(zhì)波導106耦合至等效于第一傳輸信號分量s1及第二傳輸信號分量s2的第一接收信號分量s1'及第二接收信號分量s2'。向差分接收電路704提供第一接收信號分量s1’及第二接收信號分量s2’。在一些實施例中，差分接收電路704包含第三mos晶體管704a及第四mos晶體管704b。第三mos晶體管704a包含連接至接地端的第三源極區(qū)域(s3)、連接至第一接收電極608及連接至柵極偏壓vdd3(經(jīng)由rf扼流器704c)的第三柵極區(qū)域(g3)，及連接至漏極偏壓vdd4(經(jīng)由rf扼流器704d)且經(jīng)配置以提供第一輸出信號sout+的第三漏極區(qū)域(d3)。第四mos晶體管704b包含連接至接地端的第四源極區(qū)域(s4)、連接至第二接收電極610及連接至柵極偏壓vdd3(經(jīng)由rf扼流器704c)的第四柵極區(qū)域(g4)，及連接至漏極偏壓vdd4(經(jīng)由rf扼流器704d)且經(jīng)配置以提供第二輸出信號sout-的第四漏極區(qū)域(d4)。
盡管mos晶體管704a～704d繪示為單一晶體管元件，但將了解，mos晶體管可包含晶體管的陣列，晶體管的陣列包含平行布置的多個晶體管元件(例如，finfet元件)。舉例而言，第一mos晶體管702a可包含數(shù)百晶體管元件。此外，將了解，圖7中所繪示的差分驅(qū)動電路702及差分接收電路704為可用以發(fā)送及/或接收差分信號的差分電路的非限制性實例。在其他實施例中，一般技術(shù)者已知的用于高速cmos應用的替代性差分電路可用以產(chǎn)生或接收差分信號。
圖8繪示包含耦接至差分耦合元件的經(jīng)整合介電質(zhì)波導的整合式芯片800的一些實施例的三維視圖。
整合式芯片800包含差分傳輸耦合元件，差分傳輸耦合元件包含沿著介電質(zhì)波導106的下表面設(shè)置的第一多個傳輸電極804及沿著介電質(zhì)波導106的上表面設(shè)置的第二多個傳輸電極806。第一多個傳輸電極804包含由導線805互連的多個錐形形狀804a～804c。第二多個傳輸電極806包含由導線807互連的多個錐形形狀806a～806c。在一些實施例中，多個錐形形狀804a～804c及806a～806c可包含三角形形狀。第一多個傳輸電極804關(guān)于第二多個傳輸電極806對稱，以使得第一多個傳輸電極804及第二多個傳輸電極806的形狀/圖案為鏡像。
第一多個傳輸電極804(經(jīng)由傳輸線803a)耦接至差分驅(qū)動電路802的第一輸出，差分驅(qū)動電路802的第一輸出經(jīng)配置以向第一多個傳輸電極804中的每一個提供第一傳輸信號分量s1。第二多個傳輸電極806(經(jīng)由傳輸線803b)耦接至差分驅(qū)動電路802的第二輸出，差分驅(qū)動電路802的第二輸出經(jīng)配置以向第二多個傳輸電極806中的每一個提供第二傳輸信號分量s2。由于第一傳輸信號分量s1及第二傳輸信號分量s2驅(qū)動傳輸電極804及傳輸電極806中的每一個，故來自電極中的每一電極的電磁信號輸出將相干，借此在介電質(zhì)波導106內(nèi)相長干涉且改良在介電質(zhì)波導106內(nèi)傳輸?shù)碾姶判盘柕膹姸取?/p>
整合式芯片800進一步包含差分接收耦合元件，差分接收耦合元件包含沿著介電質(zhì)波導106的下表面設(shè)置的第一多個接收電極808及沿著介電質(zhì)波導106的上表面設(shè)置的第二多個接收電極810。第一多個接收電極808及第二多個接收電極810包含多個錐形形狀。第一多個接收電極808經(jīng)配置以向差分接收電路812的第一輸入提供第一接收信號分量s1'，且第二多個接收電極810經(jīng)配置以向差分接收電路812的第二輸入提供第二接收信號分量s2'。
圖9繪示包含耦接至差分耦合元件的經(jīng)整合介電質(zhì)波導的整合式芯片900的一些實施例的三維視圖。
整合式芯片900包含差分傳輸耦合元件，差分傳輸耦合元件包含沿著介電質(zhì)波導106的下表面設(shè)置的第一多個傳輸電極902及沿著介電質(zhì)波導106的上表面設(shè)置的第二多個傳輸電極904。第一多個傳輸電極902及第二多個傳輸電極904分別包含具有不同尺寸的電極。舉例而言，傳輸電極902b延伸至超出傳輸電極902a及傳輸電極902c的邊緣距離d。不同傳輸電極904的不同尺寸允許電極將輻射集中在介電質(zhì)波導106內(nèi)的不同位置處。舉例而言，傳輸電極902b的較大尺寸將使輻射集中于介電質(zhì)波導106的中心(亦即，介電質(zhì)波導106內(nèi)的輻射的振幅將在波導的中心處比波導的邊緣處更大)。
整合式芯片900進一步包含差分接收耦合元件，差分接收耦合元件包含沿著介電質(zhì)波導106的下表面設(shè)置的第一多個接收電極906及沿著介電質(zhì)波導106的上表面設(shè)置的第二多個接收電極908。第一多個接收電極906及第二多個接收電極908分別包含具有不同尺寸的電極。
圖10繪示包含耦接至差分耦合元件的經(jīng)整合介電質(zhì)波導的整合式芯片的一些實施例的三維視圖。
整合式芯片1000包含差分驅(qū)動電路1002及差分接收電路1010。差分驅(qū)動電路1002連接至設(shè)置在介電質(zhì)波導106下方的第一多個傳輸電極1004及設(shè)置在介電質(zhì)波導106上方的第二多個傳輸電極1006。第一多個傳輸電極1004為電氣去耦的，且第二多個傳輸電極1006為電性解耦的。
差分驅(qū)動電路1002包含多個單獨的差分驅(qū)動電路1002a～1002d。在一些實施例中，多個單獨的差分驅(qū)動電路1002a～1002d中的每一個可包含平行布置的晶體管元件的單獨陣列。單獨的差分驅(qū)動電路1002a～1002d經(jīng)配置以驅(qū)動第一多個傳輸電極1004中的一個傳輸電極1004及第二多個傳輸電極1006中的一個傳輸電極1006，以使得第一多個傳輸電極1004或第二多個傳輸電極1006中的每一個由單獨的驅(qū)動電路驅(qū)動。舉例而言，在一些實施例中，單獨的差分驅(qū)動電路1002a～1002d分別包含第一晶體管及第二晶體管元件，第一晶體管具有耦接至第一輸入信號sin+的第一柵極及耦接至第一多個傳輸電極1004中的一個傳輸電極1004的第一漏極，第二晶體管元件具有耦接至第二輸入信號sin-的第二柵極及耦接至第二多個傳輸電極1006中的一個傳輸電極1006的第二漏極。
類似地，差分接收電路1010包含多個單獨的差分接收電路1010a～1010d。單獨的差分接收電路1010a～1010d經(jīng)配置以自第一多個接收電極1012中的一個接收電極1012及第二多個接收電極1014中的一個接收電極1014接收差分信號。舉例而言，在一些實施例中，單獨的差分接收電路1010a～1010d分別包含第一晶體管元件及第二晶體管元件，第一晶體管元件具有耦接至第一多個接收電極1012中的一個接收電極1012的第一柵極及耦接至第一輸出信號sout+的第一漏極，第二晶體管元件具有耦接至第二多個傳輸電極1006中的一個傳輸電極1006的第二柵極及耦接至第二輸出信號sout-的第二漏極。
圖11繪示包含介電質(zhì)波導的整合式芯片1100的一些實施例的三維視圖，介電質(zhì)波導具有設(shè)置在beol金屬化堆疊內(nèi)的差分耦合元件。
整合式芯片1100包含設(shè)置在硅基板202內(nèi)的差分驅(qū)動電路1102及差分接收電路1104。差分驅(qū)動電路1102包含第一mos晶體管1102a，第一mos晶體管1102a具有借由第一通道區(qū)域而與第一漏極區(qū)域(d1)分離的第一源極區(qū)域(s1)。第一柵極區(qū)域(g1)覆蓋第一通道區(qū)域。差分驅(qū)動電路1102進一步包含第二mos晶體管1102b，第二mos晶體管1102b具有借由第二通道區(qū)域而與第二漏極區(qū)域(d2)分離的第二源極區(qū)域(s2)。第二柵極區(qū)域(g2)覆蓋第二通道區(qū)域。差分接收電路1104包含第三mos晶體管1104a，第三mos晶體管1104a具有借由第三通道區(qū)域與第三漏極區(qū)域(d3)分離的第三源極區(qū)域(s3)。第三柵極區(qū)域(g3)覆蓋第三通道區(qū)域。差分接收電路1104進一步包含第四mos晶體管1104b，第四mos晶體管1104b具有借由第四通道區(qū)域與第四漏極區(qū)域(d4)分離的第四源極區(qū)域(s4)。第四柵極區(qū)域(g4)覆蓋第四通道區(qū)域。
差分傳輸耦合元件520'包含設(shè)置在第二金屬線層m2內(nèi)的第一傳輸電極520a'及設(shè)置在第三金屬線層m3內(nèi)的第二傳輸電極520b'。第一傳輸電極520a'借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第一mos晶體管1102a的第一漏極區(qū)域(d1)，而第一上部電極520b'借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第二mos晶體管1102b的第二漏極區(qū)域(d2)。
差分接收耦合元件522'包含設(shè)置在第二金屬線層m2內(nèi)的第一接收電極522a'及設(shè)置在第三金屬線層m3上的第二接收電極522b'。第一接收電極522a'借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第三mos晶體管1104a的第三柵極區(qū)域(g3)，而第二接收電極522b'借由多個金屬互連層(v2、m2、v1、m1及v0)耦接至第四mos晶體管的第四柵極區(qū)域(g4)。
圖12繪示形成包含經(jīng)整合介電質(zhì)波導的整合式芯片的方法1200的一些實施例的流程圖。
盡管本文將所揭示的方法(例如，方法1200、方法1300及方法2000)繪示及描述為一系列操作或事件，但將了解，所繪示的此些操作或事件的次序不應闡釋為限制意義。舉例而言，除本文繪示及/或描述的彼些次序之外，一些操作可與其他操作或事件以不同次序發(fā)生及/或同時發(fā)生。此外，并非所有繪示的操作對于實施本文描述的一或多個態(tài)樣或?qū)嵤├秊楸匦琛４送?，本文所繪示的操作中的一或多個操作可在一或多個單獨的操作及/或階段中執(zhí)行。
在1202處，提供包含驅(qū)動電路及接收電路的半導體基板。在一些實施例中，半導體基板可包含間接能隙半導體材料，例如：硅。
在1204處，在覆蓋半導體基板的(層間介電)ild材料圍繞的位置處形成介電質(zhì)波導。
在1206處，在介電質(zhì)波導的相對末端上形成第一耦合元件及第二耦合元件。第一耦合元件及第二耦合元件包含設(shè)置在介電質(zhì)波導的相對側(cè)上的金屬結(jié)構(gòu)，此些金屬結(jié)構(gòu)經(jīng)配置以分別將第一電信號自驅(qū)動電路耦合至介電質(zhì)波導作為可見光譜之外的電磁輻射及將電磁輻射自介電質(zhì)波導耦合至向接收電路提供的第二電信號。
圖13繪示形成包含設(shè)置在后段工藝(beol)金屬化堆疊內(nèi)的經(jīng)整合介電質(zhì)波導的整合式芯片的方法1300的一些實施例的流程圖。
在1302處，提供包含驅(qū)動電路及接收電路的硅基板。在一些實施例中，驅(qū)動電路及接收電路包含設(shè)置在硅基板內(nèi)的mos晶體管。
在1304處，覆蓋硅基板的第一(層間介電)ild層經(jīng)圖案化以形成第一多個開口。
在1306處，在第一多個開口內(nèi)形成第一金屬材料，以形成接觸驅(qū)動電路及接收電路的第一通孔層。
在1308處，覆蓋第一ild層的第二ild層經(jīng)圖案化以形成包含多個屏蔽元件開口及第一多個金屬線溝槽的第二多個開口。
在1310處，在多個屏蔽元件開口及第一多個金屬線溝槽內(nèi)形成第二金屬材料。在多個屏蔽元件開口內(nèi)形成第二金屬材料形成包含第二ild層內(nèi)的平行布置的多個接地金屬線的屏蔽元件。
在1312處，覆蓋第二ild層的第三ild層經(jīng)圖案化以形成第三多個開口。第三多個開口包含第一下部電極開口及第二下部電極開口。第一下部電極開口及第二下部電極開口與彼此側(cè)向分離。
在1314處，在第一下部電極開口及第二下部電極開口內(nèi)形成第三金屬材料，以在第三ild層內(nèi)形成第一下部電極及第二下部電極。
在1316處，覆蓋第三ild層的第四ild層經(jīng)圖案化以形成介電質(zhì)波導開口。介電質(zhì)波導開口具有曝露第一下部電極的第一末端及曝露第二下部電極的第二末端。
在1318處，在介電質(zhì)波導開口內(nèi)形成介電材料，以在第四ild層內(nèi)形成介電質(zhì)波導。介電材料的介電常數(shù)比周圍ild層的介電常數(shù)更大。
在1320處，第四ild層經(jīng)圖案化以在第四ild層內(nèi)形成第二多個通孔。
在1322處，在第二多個通孔內(nèi)形成第四金屬材料。
在1324處，覆蓋第四ild層的第五ild層經(jīng)圖案化以形成第一上部電極開口及第二上部電極開口。第一上部電極開口及第二上部電極開口與彼此側(cè)向分離且曝露介電質(zhì)波導的相對末端。
在1326處，在第一上部電極開口及第二上部電極開口內(nèi)形成第五金屬材料，以在第五ild層內(nèi)形成第一上部電極及第二上部電極。
圖14～圖19繪示展示形成包含經(jīng)整合介電質(zhì)波導的整合式芯片的方法的橫截面圖的一些實施例。盡管關(guān)于方法1300描述圖14～圖19，但將了解，圖14～圖19中所揭示的結(jié)構(gòu)不限于此方法，反而可獨立作為與此方法無關(guān)的結(jié)構(gòu)。
圖14繪示對應于操作1302的整合式芯片的橫截面圖1400的一些實施例。
如橫截面圖1400中所示，提供硅基板202。硅基板202包含驅(qū)動電路502及接收電路504。在一些實施例中，驅(qū)動電路502及接收電路504包含設(shè)置在硅基板202內(nèi)的mos晶體管。
圖15繪示對應于操作1304～1306的整合式芯片的橫截面圖1500及橫截面圖1506。
如橫截面圖1500中所示，在硅基板202上方形成第一ild層506。第一ild層506可包含借由氣相沉積技術(shù)(例如，物理氣相沉積、化學氣相沉積等)沉積的低介電常數(shù)介電層。在一些實施例中，第一ild層506的介電常數(shù)可小于3.9。
第一ild層506選擇性地曝露至第一蝕刻劑1502。第一蝕刻劑1502經(jīng)配置以選擇性地蝕刻第一ild層506以形成延伸穿過第一ild層506的第一多個開口1504。第一多個開口1504曝露驅(qū)動電路502及接收電路504的漏極。在一些實施例中，第一蝕刻劑1502可包含干式蝕刻劑，干式蝕刻劑具有包含氟物種(例如，cf4、chf3、c4f8等)的蝕刻化學物質(zhì)。在一些實施例中，蝕刻化學物質(zhì)可進一步包含例如氧或氫。在其他實施例中，第一蝕刻劑1502可包含濕式蝕刻劑，濕式蝕刻劑包含氫氟酸(hf)。
如橫截面圖1506中所示，在第一多個開口1504內(nèi)形成第一金屬材料1508。在一些實施例中，可借由氣相沉積技術(shù)形成第一金屬材料1508。在一些實施例中，第一金屬材料1508可包含鎢(w)。在一些實施例中，擴散阻障層(未繪示)可在形成第一金屬材料1508之前沉積至第一多個開口1504中。在各種實施例中，擴散阻障層可包含氮化鈦(tin)、氮化鉭(tan)、氮化鉿(hfn)等。
圖16繪示對應于操作1308～1310的整合式芯片的橫截面圖1600及橫截面圖1608。
如橫截面圖1600中所示，在第一ild層506上方(例如，借由氣相沉積技術(shù))形成第二ild層508(例如，低介電常數(shù)介電層)。第二ild層508選擇性地曝露至第二蝕刻劑1602(例如，cf4、chf3、c4f8、hf等)，第二蝕刻劑1602經(jīng)配置以選擇性地蝕刻第二ild層508以形成第二多個開口，第二多個開口包含第一多個通孔開口1604及自多個通孔開口1604側(cè)向設(shè)置的多個屏蔽元件開口1606。多個屏蔽元件開口1606包含彼此平行延伸的金屬溝槽。
如橫截面圖1608中所示，在第一多個通孔開口1604及多個屏蔽元件開口1606中形成第二金屬材料1610。在一些實施例中，沉積工藝可用以在第一多個通孔開口1604及多個屏蔽元件開口1606內(nèi)形成晶種層。后續(xù)鍍敷工藝(例如，電鍍工藝、無電電鍍工藝)可用以形成第二金屬材料至填充第一多個通孔開口1604及多個屏蔽元件開口1606的厚度。在一些實施例中，第二金屬材料1610可包含銅(cu)?；瘜W機械研磨(chemicalmechanicalpolishing；cmp)工藝可用以自第二ild層508的頂表面移除過量的第二金屬材料1610。
圖17繪示對應于操作1312～1314的整合式芯片的橫截面圖1700及橫截面圖1702。
如橫截面圖1700中所示，第三ild層510形成至第二ild層508上。第三ild層510選擇性地曝露至第三蝕刻劑1702(例如，cf4、chf3、c4f8、hf等)，第三蝕刻劑1702經(jīng)配置以蝕刻第三ild層510以形成第三多個開口1704。在一些實施例中，第三多個開口1704包含通孔及覆蓋的金屬線溝槽。通孔自第三ild層510的底表面垂直地延伸至金屬溝槽的底表面，金屬溝槽延伸至第三ild層510的頂表面。
如橫截面圖1706中所示，在第三多個開口1704中形成第三金屬材料1708，以形成第二通孔層v1及覆蓋的第二金屬線層m2。第二金屬線層m2包含第一下部電極520a及第二下部電極522a。第一下部電極520a借由第三ild層510與第二下部電極522a側(cè)向分離。在一些實施例中，第三金屬材料1708(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。
盡管圖17繪示使用雙鑲嵌工藝形成第二通孔層v1及第二金屬線層m2，但一般技術(shù)個將了解，在替代性實施例中，可使用單鑲嵌工藝形成第二通孔層v1及第二金屬線層m2。在此些實施例中，第一介電層經(jīng)選擇性蝕刻以形成隨后被填充的通孔。隨后在第一介電層上方形成第二介電層。第二介電層經(jīng)選擇性蝕刻以形成金屬溝槽。
圖18繪示對應于操作1316～1322的整合式芯片的橫截面圖1800及橫截面圖1802的一些實施例。
如橫截面圖1800中所示，在第三ild層510上方形成第四ild層512。第四ild層512選擇性地曝露至第四蝕刻劑1802(例如，cf4、chf3、c4f8、hf等)，第四蝕刻劑1802經(jīng)配置以蝕刻第四ild層512以形成介電質(zhì)波導開口1804。介電質(zhì)波導開口1804包含自覆蓋第一下部電極520a的第一位置側(cè)向延伸至覆蓋第二下部電極522a的第二位置的長方形開口。
如橫截面圖1806中所示，在介電質(zhì)波導開口1804內(nèi)形成介電材料1808。介電材料1808包含的介電常數(shù)高于周圍ild層(例如，ild層510及ild層512)。在一些實施例中，可借由氣相沉積技術(shù)(例如，pvd、cvd、pe-cvd等)形成介電材料1808至填充介電質(zhì)波導開口1804的厚度。化學機械研磨(cmp)工藝可用以自第四ild層512的頂表面移除過量的介電材料1808。
如橫截面圖1810中所示，第四ild層512選擇性地曝露至第五蝕刻劑1812(例如，cf4、chf3、c4f8、hf等)，第五蝕刻劑1812經(jīng)配置以蝕刻第四ild層512以形成第二多個通孔514。第二多個通孔1814包含設(shè)置在下層金屬層上方的實質(zhì)上圓形的通孔開口(亦即，通孔1814主要在下層第二金屬層m2上方，以便提供隨后形成的通孔與下層第二金屬層m2之間的接觸)。第二多個通孔1814與介電質(zhì)波導開口1804側(cè)向分離(亦即，在與第二多個通孔1814相同的垂直層上設(shè)置介電質(zhì)波導開口1804)。
如橫截面圖1816中所示，在第二多個通孔1814內(nèi)形成第四金屬材料1818。在一些實施例中，第四金屬材料1818(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。
圖19繪示對應于操作1324～1326的整合式芯片的橫截面圖1900及橫截面圖1906的一些實施例。
如橫截面圖1900中所示，在第四ild層512上方形成第五ild層518。第五ild層518選擇性地曝露至第六蝕刻劑1902(例如，cf4、chf3、c4f8、hf等)，第六蝕刻劑1902經(jīng)配置以蝕刻第五ild層518以形成包含延伸穿過第五ild層518的金屬溝槽的第四多個開口1904。
如橫截面圖1906中所示，在第四多個開口1904中形成第五金屬材料1908。在一些實施例中，第五金屬材料1908(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。第五金屬材料1908在第三金屬線層m3內(nèi)形成第一上部電極520b及第二上部電極522b。第一上部電極520b借由第五ild層518與第二上部電極522b側(cè)向分離。
圖20繪示形成包含耦接至差分耦合元件的介電質(zhì)波導的整合式芯片的方法2000的一些實施例的流程圖。
在2002處，在硅基板內(nèi)形成差分驅(qū)動電路。差分驅(qū)動電路具有經(jīng)配置以提供第一傳輸信號分量的第一輸出節(jié)點及經(jīng)配置以提供互補的第二傳輸信號分量的第二輸出節(jié)點。在一些實施例中，差分驅(qū)動電路包含設(shè)置在硅基板內(nèi)的mos晶體管。
在2004處，在硅基板內(nèi)形成差分接收電路。差分接收電路具有經(jīng)配置以接收第一接收信號分量的第一輸入節(jié)點及經(jīng)配置以接收互補的第二接收信號分量的第二輸入節(jié)點。在一些實施例中，差分接收電路包含設(shè)置在硅基板內(nèi)的mos晶體管。
在2006處，在第一ild層中的第一多個開口內(nèi)形成第一金屬材料，以形成接觸差分驅(qū)動電路的第一輸出節(jié)點及第二輸出節(jié)點與差分接收電路的第一輸入節(jié)點及第二輸入節(jié)點的第一通孔層。
在2008處，在覆蓋第一ild層的第二ild層內(nèi)形成的第二多個屏蔽元件開口及第一多個金屬線溝槽內(nèi)形成第二金屬材料。在多個屏蔽元件開口內(nèi)形成第二金屬材料形成包含第二ild層內(nèi)的平行布置的多個接地金屬線的屏蔽元件。
在2010處，在第三ild層內(nèi)的下部電極開口內(nèi)形成第三金屬材料，以形成耦接至第一輸出節(jié)點的第一傳輸電極及耦接至第一輸入節(jié)點的第一接收電極。
在2012處，覆蓋第三ild層的第四ild層經(jīng)圖案化以形成介電質(zhì)波導開口。介電質(zhì)波導開口具有曝露第一傳輸電極的第一末端及曝露第一接收電極的第二末端。
在2014處，在介電質(zhì)波導開口內(nèi)形成介電材料，以在第四ild層內(nèi)形成介電質(zhì)波導。介電材料的介電常數(shù)比周圍ild層的介電常數(shù)更大。
在2016處，第四ild層經(jīng)圖案化以在第四ild層內(nèi)形成第二多個通孔。
在2018處，在第二多個通孔內(nèi)形成第四金屬材料。
在2020處，在覆蓋第四ild層的第五ild層內(nèi)的上部電極開口內(nèi)形成第五金屬材料，以形成耦接至第二輸出節(jié)點的第二傳輸電極及耦接至第二輸入節(jié)點的第二接收電極。第二傳輸電極及第二接收電極與彼此側(cè)向分離。
圖21～圖26繪示展示形成包含耦接至差分耦合元件的經(jīng)整合介電質(zhì)波導的整合式芯片的方法的橫截面圖的一些實施例。盡管關(guān)于方法2000描述圖21～圖26，但將了解，圖21～圖26中所揭示的結(jié)構(gòu)不限于此方法，反而可獨立作為與此方法無關(guān)的結(jié)構(gòu)。
圖21繪示對應于操作2002～2004的整合式芯片的橫截面圖2100的一些實施例。
如橫截面圖2100中所示，提供硅基板202。在硅基板202內(nèi)形成差分驅(qū)動電路1102及差分接收電路1104。在一些實施例中，差分驅(qū)動電路1102可包含第一mos晶體管1102a及第二mos晶體管1102b，且差分接收電路1104可包含第一mos晶體管1104a及第二mos晶體管1104b。在一些實施例中，可借由選擇性地布植摻雜劑物種至硅基板202中以形成源極區(qū)域及漏極區(qū)域及使用微影術(shù)技術(shù)在源極區(qū)域與漏極區(qū)域之間的通道區(qū)域上方形成柵極結(jié)構(gòu)，來形成mos晶體管。
圖22繪示對應于操作2006的整合式芯片的橫截面圖2200及橫截面圖2206。
如橫截面圖2200中所示，在硅基板202上方形成第一ild層506。第一ild層506可包含借由氣相沉積技術(shù)(例如，物理氣相沉積、化學氣相沉積等)沉積的低介電常數(shù)介電層。第一ild層506選擇性地曝露至第一蝕刻劑2202。第一蝕刻劑2202經(jīng)配置以選擇性地蝕刻第一ild層506以形成延伸穿過第一ild層506的第一多個開口2204。第一多個開口2204曝露驅(qū)動電路502及接收電路504的漏極。在各種實施例中，第一蝕刻劑2202可包含干式蝕刻劑或濕式蝕刻劑。
如橫截面圖2206中所示，在第一多個開口2204內(nèi)形成第一金屬材料2208。在一些實施例中，可借由氣相沉積技術(shù)形成第一金屬材料2208。在一些實施例中，第一金屬材料2208可包含鎢(w)。在一些實施例中，擴散阻障層(未繪示)可在形成第一金屬材料2208的前沉積至第一多個開口2204中。在各種實施例中，擴散阻障層可包含氮化鈦(tin)、氮化鉭(tan)、氮化鉿(hfn)等。
圖23繪示對應于操作2008的整合式芯片的橫截面圖2300及橫截面圖2308。
如橫截面圖2300中所示，在第一ild層506上方(例如，借由氣相沉積技術(shù))形成第二ild層508(例如，低介電常數(shù)介電層)。第二ild層508選擇性地曝露至第二蝕刻劑2302(例如，cf4、chf3、c4f8、hf等)，第二蝕刻劑2302經(jīng)配置以選擇性地蝕刻第二ild層508以形成第二多個開口，第二多個開口包含第一多個通孔開口2304及自多個通孔開口2304側(cè)向設(shè)置的多個屏蔽元件開口2306。多個屏蔽元件開口2306包含彼此平行延伸的金屬溝槽。
如橫截面圖2308中所示，在第一多個通孔開口2304及多個屏蔽元件開口2306中形成第二金屬材料2310。在一些實施例中，沉積工藝可用以在第一多個通孔開口2304及多個屏蔽元件開口2306內(nèi)形成晶種層。后續(xù)鍍敷工藝(例如，電鍍工藝、無電電鍍工藝)可用以形成第二金屬材料至填充第一多個通孔開口2304及多個屏蔽元件開口2306的厚度。在一些實施例中，第二金屬材料2310可包含銅(cu)?；瘜W機械研磨(cmp)工藝可用以自第二ild層508的頂表面移除過量的第二金屬材料2310。
圖24繪示對應于操作2010的整合式芯片的橫截面圖2400及橫截面圖2402。
如橫截面圖2400中所示，第三ild層510形成至第二ild層508上。第三ild層510選擇性地曝露至第三蝕刻劑2402(例如，cf4、chf3、c4f8、hf等)，第三蝕刻劑2402經(jīng)配置以蝕刻第三ild層510以形成第三多個開口2404。在一些實施例中，第三多個開口2404包含通孔及覆蓋的金屬線溝槽。通孔自第三ild層510的底表面垂直地延伸至金屬溝槽的底表面，金屬溝槽延伸至第三ild層510的頂表面。
如橫截面圖2406中所示，在第三多個開口2404中形成第三金屬材料2408，以形成第二通孔層v1及覆蓋的第二金屬線層m2。第二金屬線層m2包含第一傳輸電極520a'及第一接收電極522a'。第一傳輸電極520a'借由第三ild層510與第一接收電極522a'側(cè)向分離。在一些實施例中，第三金屬材料2408(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。
盡管圖24繪示使用雙鑲嵌工藝形成第二通孔層v1及第二金屬線層m2，但一般技術(shù)者將了解，在替代性實施例中，可使用單鑲嵌工藝形成第二通孔層v1及第二金屬線層m2。在此些實施例中，第一介電層經(jīng)選擇性蝕刻以形成隨后被填充的通孔。隨后在第一介電層上方形成第二介電層。第二介電層經(jīng)選擇性蝕刻以形成金屬溝槽。
圖25繪示對應于操作2012～2018的整合式芯片的橫截面圖2500及橫截面圖2502的一些實施例。
如橫截面圖2500中所示，在第三ild層510上方形成第四ild層512。第四ild層512選擇性地曝露至第四蝕刻劑2502(例如，cf4、chf3、c4f8、hf等)，第四蝕刻劑2502經(jīng)配置以蝕刻第四ild層512以形成介電質(zhì)波導開口2504。介電質(zhì)波導開口2504包含自覆蓋第一傳輸電極520a'的第一位置側(cè)向延伸至覆蓋第一接收電極522a'的第二位置的長方形開口。
如橫截面圖2506中所示，在介電質(zhì)波導開口2504內(nèi)形成介電材料2508。介電材料2508包含的介電常數(shù)高于周圍ild層(例如，ild層510及ild層512)。在一些實施例中，可借由氣相沉積技術(shù)(例如，pvd、cvd、pe-cvd等)形成介電材料2508至填充介電質(zhì)波導開口2504的厚度?；瘜W機械研磨(cmp)工藝可用以自第四ild層512的頂表面移除過量的介電材料2508。
如橫截面圖2510中所示，第四ild層512選擇性地曝露至第五蝕刻劑2512(例如，cf4、chf3、c4f8、hf等)，第五蝕刻劑2512經(jīng)配置以蝕刻第四ild層512以形成第二多個通孔2514。第二多個通孔2514包含設(shè)置在下層金屬層上方的實質(zhì)上圓形的通孔開口(亦即，通孔2514主要在下層第二金屬層m2上方，以便提供隨后形成的通孔與下層第二金屬層m2之間的接觸)。第二多個通孔2514與介電質(zhì)波導開口2504側(cè)向分離(亦即，在與第二多個通孔2514相同的垂直層上設(shè)置介電質(zhì)波導開口2504)。
如橫截面圖2516中所示，在第二多個通孔2514內(nèi)形成第四金屬材料2518。在一些實施例中，第四金屬材料2518(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。
圖26繪示對應于操作2020的整合式芯片的橫截面圖2600及橫截面圖2606的一些實施例。
如橫截面圖2600中所示，在第四ild層512上方形成第五ild層518。第五ild層518選擇性地曝露至第六蝕刻劑2602(例如，cf4、chf3、c4f8、hf等)，第六蝕刻劑2602經(jīng)配置以蝕刻第五ild層518以形成包含延伸穿過第五ild層518的金屬溝槽的第四多個開口2604。
如橫截面圖2606中所示，在第四多個開口2604中形成第五金屬材料2608。在一些實施例中，第五金屬材料2608(例如，銅)可借由上文描述的沉積工藝、后續(xù)鍍敷工藝及cmp工藝沉積。第五金屬材料2608在第三金屬線層m3內(nèi)形成第二傳輸電極520b'及第二接收電極522b'。第二傳輸電極520b'借由第五ild層518與第二接收電極522b'側(cè)向分離。
圖27繪示展示具有耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片2700的方塊圖的一些實施例。
整合式芯片2700包含多頻帶傳輸元件2702，多頻帶傳輸元件2702具有多個相位調(diào)變元件2704a～2704c。在一些實施例中，多個相位調(diào)變元件2704a～2704c包含布置在半導體基板102內(nèi)的一或多個半導體元件。多個相位調(diào)變元件2704a～2704c經(jīng)配置以將數(shù)據(jù)調(diào)變至不同載波信號(亦即，時脈信號)上，以產(chǎn)生待沿著布置在半導體基板102上方的介電結(jié)構(gòu)104中的介電質(zhì)波導106傳輸?shù)亩鄠€經(jīng)調(diào)變信號。在一些實施例中，多個相位調(diào)變元件2704a～2704c經(jīng)配置以借由正交振幅調(diào)變(qam)機制分別將數(shù)據(jù)調(diào)變至載波信號上。
多個相位調(diào)變元件2704a～2704c分別經(jīng)配置以接收數(shù)據(jù)信號dx(例如，其中x＝1、2或3)及時脈信號clkx(例如，其中x＝1、2或3)。向多個相位調(diào)變元件2704a～2704c提供的時脈信號clkx(亦即，載波信號)不同，此不同使多個相位調(diào)變元件2704a～2704c產(chǎn)生不同頻率范圍內(nèi)的多個經(jīng)調(diào)變信號。舉例而言，第一相位調(diào)變元件2704a經(jīng)配置以接收第一時脈信號clk1及產(chǎn)生第一頻率范圍內(nèi)的第一經(jīng)調(diào)變信號。類似地，第二相位調(diào)變元件2704b可經(jīng)配置以接收第二時脈信號clk2及產(chǎn)生第二頻率范圍內(nèi)的第二經(jīng)調(diào)變信號，且第三相位調(diào)變元件2704c可經(jīng)配置以接收第三時脈信號clk3及產(chǎn)生第三頻率范圍內(nèi)的第三經(jīng)調(diào)變信號。
多個相位調(diào)變元件2704a～2704c耦接至包含多個傳輸電極2706a～2706b的第一耦合元件2706。在一些實施例中，多個傳輸電極2706a～2706b可包含沿著介電質(zhì)波導106的相對側(cè)布置的一個上部電極及一個下部電極。在其他實施例中，多個傳輸電極2706a～2706b可包含沿著介電質(zhì)波導106的相對側(cè)布置的多個上部電極及多個下部電極。第一耦合元件2706形成將多個經(jīng)調(diào)變信號耦合至介電質(zhì)波導106中的界面。舉例而言，多個經(jīng)調(diào)變信號分別使第一耦合元件2706產(chǎn)生多個電場，此些電場延伸至介電質(zhì)波導106中且分別將多個經(jīng)調(diào)變信號耦合至介電質(zhì)波導106中。
在圖28中繪示介電質(zhì)波導106內(nèi)的頻譜2800的一些實施例的實例。在頻譜2800內(nèi)，在第一頻率范圍2802(例如，以72ghz為中心)內(nèi)布置第一經(jīng)調(diào)變信號，在第二頻率范圍2804(例如，以96ghz為中心)內(nèi)布置第二經(jīng)調(diào)變信號，且在第三頻率范圍2806(例如，以120ghz為中心)內(nèi)布置第三經(jīng)調(diào)變信號。借由傳輸不同頻率范圍2802～2806下的不同經(jīng)調(diào)變信號，介電質(zhì)波導106可在介電質(zhì)波導106上同時傳送第一經(jīng)調(diào)變信號、第二經(jīng)調(diào)變信號及第三經(jīng)調(diào)變信號。使用介電質(zhì)波導106允許每一相位調(diào)變元件2704a～2704c在較大頻寬(例如，16ghz)內(nèi)傳送信號，從而使得數(shù)據(jù)傳輸整體速率較高。
介電質(zhì)波導106經(jīng)配置以將第一經(jīng)調(diào)變信號、第二經(jīng)調(diào)變信號及第三經(jīng)調(diào)變信號傳送至第二耦合元件2708，第二耦合元件2708包含沿著介電質(zhì)波導106之側(cè)布置的多個接收電極2708a～2708b。第二耦合元件2708形成自介電質(zhì)波導106耦合多個經(jīng)調(diào)變信號的界面。自第二耦合元件2708向多頻帶接收元件2710提供多個經(jīng)調(diào)變信號，多頻帶接收元件2710經(jīng)配置以解調(diào)多個經(jīng)調(diào)變信號。
多頻帶接收元件2710包含多個解調(diào)元件2712a～2712c。在一些實施例中，多頻帶接收元件2710可具有與調(diào)變元件2704a～2704c的數(shù)目相同的解調(diào)元件2712a～2712c。舉例而言，多頻帶接收元件2710可包含第一解調(diào)元件2712a、第二解調(diào)元件2712b及第三解調(diào)元件2712c。第一解調(diào)元件2712a經(jīng)配置以接收第一經(jīng)調(diào)變信號及第一時脈信號clk1，且經(jīng)配置以解調(diào)第一經(jīng)調(diào)變信號以復原第一數(shù)據(jù)信號d1。第二解調(diào)元件2712b經(jīng)配置以接收第二經(jīng)調(diào)變信號及第二時脈信號clk2，且經(jīng)配置以解調(diào)第二經(jīng)調(diào)變信號以復原第二數(shù)據(jù)信號d2。第三解調(diào)元件2712c經(jīng)配置以接收第三經(jīng)調(diào)變信號及第三時脈信號clk3，且經(jīng)配置以解調(diào)第三經(jīng)調(diào)變信號以復原第三數(shù)據(jù)信號d3。在一些實施例中，多頻帶接收元件2710經(jīng)配置以借由正交振幅調(diào)變(qam)機制解調(diào)數(shù)據(jù)。
圖29繪示具有耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片2900的一些實施例的俯視圖。
整合式芯片2900包含經(jīng)配置以產(chǎn)生多個經(jīng)調(diào)變信號smod1～smod3的多個相位調(diào)變元件2704a～2704c。多個相位調(diào)變元件2704a～2704c借由包含一或多個金屬互連層(例如，導電觸點2904、金屬互連線2906、金屬通孔2908等)的單獨導電路徑分別耦接至多個傳輸電極2902a～2902c(第一耦合元件2902內(nèi))中的一個傳輸電極。將多個相位調(diào)變元件2704a～2704c中的每一個連接至多個傳輸電極2902a～2902c中的單獨的傳輸電極減小多個不同頻率頻帶之間的頻帶間干涉。舉例而言，電氣去耦多個傳輸電極2902a～2902c可將頻帶間干涉減小多于10db。
多個傳輸電極2902a～2902c包含在介電質(zhì)波導310上方布置且與彼此側(cè)向分離(例如，借由介電材料)的導電元件(例如，金屬互連線)。多個傳輸電極2902a～2902c經(jīng)配置以在介電質(zhì)波導310內(nèi)產(chǎn)生單獨的電場，此些單獨的電場分別基于多個經(jīng)調(diào)變信號smod1～smod3。單獨的電場在取決于向多個相位調(diào)變元件2704a～2704c提供的時脈信號clk1～clk3的多個不同頻帶下將多個經(jīng)調(diào)變信號smod1～smod3耦合至介電質(zhì)波導310中。在一些實施例中，介電質(zhì)波導310具有寬度自第一寬度至第二更窄寬度連續(xù)減小的錐形末端。在一些實施例中，多個傳輸電極2902a～2902c跨越錐形末端。
多個接收電極2910a～2910c(第二耦合元件2910內(nèi))經(jīng)配置以自介電質(zhì)波導310接收多個經(jīng)調(diào)變信號smod1～smod3。多個接收電極2910a～2910c包含在介電質(zhì)波導310上方布置且與彼此側(cè)向分離(例如，借由介電材料)的導電元件(例如，金屬互連線)。多個接收電極2910a～2910c借由包含一或多個金屬互連層(例如，金屬線、金屬通孔等)的單獨導電路徑分別耦接至經(jīng)配置以解調(diào)多個經(jīng)調(diào)變信號smod1～smod3的多個相位解調(diào)元件2712a～2712c中的一個相位解調(diào)元件。
圖30a～圖30b繪示具有在操作上耦接至經(jīng)整合介電質(zhì)波導的多頻帶qam(正交振幅調(diào)變)界面的整合式芯片3000的一些實施例。
圖30a繪示具有在操作上耦接至經(jīng)整合介電質(zhì)波導的多頻帶qam(正交振幅調(diào)變)傳輸元件及接收元件的整合式芯片3000的方塊圖。
多頻帶qam傳輸器元件3002包含經(jīng)配置以產(chǎn)生借由介電質(zhì)波導106傳輸?shù)慕?jīng)調(diào)變信號的多個qam調(diào)變元件3004a～3004c。在一些實施例中，多個qam調(diào)變元件3004a～3004c可分別包含經(jīng)配置以自基頻處理器3006接收數(shù)據(jù)d1～d12(例如，2位元數(shù)位信號)的一或多個數(shù)位類比轉(zhuǎn)換器(digital-to-analogconverters；dacs)3008。dac3008自數(shù)據(jù)產(chǎn)生向升頻轉(zhuǎn)換混頻器3010提供的同相(i)及正交相位(q)等效基頻信號。在一些實施例中，可以高數(shù)據(jù)速率(例如，8gb/秒)向dac3008提供數(shù)據(jù)，從而使得介電質(zhì)波導106內(nèi)數(shù)據(jù)傳輸?shù)恼w速率較高(例如，96gb/秒)。
多個qam調(diào)變元件3004a～3004c亦可分別包含經(jīng)配置以產(chǎn)生高頻率(例如，90ghz)下的振蕩器輸出信號sox(例如，正弦波)的本地振蕩器3012。多個qam調(diào)變元件3004a～3004c內(nèi)的本地振蕩器3012經(jīng)配置以產(chǎn)生具有不同頻率的振蕩器輸出信號so1～so3。向正交分頻器3014提供振蕩器輸出信號so1～so3，正交分頻器3014經(jīng)配置以按分頻因數(shù)劃分振蕩器輸出信號so1～so3的頻率，以產(chǎn)生本地振蕩器信號偏移90°。向升頻轉(zhuǎn)換混頻器3010提供本地振蕩器信號，升頻轉(zhuǎn)換混頻器3010將i及q等效基頻信號調(diào)變至本地振蕩器信號上，借此升頻轉(zhuǎn)換i及q等效基頻信號的頻率。
升頻轉(zhuǎn)換混頻器3010的輸出由加法器3016組合以形成多個經(jīng)調(diào)變輸入信號。在一些實施例中，多個經(jīng)調(diào)變信號分別具有圖30b的星象圖3038中所示的表示數(shù)據(jù)狀態(tài)的相位(θ)及量值(r)。舉例而言，第一經(jīng)調(diào)變輸入信號可具有對應于第一數(shù)據(jù)狀態(tài)的第一相位及振幅組合，第二經(jīng)調(diào)變輸入信號可具有對應于第二數(shù)據(jù)狀態(tài)的第二相位及振幅組合等。在一些實施例中，多個qam調(diào)變元件3004a～3004c經(jīng)配置以產(chǎn)生差分調(diào)變信號sinx+及sinx-(其中x＝1、2、3)，sinx+與sinx-之間具有180°差異。
在一些實施例中，可在多個經(jīng)調(diào)變信號由第一耦合元件2706接收之前向一或多個放大元件提供多個經(jīng)調(diào)變信號。由于損失隨著頻率增加，故可由控制單元3020操作放大元件以施加調(diào)整多個qam調(diào)變元件3004a～3004c中的個別qam調(diào)變元件所產(chǎn)生的多個經(jīng)調(diào)變信號的振幅的不同增益，以補償不同頻帶的通道損失。舉例而言，最低頻帶中的經(jīng)調(diào)變信號可借由比較高頻帶中的經(jīng)調(diào)變信號更小的增益來放大。在一些實施例中，放大元件可包含布置在升頻轉(zhuǎn)換混頻器3010的下游的放大器3018。在其他實施例(未繪示)中，放大元件可包含布置在升頻轉(zhuǎn)換混頻器3010的上游的放大元件。
耦接至多頻帶qam接收元件3022的第二耦合元件2708經(jīng)配置以自介電質(zhì)波導106接收多個經(jīng)調(diào)變信號。多頻帶qam接收元件3022包含多個qam解調(diào)元件3024a～3024c。多個qam解調(diào)元件3024a～3024c分別包含降頻轉(zhuǎn)換混頻器3028，降頻轉(zhuǎn)換混頻器3028經(jīng)配置以基于本地振蕩器3032a～3032c及正交分頻器3034所產(chǎn)生的本地振蕩器信號so1～so3解調(diào)自分離器3026接收的多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號。類比數(shù)位轉(zhuǎn)換器(analog-to-digitalconverter；adc)3030經(jīng)配置以將降頻轉(zhuǎn)換混頻器3028的輸出轉(zhuǎn)換成向數(shù)位信號處理器3036提供的數(shù)位信號。在一些實施例中，濾波器元件(例如，帶通濾波器)(未繪示)可位于降頻轉(zhuǎn)換混頻器3028的下游。濾波器元件經(jīng)配置以移除所接收信號的處于對應于解調(diào)元件的時脈信號的頻帶外部的分量。
圖31繪示具有在操作上耦接至經(jīng)整合介電質(zhì)波導的多頻帶qam(正交振幅調(diào)變)傳輸元件及接收元件的整合式芯片3100的方塊圖的三維(3d)視圖的一些實施例。
整合式芯片3100包含多頻帶傳輸元件3102，多頻帶傳輸元件3102具有第一qam調(diào)變元件3104a、第二qam調(diào)變元件3104b及第三qam調(diào)變元件3104c。第一qam調(diào)變元件3104a經(jīng)配置以產(chǎn)生第一差分調(diào)變輸入信號sin1+及sin1-。第二qam調(diào)變元件3104b經(jīng)配置以產(chǎn)生第二差分調(diào)變輸入信號sin2+及sin2-。第三qam調(diào)變元件3104c經(jīng)配置以產(chǎn)生第三差分調(diào)變輸入信號sin3+及sin3-。
多頻帶傳輸元件3102借由第一多個差分驅(qū)動電路3110耦接至多個上部傳輸電極3106a～3106e(布置在介電質(zhì)波導106上方)及耦接至多個下部傳輸電極3108a～3108e(布置在介電質(zhì)波導106下方)。第一多個差分驅(qū)動電路3110經(jīng)配置以驅(qū)動多個上部傳輸電極3106a～3106e中的一個上部傳輸電極及多個下部傳輸電極3108a～3108e中的一個下部傳輸電極。舉例而言，第一多個差分驅(qū)動電路3110可分別包含第一晶體管及第二晶體管元件，第一晶體管具有耦接至第一差分調(diào)變輸入信號(例如，sin2+)的第一柵極及耦接至多個上部傳輸電極3106a～3106e中的一個上部傳輸電極的第一漏極，第二晶體管元件具有耦接至第二差分調(diào)變輸入信號(例如，sin2-)的第二柵極及耦接至多個下部傳輸電極3108a～3108e中的一個下部傳輸電極的第二漏極。在一些實施例中，多個上部傳輸電極3106a～3106e與彼此電氣隔離，且多個下部傳輸電極3108a～3108e與彼此電氣隔離。
多個上部傳輸電極3106a～3106e包含耦接至第一qam調(diào)變元件3104a的第一組傳輸電極3108c、耦接至第二qam調(diào)變元件3104b的第二組傳輸電極3108b及3108d，及耦接至第三qam調(diào)變元件3104c的第三組傳輸電極3108a及3108e。在一些實施例中，第一組傳輸電極、第二組傳輸電極或第三組傳輸電極中之一或多個可包含多個傳輸電極。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極以對稱配置來布置。舉例而言，第一組傳輸電極可包含中心電極，第二組傳輸電極可包含圍繞中心電極的電極，且第三組傳輸電極可包含最外部電極。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極以取決于相關(guān)聯(lián)qam調(diào)變元件的載波頻率的配置來布置。舉例而言，第一qam調(diào)變元件3104a可產(chǎn)生最低頻帶中的經(jīng)調(diào)變信號，第二qam調(diào)變元件3104b可產(chǎn)生中間頻帶中的經(jīng)調(diào)變信號，且第三qam調(diào)變元件3104c可產(chǎn)生最高頻帶中的經(jīng)調(diào)變信號。在一些實施例中，經(jīng)配置以產(chǎn)生最低頻帶中的經(jīng)調(diào)變信號的qam調(diào)變元件可耦接至一組比經(jīng)配置以產(chǎn)生較高頻帶中的經(jīng)調(diào)變信號的qam調(diào)變元件更少的電極。
整合式芯片3100亦包含多頻帶接收元件3118，多頻帶接收元件3118具有第一qam解調(diào)元件3120a、第二qam解調(diào)元件3120b及第三qam解調(diào)元件3120c。在一些實施例中，多頻帶接收元件3118借由第二多個差分驅(qū)動電路3116耦接至多個上部接收電極3112a～3112e(布置在介電質(zhì)波導106上方)及耦接至多個下部接收電極3114a～3114e(布置在介電質(zhì)波導106下方)。第二多個差分驅(qū)動電路3116分別包含第一晶體管及第二晶體管元件，第一晶體管具有耦接至多個上部接收電極3112a～3112e中的一個上部接收電極的第一柵極及耦接至多頻帶接收元件3118的第一漏極，第二晶體管元件具有耦接至多個下部接收電極3114a～3114e中的一個下部接收電極的第二柵極及耦接至多頻帶接收元件3118的第二漏極。
多個上部接收電極3112a～3112e包含耦接至第一qam解調(diào)元件3120a的第一組接收電極3112c、耦接至第二qam解調(diào)元件3120b的第二組傳輸電極3112b及3112d，及耦接至第三qam解調(diào)元件3120c的第三組傳輸電極3112a及3112e。在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極沿著介電質(zhì)波導106以第一組接收電極、第二組接收電極及第三組接收電極的鏡像布置。在一些實施例中，多個上部接收電極3112a～3112e與彼此電氣隔離，且多個下部接收電極3114a～3114e與彼此電氣隔離。
第二多個差分驅(qū)動電路3116經(jīng)配置以產(chǎn)生對應于差分調(diào)變輸入信號sinx+及sinx-(其中x＝1、2、3)的多個差分調(diào)變輸出信號soutx+及soutx-(其中x＝1、2、3)。舉例而言，差分驅(qū)動電路3116經(jīng)配置以產(chǎn)生對應于經(jīng)調(diào)變輸入信號sin1+及sin1-的差分調(diào)變輸出信號sout1+及sout1-。自差分驅(qū)動電路3116向第一qam解調(diào)元件3120a提供差分調(diào)變輸出信號sout1+及sout1-，自差分驅(qū)動電路3116向第二qam解調(diào)元件3120b提供差分調(diào)變輸出信號sout2+及sout2-，且自差分驅(qū)動電路3116向第三qam解調(diào)元件3120c提供差分調(diào)變輸出信號sout3+及sout3-。
圖32繪示形成包含耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片的方法3200的一些實施例的流程圖。
在3202處，在基板內(nèi)形成包含多個相位調(diào)變元件的多頻帶傳輸元件。多個相位調(diào)變元件經(jīng)配置以產(chǎn)生不同頻率范圍下的多個經(jīng)調(diào)變信號。
在3204處，在基板內(nèi)形成包含多個相位解調(diào)元件的多頻帶接收元件。多個相位解調(diào)元件經(jīng)配置以解調(diào)多個經(jīng)調(diào)變信號。
在3206處，在第一ild層中的第一多個開口內(nèi)形成第一金屬材料，以形成第一通孔層。第一通孔層包含接觸多個相位調(diào)變元件及多個相位解調(diào)元件的多個通孔。
在3208處，在覆蓋第一ild層的第二ild層內(nèi)形成的第二多個屏蔽元件開口及第一多個金屬線溝槽內(nèi)形成第二金屬材料。在多個屏蔽元件開口內(nèi)形成第二金屬材料形成包含第二ild層內(nèi)的平行布置的多個接地金屬線的屏蔽元件。
在3210處，在第三ild層內(nèi)的下部電極開口內(nèi)形成第三金屬材料，以形成一或多個下部傳輸電極及一或多個下部接收電極。多個相位調(diào)變元件耦接至一或多個下部傳輸電極中的至少一個下部傳輸電極。多個相位解調(diào)元件耦接至一或多個下部接收電極中的至少一個下部接收電極。
在3212處，覆蓋第三ild層的第四ild層經(jīng)圖案化以形成介電質(zhì)波導開口。介電質(zhì)波導開口具有覆蓋多個下部傳輸電極的第一末端及覆蓋多個下部接收電極的第二末端。
在3214處，在介電質(zhì)波導開口內(nèi)形成介電材料，以在第四ild層內(nèi)形成介電質(zhì)波導。介電材料的介電常數(shù)比周圍ild層的介電常數(shù)更大。
在3216處，第四ild層經(jīng)圖案化以在第四ild層內(nèi)形成第二多個通孔。
在3218處，在第二多個通孔內(nèi)形成第四金屬材料。
在3220處，在覆蓋第四ild層的第五ild層內(nèi)的上部電極開口內(nèi)形成第五金屬材料，以形成一或多個上部傳輸電極及一或多個上部接收電極。多個相位調(diào)變元件耦接至一或多個上部傳輸電極中的至少一個上部傳輸電極。多個相位解調(diào)元件耦接至一或多個上部接收電極中的至少一個上部接收電極。
因此，本揭示內(nèi)容系關(guān)于包含耦接至經(jīng)整合介電質(zhì)波導的多頻帶傳輸元件及接收元件的整合式芯片。
在一些實施例中，本揭示內(nèi)容系關(guān)于一整合式芯片。整合式芯片包含設(shè)置在一基板上方的一層間介電結(jié)構(gòu)內(nèi)的一介電質(zhì)波導。具有多個相位調(diào)變元件的一多頻帶傳輸元件經(jīng)配置以產(chǎn)生不同頻帶中的多個經(jīng)調(diào)變信號。多個傳輸電極位于沿著介電質(zhì)波導的第一側(cè)且分別經(jīng)配置以將多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號耦合至介電質(zhì)波導中。
在一些實施例中，整合式芯片進一步包含多個本地振蕩器。該多個本地振蕩器經(jīng)配置以產(chǎn)生具有不同頻率的多個振蕩器信號且經(jīng)配置以分別向該多個相位調(diào)變元件中的不同相位調(diào)變元件提供該多個振蕩器信號中的不同振蕩器信號。
在一些實施例中，整合式芯片進一步包含多個放大元件以及一控制單元?？刂茊卧?jīng)配置以操作該多個放大元件以分別調(diào)整該多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號的一振幅量。該量取決于該經(jīng)調(diào)變信號的一頻帶。
在一些實施例中，該多個傳輸電極彼此電氣隔離。
在一些實施例中，介電質(zhì)波導具有一錐形末端。錐形末端的一寬度自一第一寬度連續(xù)減小至一第二更窄寬度。多個傳輸電極跨越錐形末端。
在一些實施例中，整合式芯片進一步包含多個接收電極以及一多頻帶接收元件。多個接收電極定位沿著介電質(zhì)波導的第一側(cè)且分別經(jīng)配置以將該多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號耦合出介電質(zhì)波導。多頻帶接收元件具有多個相位解調(diào)元件。該多個相位解調(diào)元件經(jīng)配置以自該多個接收電極接收該等經(jīng)調(diào)變信號。
在一些實施例中，多頻帶傳輸元件包含耦接至一第一組傳輸電極的一第一相位調(diào)變元件、耦接至一第二組傳輸電極的一第二相位調(diào)變元件及耦接至一第三組傳輸電極的一第三相位調(diào)變元件。該多頻帶接收元件包含耦接至一第一組接收電極的一第一相位解調(diào)元件、耦接至一第二組接收電極的一第二相位解調(diào)元件及耦接至一第三組接收電極的一第三相位解調(diào)元件。
在一些實施例中，第一組傳輸電極、第二組傳輸電極及第三組傳輸電極沿著介電質(zhì)波導與第一組接收電極、第二組接收電極及第三組接收電極呈一鏡像布置。
在一些實施例中，第一組傳輸電極、第二組傳輸電極或第三組傳輸電極中的一或多個包括位于沿著介電質(zhì)波導的一第一側(cè)的多個傳輸電極。
在一些實施例中，該多個相位調(diào)變元件經(jīng)配置以產(chǎn)生一第一經(jīng)調(diào)變信號及一第二經(jīng)調(diào)變信號。第一經(jīng)調(diào)變信號由介電質(zhì)波導傳輸在一第一頻率范圍下。第二經(jīng)調(diào)變信號由該介電質(zhì)波導傳輸在與第一頻率范圍分離的一第二頻率范圍下。
在一些實施例中，整合式芯片進一步包含多個差分驅(qū)動電路。該多個差分驅(qū)動電路分別經(jīng)配置以自該多個相位調(diào)變元件中的一個相位調(diào)變元件接收第一輸入信號及第二輸入信號且以產(chǎn)生多個差分信號。該多個差分驅(qū)動電路各自經(jīng)配置以向該多個傳輸電極中的一個傳輸電極及沿著該介電質(zhì)波導的一第二側(cè)布置的一第二多個傳輸電極中的一個傳輸電極提供該多個差分信號中的一個差分信號。
在其他實施例中，本揭示內(nèi)容系關(guān)于一整合式芯片。整合式芯片包含設(shè)置在一基板上方的一層間介電結(jié)構(gòu)內(nèi)的一介電質(zhì)波導。一第一相位調(diào)變元件耦接至位于沿著介電質(zhì)波導的一第一側(cè)的一第一傳輸電極。第一相位調(diào)變元件經(jīng)配置以產(chǎn)生一第一頻率范圍中的一第一經(jīng)調(diào)變信號。第一傳輸電極經(jīng)配置以將第一經(jīng)調(diào)變信號耦合至介電質(zhì)波導中。一第二相位調(diào)變元件耦接至位于沿著介電質(zhì)波導的第一側(cè)的一第二傳輸電極。第二相位調(diào)變元件經(jīng)配置以產(chǎn)生一第二頻率范圍中的一第二經(jīng)調(diào)變信號。第二傳輸電極經(jīng)配置以將第二經(jīng)調(diào)變信號耦合至介電質(zhì)波導中。
在一些實施例中，第一傳輸電極與第二傳輸電極電氣隔離。
在一些實施例中，介電質(zhì)波導具有一錐形末端。錐形末端的一寬度自一第一寬度連續(xù)減小至一第二更窄寬度。第一傳輸電極及第二傳輸電極跨越錐形末端。
在一些實施例中，整合式芯片進一步包含一第一相位解調(diào)元件以及一第二相位解調(diào)元件。第一相位解調(diào)元件耦接至位于沿著介電質(zhì)波導的第一側(cè)的一第一接收電極且經(jīng)配置以接收第一經(jīng)調(diào)變信號。第二相位解調(diào)元件耦接至位于沿著介電質(zhì)波導的第一側(cè)的一第二接收電極且經(jīng)配置以接收第二經(jīng)調(diào)變信號。
在一些實施例中，第一相位調(diào)變元件包含一第一本地振蕩器。第一本地振蕩器經(jīng)配置以產(chǎn)生一第一頻率下的一第一振蕩器信號。第二相位調(diào)變元件包含一第二本地振蕩器。第二本地振蕩器經(jīng)配置以產(chǎn)生不同于第一頻率的一第二頻率下的一第二振蕩器信號。
在一些實施例中，整合式芯片進一步包含多個放大元件以及一控制單元。控制單元經(jīng)配置以依據(jù)操作該多個放大元件分別調(diào)整第一經(jīng)調(diào)變信號及第二經(jīng)調(diào)變信號的一振幅量。該量取決于第一經(jīng)調(diào)變信號及第二經(jīng)調(diào)變信號的頻帶。
在其他實施例中，本揭示內(nèi)容系關(guān)于形成經(jīng)整合介電質(zhì)波導的方法。方法包含：在基板內(nèi)形成包含多個相位調(diào)變元件的多頻帶傳輸元件，其中多個相位調(diào)變元件經(jīng)配置以產(chǎn)生不同頻帶中的多個經(jīng)調(diào)變信號。方法進一步包含：在基板內(nèi)形成包含多個相位解調(diào)元件的多頻帶接收元件，其中多個相位解調(diào)元件經(jīng)配置以解調(diào)多個經(jīng)調(diào)變信號。方法進一步包含：在覆蓋基板的層間介電(ild)結(jié)構(gòu)內(nèi)形成介電質(zhì)波導。方法進一步包含：沿著介電質(zhì)波導的側(cè)形成一或多個傳輸電極，其中一或多個傳輸電極經(jīng)配置以將多個經(jīng)調(diào)變信號耦合至介電質(zhì)波導中。方法進一步包含：沿著介電質(zhì)波導的側(cè)形成一或多個接收電極，其中一或多個接收電極經(jīng)配置以自介電質(zhì)波導去耦多個經(jīng)調(diào)變信號。
在一些實施例中，方法進一步包含：調(diào)整該多個經(jīng)調(diào)變信號中的一個經(jīng)調(diào)變信號的一振幅量，該量取決于該經(jīng)調(diào)變信號的一頻帶。
在一些實施例中，該多個相位調(diào)變元件經(jīng)配置以產(chǎn)生一第一經(jīng)調(diào)變信號及一第二經(jīng)調(diào)變信號。第一經(jīng)調(diào)變信號在一第一頻率范圍下由介電質(zhì)波導傳輸。第二經(jīng)調(diào)變信號在與第一頻率范圍分離的一第二頻率范圍下由介電質(zhì)波導傳輸。
上文概括若干實施例的特征，以便熟習此項技術(shù)者可更好地理解本揭示內(nèi)容的態(tài)樣。熟習此項技術(shù)者應了解，可容易地將本揭示內(nèi)容用作設(shè)計或修改用于執(zhí)行與本文介紹的實施例相同的目的及/或達成相同的優(yōu)點的其他工藝及結(jié)構(gòu)的基礎(chǔ)。熟習此項技術(shù)者亦應意識到，此些等效結(jié)構(gòu)并不脫離本揭示內(nèi)容的精神及范疇，且熟習此項技術(shù)者可在不脫離本揭示內(nèi)容的精神及范疇的情形下對本文進行各種改變、替代及變更。